半导体装置的制作方法

1.本发明实施例涉及半导体装置，尤其涉及场效晶体管。


背景技术：

2.半导体集成电路产业已经历指数成长。集成电路材料与设计的技术进展，使每一代的集成电路比前一代具有更小且更复杂的电路。在集成电路演进中，功能密度(比如单位芯片面积的内连线装置数目)通常随着几何尺寸(比如采用的制作工艺所能产生的最小构件或线路)缩小而增加。尺寸缩小的工艺通常有利于增加产能与降低相关成本。尺寸缩小亦会增加处理与制造集成电路的复杂度。


技术实现要素：

3.在至少一实施例中，半导体装置包括基板；第一半导体通道位于基板上；以及第二半导体通道位于基板上且与第一半导体通道横向分开。半导体装置包括至少一栅极结构覆盖并包覆第一半导体通道与第二半导体通道。第一源极/漏极区邻接栅极结构的第一侧上的第一半导体通道。第二源极/漏极区邻接栅极结构的第一侧上的第二半导体通道。隔离结构位于第一源极/漏极区与第二源极/漏极区之间与之下，且隔离结构包括第一隔离区接触第一源极/漏极区与第二源极/漏极区的下表面；以及第二隔离区接触第一源极/漏极区与第二源极/漏极区的侧壁，且自第一隔离区的下表面延伸至第一源极/漏极区与第二源极/漏极区的上表面。
4.在至少一实施例中，半导体装置的形成方法，包括：形成交错的第一半导体层与第二半导体层的多层晶格于基板上；蚀刻多层晶格与基板以形成第一鳍状物与第二鳍状物于基板之上与之中；沉积隔离区的层状物于基板、第一鳍状物、与第二鳍状物上，以形成第一开口于第一鳍状物与第二鳍状物之间；形成第三鳍状物于第一开口中；形成栅极结构于第一鳍状物、第二鳍状物、与第三鳍状物上；形成合并的源极/漏极区于第一鳍状物、第二鳍状物、与第三鳍状物上；移除基板以露出第一鳍状物与第二鳍状物；移除第一鳍状物与第二鳍状物；蚀刻隔离区的层状物以露出第三鳍状物；移除第三鳍状物以形成第二开口；以及经由第二开口蚀刻合并的源极/漏极区，以形成第一源极/漏极区与第二源极/漏极区。
5.在至少一实施例中，半导体装置的形成方法，包括：形成含有通道的第一垂直堆叠于第一鳍状物上的第一鳍状物堆叠以及含有通道的第二垂直堆叠于第二鳍状物上的第二鳍状物堆叠于基板之上与之中，形成含有鳍状物基底以接触基板的埋置鳍状物于第一鳍状物与第二鳍状物之间，并形成第三鳍状物于鳍状物基底上，且第三鳍状物与鳍状物基底的材料不同；形成合并的源极/漏极区于第一鳍状物、第二鳍状物、与第三鳍状物上；移除基板以露出鳍状物基底；移除第三鳍状物以形成第一开口；以及经由第一开口蚀刻形成第二开口以分开合并的源极/漏极区。
附图说明
6.图1a及图1b为本发明实施例中，制造的集成电路装置的一部分的透视图与剖视图。
7.图2a、图2b、图3a至图3p、图4a至图4d、图5a至图5e、图6a 至图6d、图7a至图7d、图8a至图8e、图9a至图9c、图10a至图10c、图11a、图11b、图12a、图12b、图13至图15、图16a至图16d、图17 及图18为多种实施例中，集成电路装置在多种制作阶段的附图。
8.图19及图20为多种实施例中，制作半导体装置的方法的流程图。
9.附图标记如下：
10.b-b:剖线
11.d32:距离
12.10:装置
13.20a,20b:纳米结构装置
14.20c,20d,20e,20f:晶体管
15.21,21a,21b,21c:第一半导体层
16.22,22a,22b,22c,24,24a,24b,24c:纳米结构
17.22a2,22b2,22c2:通道
18.23,23a,23b,23c:第二半导体层
19.25:多层堆叠
20.28:氧化物层
21.29:硬掩模层
22.32,320:鳍状结构
23.32o,36o,320o,369:开口
24.36:隔离区
25.40:虚置栅极结构
26.41:间隔物层
27.45:虚置栅极层
28.47:掩模层
29.64,92:凹陷
30.74:内侧间隔物
31.82:源极/漏极区
32.82n:n型源极/漏极区
33.82p:p型源极/漏极区
34.110:基板
35.118:硅化物层
36.120:源极/漏极接点
37.125,280:粘着层
38.130:层间介电层
39.130c:源极/漏极接点隔离结构
40.131:蚀刻停止层
41.181:导电层
42.182:盖层
43.185:硬介电层
44.190,367:填充层
45.195,365,3600:衬垫层
46.200,200b:栅极结构
47.210:第一界面层
48.220:栅极介电层
49.240:第二界面层
50.270:保护层结构
51.290:金属填充层
52.310:鳍状物基底
53.330:埋置鳍状结构
54.360:第二隔离区
55.367f:填充部分
56.510:缝隙
57.600:栅极介电层
58.700:第二功函数层
59.820n,820p:保护层
60.821n:第一n型外延区
61.821p:第一p型外延区
62.822n:第二n型外延区
63.822p:第二p型外延区
64.823p:第三p型外延区
65.825:空洞
66.900:功函数金属层结构
67.1000,2000:方法
68.1100,1200,1300,1400,1500,1600,1700,1800,2100,2200,2300,2400,2500,260 0,2700:步骤 1310:置换鳍状结构
69.1550:区域
具体实施方式
70.下述详细描述可搭配附图说明，以利理解本发明的各方面。值得注意的是，各种结构仅用于说明目的而未按比例绘制，如本业常态。实际上为了清楚说明，可任意增加或减少各种结构的尺寸。
71.下述内容提供的不同实施例或实例可实施本发明的不同结构。下述特定构件与排列的实施例用以简化本发明内容而非局限本发明。举例来说，形成第一构件于第二构件上的叙述包含两者直接接触的实施例，或两者之间隔有其他额外构件而非直接接触的实施例。此外，本发明的多个实例可重复采用相同标号以求简洁，但多种实施例及/或设置中具
有相同标号的元件并不必然具有相同的对应关系。
72.此外，空间相对用语如“在
…
下方”、“下方”、“较低的”、“上方”、“较高的”或类似用词，用于描述附图中一些元件或结构与另一元件或结构之间的关系。这些空间相对用语包括使用中或操作中的装置的不同方向，以及附图中所描述的方向。当装置转向不同方向时(旋转90度或其他方向)，则使用的空间相对形容词也将依转向后的方向来解释。
73.本发明实施例一般关于半导体装置，更特别关于场效晶体管如平面场效晶体管、三维鳍状场效晶体管或纳米结构装置。纳米结构装置的例子包括全绕式栅极装置、纳米片场效晶体管、纳米片场效晶体管、纳米线场效晶体管或类似物。纳米结构晶体管结构的图案化方法可为任何合适方法。举例来说，可采用一或多道光刻工艺图案化结构，包括双重图案化或多重图案化工艺。一般而言，双重图案化或多重图案化工艺结合光刻与自对准工艺，其产生的图案间距小于采用单一的直接光刻工艺所得的图案间距。举例来说，一实施例形成牺牲层于基板上，并采用光刻工艺图案化牺牲层。采用自对准工艺以沿着图案化的牺牲层侧部形成间隔物。接着移除牺牲层，而保留的间隔物之后可用于图案化全绕式栅极的栅极结构。
74.随着晶体管尺寸缩小，越来越难以避免相邻晶体管的源极外延结构与漏极外延结构合并。若为了避免合并，则源极外延结构与漏极外延结构可能无法充分分开，造成不想要的寄生电容于相邻的源极外延结构与漏极外延结构的横向侧壁之间。如此一来，可刻意使源极外延结构与漏极外延结构合并，且在之后的步骤中分开合并的结构。
75.实施例包括额外的背侧工艺，其可切割合并的源极外延结构与及极外延结构，接着将介电材料如氧化硅填入开口。对隔有短空间的相邻晶体管而言，可能发生良好的合并，使切割中的蚀刻步骤实质上影响源极外延结构与漏极外延结构而不会过蚀刻至相邻层(如覆盖源极外延结构与及极外延结构的层间介电层)中。当相邻的晶体管隔有长空间时，则合并不完整或不存在，使蚀刻步骤在移除源极外延结构与漏极外延结构的横向侧壁时亦移除层间介电层的实质部分。
76.此处所述的晶体管具有源极外延结构与漏极外延结构，其于切割之前充分合并，不论相邻的晶体管之间的空间大小。若相邻晶体管分隔的空间大，在形成源极外延结构与漏极外延结构时，作为籽晶层的硅结构可成为相邻晶体管之间的浅沟槽隔离区之中与之上的虚置鳍状物，或成为浅沟槽隔离区中的埋置硅结构。如此一来，形成源极外延结构与漏极外延结构时可实质上完成合并，在切割源极外延结构与漏极外延结构时可不过蚀刻至层间介电层中。此方法可使相邻晶体管的源极外延结构与漏极外延结构之间具有较佳的横向分隔，可大幅降低寄生电容。
77.图1a为本发明实施例中，制作的集成电路装置10的部分透视图，其中集成电路装置10包括纳米结构装置20a及20b，其可为全绕式栅极装置。在一些实施例中，纳米结构装置20a及20b至少可包含n型场效晶体管或p 型场效晶体管。举例来说，一些实施例的纳米结构装置20a为n型场效晶体管，而纳米结构装置20b为p型场效晶体管。在一些其他实施例中，纳米结构装置20a为p型场效晶体管，而纳米结构装置20b为n型场效晶体管。在又一实施例中，纳米结构装置20a及20b均为n型场效晶体管，或均为p 型场效晶体管。
78.图1b中的集成电路装置10的剖视图沿着x-z平面，其中x方向为水平方向，而z方向为垂直方向。以纳米结构装置20b为图1b所示的一例。纳米结构装置20a及20b各自包括通道
22a2至22c2(可改视作纳米结构) 于基板或鳍状结构32上。在图1b所示的纳米结构装置20b中，源极/漏极区82横向邻接通道22a2至22c2，且栅极结构200b覆盖并围绕通道22a2 至22c2。栅极结构200b依据施加至栅极结构200b与源极/漏极区82的电压，控制流经通道22a2至22c2的电流。
79.在一些实施例中，鳍状结构32包括硅、硅锗、碳化硅、碳磷化硅或另一合适的半导体材料。鳍状结构32的宽度(沿着x方向)可为约5nm至约50 nm，而高度可为约100nm至约300nm或其他合适尺寸。在一些实施例中，纳米结构装置20a为n型场效晶体管，而其源极/漏极区82包含磷化硅或另一合适材料。在一些实施例中，纳米结构装置20b为p型场效晶体管，而其源极/漏极区82包括硅锗或另一合适材料。
80.通道22a2至22c2各自包含半导体材料如硅、硅化合物如硅锗或类似物。通道22a2至22c2为纳米结构(其尺寸为几纳米)，且可各自具有延伸于 x方向中的伸长形状。在一些实施例中，通道22a2至22c2各自具有纳米线状、纳米片状、纳米管状或其他合适的纳米尺寸形状。通道22a2至22c2 的剖面形状可为矩形、圆形、方形、椭圆形、六角形或上述的组合。
81.在一些实施例中，通道22a2至22c2的长度(在x方向中)可彼此不同，因为鳍状物蚀刻工艺所造成的锥形。在一些实施例中，通道22a2的长度可小于通道22b2的长度，而通道22b2的长度可小于通道22c2的长度。因为采用通道修整工艺扩大通道22a2至22c2之间的空间(在z方向中)以增加栅极结构制作工艺的容许范围，通道22a2至22c2可各自不具有一致的厚度，举例来说，通道22a2至22c2各自的中间部分可比通道22a2至22c2各自的两端薄。此形状可一起视作狗骨头状。
82.在一些实施例中，通道22a2至22c2之间的空间(如通道如纳米结构22b 与通道如纳米结构22a之间的空间，或通道如纳米结构22b与通道如纳米结构22c之间的空间)可介于约5nm至约20nm之间。在一些实施例中，通道22a2至22c2各自的厚度(在z方向中)可各自介于约2nm至约8nm之间。在一些实施例中，通道22a2至22c2各自的宽度(在垂直于x-z平面的y方向中，未图示于图1a)可各自为至少约5nm(或约5nm至约60nm)。
83.栅极结构200分别位于通道22a2至22c2之上与之间。第一界面层210 形成于通道22a2至22c2的露出表面与鳍状结构32的上表面上，且可为通道22a2至22c2的材料的氧化物。第一界面层210可促进栅极介电层220 粘着到通道22a2至22c2。在一些实施例中，第一界面层210的厚度为约界面层210的厚度为约至约在一些实施例中，第一界面层210的厚度为约若第一界面层210过薄，则可能具有空洞或粘着特性不足。若第一界面层210过厚则消耗栅极填充的容许范围，其与上述临界电压调整、电阻、与可信度相关。
84.栅极介电层600包括高介电常数的栅极介电材料，其可视作介电常数大于氧化硅的介电常数(约3.9)的介电材料。例示性的高介电常数的介电材料包括氧化铪、氧化铪硅、氮氧化铪硅、氧化铪钽、氧化铪钛、氧化铪锆、氧化锆、氧化钽或上述的组合。在一些实施例中，栅极介电层600的厚度为约至约在一些实施例中，栅极介电层600包括两个高介电常数层，比如具有偶极掺杂的第一高介电常数的介电层，以及具有介电常数高于氧化铪的结晶氧化锆的第二高介电常数的介电层。亦可改用含有其他合适材料的高介电常数的介电层的其他合适组合。
85.栅极结构200亦包括金属填充层290。金属填充层290可包括导电材料如钨、钴、钌、
铱、钼、铜、铝或上述的组合。在通道22a2至22c2之间，栅极介电层600可围绕金属填充层290(在剖视图中)。在形成于通道如纳米结构22a上的栅极结构200离鳍状结构32最远的部分中，可形成金属填充层290于功函数金属层结构900上(见图18)。功函数金属层结构900包覆金属填充层290。栅极介电层600亦包覆功函数金属层结构900。
86.栅极结构200可进一步包括一或多个功函数金属层、保护层结构270、与粘着层280，其可一起视作功函数金属层结构900(见图18)。在纳米结构装置20a中(主要的实施例为n型场效晶体管)，功函数金属层结构900可至少包括n型功函数金属层、原位盖层、与阻挡氧层。在一些实施例中，功函数金属层结构900比此处所述的内容包括更多或更少的层状物。
87.纳米结构装置20a及20b亦包括栅极间隔物层41与内侧间隔物74位于栅极介电层220的侧壁上。内侧间隔物74亦位于通道22a2至22c2之间。举例来说，栅极间隔物层41与内侧间隔物74可包含介电材料如低介电常数的材料，比如碳氮氧化硅、氮氧化硅、氮化硅或碳氧化硅。
88.纳米结构装置20a及20b还包括源极/漏极接点120形成于源极/漏极区 82上。源极/漏极接点120可包括导电材料如钨、钴、钌、铱、钼、铜、铝或上述的组合。阻挡层(未图示)如氮化硅或氮化钛可围绕源极/漏极接点120，其有助于避免或减少材料自源极/漏极接点扩散，或者避免或减少材料扩散至源极/漏极接点120中。硅化物层118亦可形成于源极/漏极区82与源极/漏极接点120之间，以降低源极/漏极接点电阻。硅化物层118可包含金属硅化物材料，比如一些实施例的钴硅化物，或一些其他实施例的钛硅化物。
89.纳米结构装置20a及20b还包括层间介电层130。层间介电层130可提供隔离于上述的纳米结构装置20a及20b的多种构件之间，比如栅极结构 200与源极/漏极接点120之间。
90.如图1a所示，导电层181、视情况形成的硬介电层185、与盖层182 覆盖栅极介电层600与金属填充层290。导电层181可减少栅极接点(未图示于图1a)与金属填充层290之间的接点电阻。在一些实施例中，导电层181 包括金属如钨、铝、铜、钌或类似物。盖层182亦可视作自对准盖层，其可为韩介电材料如氮化硅或其他合适介电材料的介电层。可视情况形成硬介电层185于盖层182与导电层181之间。硬介电层185可避免一或多道蚀刻步骤之后的漏电流，而蚀刻工艺用于形成栅极接点、源极/漏极接点120、隔离结构(比如源极/漏极接点隔离结构130c)或类似物。在一些实施例中，硬介电层185可为或包含比盖层182如氧化铝硬的介电材料，或其他合适的介电材料。硬介电层185亦可位于盖层182与间隔物层41之间。在一些实施例中，源极/漏极接点隔离结构130c可隔离一或多个源极/漏极接点120。在一些实施例中，源极/漏极接点隔离结构130c与层间介电层130可为或包括相同材料。
91.图1a亦显示单元边界结构，其可包含衬垫层195与填充层190。在一些实施例中，衬垫层195邻接源极/漏极区82与栅极介电层600。衬垫层195 可为或包括高介电常数的介电材料，比如氧化铪、氧化铪硅、氮氧化铪硅、氧化铪钽、氧化铪锆、氧化锆、氧化钽或上述的组合。衬垫层195可横向围绕填充层190，而填充层190可为或包含低介电常数的介电材料如碳氮氧化硅、氮氧化硅、氮化硅、碳氧化硅或类似物。可设置单元边界结构以隔离电路单元(如存储器单元)与相邻电路(如其他类似的电路单元、驱动电路、逻辑电路或其他合适电路)。
92.图19及图20显示本发明一或多个实施例中，自工件形成集成电路装置或其部分的方法1000及2000的流程图。方法1000及2000仅为举例，而非局限本发明实施例至方法1000
及2000实际说明的内容。在方法1000及2000 之前、之中、与之后可提供额外步骤，且方法的额外实施例可取代、省略或调换一些所述步骤。此处并未详述所有步骤以求简化说明。方法1000及2000 的实施例将搭配工件于不同制作阶段的部分剖视图(如图2a至图18所示)说明。为了避免疑问，所有附图的x方向垂直于y方向，而z方向垂直于x 方向与y方向。值得注意的是，由于工件可制作成半导体装置，工件亦可依内容需求视作半导体装置。
93.在图2a及图2b中，提供基板110。基板110可为半导体基板如基体半导体或类似物，且其可掺杂(如掺杂p型或n型掺质)或未掺杂。基板110的半导体材料可包括硅、锗、半导体化合物(如碳化硅、砷化镓、磷化镓、磷化铟、砷化铟及/或锑化铟)、半导体合金(如硅锗、磷砷化镓、砷化铝铟、砷化铝镓、砷化镓铟、磷化镓铟及/或磷砷化镓铟)或上述的组合。可采用其他基板如单层基板、多层基板或组成渐变的基板。
94.如图2a及图2b所示，交错的第一半导体层21a至21c(一起视作第一半导体层21)与第二半导体层23a至23c(一起视作第二半导体层23)的多层堆叠25(或晶格)可形成于基板110上。在一些实施例中，第一半导体层21 的组成可为适用于n型纳米场效晶体管的第一半导体材料如硅、碳化硅或类似物，而第二半导体层23的组成可为适用于p型纳米场效晶体管的第二半导体材料如硅锗或类似物。多层堆叠25的每一层的外延成长工艺，可采用化学气相沉积、原子层沉积、气相外延、分子束外延或类似工艺。
95.如图所示，各自有三个第一半导体层21与三个第二半导体层23。在一些实施例中，多层堆叠25可各自包含一个、两个、四个或更多个第一半导体层21与第二半导体层23。虽然图示中的多层堆叠25包含的第二半导体层 23c为最底层，一些实施例中的多层堆叠25的最底层可为第一半导体层21。
96.由于第一半导体材料与第二半导体材料之间的高蚀刻选择性，可移除第二半导体材料的第二半导体层23，而不明显移除第一半导体材料的第一半导体层21，以图案化第一半导体层21而形成纳米场效晶体管的通道区。在一些实施例中，移除第一半导体层21并图案化第二半导体层23以形成通道区。高蚀刻选择性可用于移除第一半导体材料的第一半导体层21，且不明显移除第二半导体材料的第二半导体层23，以图案化第二半导体层23而形成纳米场效晶体管的通道区。
97.在图3a至图3p中，鳍状结构32及320形成于基板110中，而纳米结构22及24形成于多层堆叠25中，如图19的步骤1100及1200所示。图3a 所示的相邻鳍状结构32具有短横向分隔，而图3b所示的相邻鳍状结构32 具有长横向分隔。在图3a所示的一些实施例中，纳米结构22及24与鳍状结构32的形成方法可为蚀刻沟槽于多层堆叠25与基板110中。蚀刻可为任何可接受的蚀刻工艺，比如反应性离子蚀刻、中性束蚀刻、类似工艺或上述的组合。蚀刻可为非等向。自第一半导体层21形成第一纳米结构如通道22a2 及22c2，且可自第二半导体层23形成第二纳米结构24a至24c。相邻鳍状结构32与相邻纳米结构22及24之间的横向距离可为约18nm至约100nm。
98.鳍状结构32与纳米结构22及24的图案化方法可为任何合适方法。举例来说，可采用一或多道光刻工艺形成鳍状结构32与纳米结构22及24，比如双重图案化或多重图案化工艺。一般而言，双重图案化或多重图案化工艺结合光刻与自对准工艺，其产生的图案间距小于采用单一的直接光刻工艺所得的图案间距。在多重图案化制成的一例中，可形成牺牲层于基板上，并采用光刻工艺图案化牺牲层。采用自对准工艺以沿着图案化的牺牲层侧部形
成间隔物。接着移除牺牲层，而保留的间隔物之后可用于图案化鳍状结构32。
99.图3a所示的鳍状结构32具有锥形侧壁，使鳍状结构32及/或纳米结构 22及24的宽度在朝基板110的方向中持续增加。在这些实施例中，纳米结构22及24各自具有不同的宽度且为梯形。在其他实施例中，侧壁实质上垂直(非锥形)，使鳍状结构32的宽度与纳米结构22及24的宽度实质上类似，且纳米结构22及24各自为矩形。
100.在图3a及图3b中，形成隔离区36(可为浅沟槽隔离区)以与鳍状结构 32相邻。隔离区36的形成方法可为沉积绝缘材料于基板110、鳍状结构32、与纳米结构22及24之上以及相邻的鳍状结构32与纳米结构22及24之间。绝缘材料可为氧化物如氧化硅、氮化物、类似物或上述的组合，且其形成方法可为高密度等离子体化学气相沉积、可流动的化学气相沉积、类似方法或上述的组合。
101.如图3b至图3d所示的一些实施例中，可先沿着基板110、鳍状结构 32、与纳米结构22及24的表面形成衬垫层365。之后可形成填充层367如氧化硅、氮化物、类似物或上述的组合于衬垫层上。如图3c所示，衬垫层 365与填充层367完全填入隔有短横向距离的相邻鳍状结构32之间的空间。在图3d中，衬垫层365与填充层367部分填入隔有长横向距离的相邻鳍状结构32之间的空间。如此一来，开口369存在于隔有长横向距离的相邻鳍状结构32之间，如图3d所示。如图3d及3f所示，图案化纳米结构22及 24与鳍状结构32所用的氧化物层28与硬掩模层29可覆盖纳米结构22及 24的堆叠。在一些实施例中，进一步形成衬垫层365与填充层367以覆盖硬掩模层29与氧化物层28。
102.在图3e及图3f中，籽晶材料层如鳍状结构320形成于填充层367上。籽晶材料层如鳍状结构320通常不横向存在于隔有短横向距离的相邻鳍状结构32之间，而填充层367与衬垫层365完全填入空间，如图3e所示。如图 3f所示，对隔有长横向距离的相邻鳍状结构32而言，籽晶材料层如鳍状结构320可填入相邻鳍状结构32之间的开口369。在一些实施例中，籽晶材料层如鳍状结构320可为或包括半导体材如硅或类似物，其可在外延成长源极 /漏极区82时作为籽晶层(如图8c及图8d所示)。
103.在图3g及图3h中，沉积籽晶材料层如鳍状结构320之后，可进行移除步骤以移除高于最上侧的纳米结构22a的上表面的材料。移除步骤可包含一或多道蚀刻及/或平坦化步骤。在一些实施例中，移除步骤包括单一化学机械研磨步骤，其移除纳米结构22a的上表面之上的填充层367、衬垫层365、硬掩模层29、与氧化物层28的部分。在一些其他实施例中，蚀刻步骤与化学机械研磨步骤的组合可用于移除纳米结构22a的上表面之上的填充层 367、衬垫层365、硬掩模层29、与氧化物层28的部分。在移除步骤之后，鳍状结构320的上表面由籽晶材料层所组成且与纳米结构22a的上表面实质上共平面，如图3h所示。
104.图3i所示的设置中，晶体管20c至20f隔有短横向距离(如晶体管20c 及20d或晶体管20e及20f)，或隔有长横向距离(如晶体管20d及20e)。在形成埋置于晶体管20d及20e的鳍状结构32之间的隔离区36中的鳍状结构320之后，使隔离区36凹陷至鳍状结构32的上表面或上表面附近及/或最下侧的纳米结构24的下表面或下表面附近。凹陷步骤可包含一或多个蚀刻步骤，比如使填充层367凹陷的第一步骤，以及之后使衬垫层365凹陷的第二步骤(见图3g及图3h)。在一些实施例中，以可接受的蚀刻工艺使隔离区 36凹陷，比如采用稀氢氟酸的氧化物移除步骤，其对绝缘材料具有选择性并维持鳍状结构32及320与纳米结构22及24实质上不变。在凹陷步骤之后，纳米结构22及24与鳍状结构320自隔离区36延伸并露出。如
图3i所示，凹陷步骤之后的隔离区36的上表面凹入。在一些实施例中，隔离区36的上表面可实质上齐平或凸出。
105.图3j至图3p为本发明多种其他实施例中，形成鳍状结构320的方法。在图3j及图3k中，衬垫层365与填充层367的形成方式可与图3c及图3d 所示的方式类似。在形成衬垫层365与填充层367之后，可进行额外的移除步骤以移除开口369中的基板110其上表面上的衬垫层365与填充层367的水平部分，如图3k所示。在移除步骤时，移除硬掩模层29与衬垫层365 之上的填充层367的水平部分，并维持衬垫层365完整，如图3j所示。在图3k所示的一些实施例中，在移除硬掩模层29上的填充层367的水平部分之后，亦可移除硬掩模层29上的衬垫层365的水平部分。在一些实施例中，在相邻的鳍状结构32隔有短横向距离的区域中(图3j)，衬垫层365维持覆盖硬掩模层29。在相邻的鳍状结构32隔有常横向距离的区域中(图3k)，可移除覆盖硬掩模层29的衬垫层365的水平部分。自开口369的底部移除衬垫层365与填充层367以露出基板110，其有助于在图3l至图3p所述的后续步骤中形成鳍状结构320。
106.在图3l及图3m中，在隔有长横向距离的鳍状结构32之间的开口369 中露出基板110(图3k)之后，可进行一或多道沉积步骤以形成鳍状结构320 与鳍状结构320之下的鳍状物基底310。在一些实施例中，鳍状物基底310 与鳍状结构320的组成为不同的半导体材料。举例来说，鳍状结构320的组成可为硅、碳化硅、碳磷化硅或类似物，而鳍状物基底310的组成可为硅锗。在一些实施例中，沉积鳍状物基底310与鳍状结构320(可为或包含沉积硅锗)的步骤，可在第一时段采用硅与锗的前驱物的第一比例沉积硅锗，并在第一时段之后的第二时段采用硅与锗的前驱物的第二比例(实质上无锗前驱物)沉积硅。在一些实施例中，第一时段比第二时段短，使鳍状物基底310 的高度为约10nm至约30nm，且鳍状结构320的高度可为约100nm至约 200nm。在一些实施例中，第二时段中亦可流入的碳及/或磷前驱物以形成鳍状结构320，使其可为或包含碳化硅及/或碳磷化硅。在一些实施例中，鳍状结构320与鳍状物基底310的横向侧壁为锥形，使鳍状结构320与鳍状物基底310越靠近基板110的宽度越小。对隔有短横向距离的鳍状结构32而言(图3j)，由于填充层367与衬垫层365填入相邻鳍状结构32之间的所有空间，相邻鳍状结构32之间的空间中通常不沉积鳍状物基底310与鳍状结构320的半导体材料。鳍状物基底310与鳍状结构320可一起视作埋置鳍状结构330，如图3o所标示。在一些实施例中，埋置鳍状结构330的上表面与鳍状结构32的上表面可垂直地隔有距离d32，其可大于约10nm(比如约10nm至约100nm)，如图3m所示。
107.在图3n及图3o中，形成埋置鳍状结构330之后，可将开口369未填满的部分填满以形成填充部分367f。在一些实施例中，填充部分367f的形成方法为沉积氧化硅、氮化物、上述的组合或类似物的层状物于开口369中。一些实施例在分开步骤中形成填充部分367f与填充层367，造成填充部分 367f与填充层367的侧壁之间具有可见界面。在一些实施例中，填充部分 367f的材料与衬垫层367的材料实质上相同，但与鳍状结构320的材料不同。在沉积填充部分367f的材料之后，可由化学机械研磨步骤移除最上侧的纳米结构22a之上的多余材料，以露出纳米结构22a的上表面。
108.图3p显示含有埋置鳍状结构330的装置10的另一附图。图3p与图3i 的许多方面类似，差别在于图3p包含埋置鳍状结构330。在图3i所示的装置10中，隔有长横向距离的鳍状结构32之间的隔离区36包括凹入的上表面于鳍状结构320的侧部上。在图3p中，隔有长横向距离的鳍状结构32之间的区域中的隔离区36可具有单一的凹入上表面，其可包含填充部分
367f 的上表面。在一些实施例中，隔离区36的上表面的中心部分实质上平坦，而上表面的周边区域朝埋置鳍状结构330的两侧上的鳍状结构32的上表面向上倾斜。
109.如图3i及图3p所示，可形成适当井区(未图示)于鳍状结构32、纳米结构22及24及/或隔离区36中。采用掩模，可在基板110的p型区中进行n 型杂质注入，并在基板110的n型区中进行p型杂质注入。例示性的n型杂质可包含磷、砷、锑或类似物。例示性的p型杂质可包含硼、二氟化硼、铟或类似物。在注入后可进行退火以修补注入损伤，并活化p型杂质及/或n 型杂质。在一些实施例中，外延成长鳍状结构32与纳米结构22及24时进行原位掺杂，可省略分开的注入步骤。不过原位掺杂与注入掺质可搭配进行。
110.如图4a至图10c所示，形成虚置栅极结构40、内侧间隔物74、源极/ 漏极外延区如源极/漏极区82、与置换栅极如栅极结构200。图4c、图5c、图6c、图7c、图8c及图9c显示装置10于多种步骤的中间阶段的附图，其中附图对应装置10中鳍状结构32隔有短横向距离的部分。图4d、图5d、图6d、图7d、图8d显示装置10在多种步骤的中间阶段的附图，其对应装置10中鳍状结构32隔有长横向距离的部分。
111.在图4a至图4d中，形成虚置(或牺牲)栅极结构40于鳍状结构32、鳍状结构320或埋置鳍状结构330(见图4d)及/或纳米结构22及24上，如图 19所示的步骤1300。虚置栅极层45形成于鳍状结构32及/或纳米结构22 及24上。虚置栅极层45的材料组成对隔离区36具有高蚀刻选择性。虚置栅极层45可为导电、半导体或不导电的材料，其可包含非晶硅、多晶硅、多晶硅锗、金属氮化物、金属硅化物、金属氧化物或金属。虚置栅极层45 的沉积方法可为物理气相沉积、化学气相沉积、溅镀沉积或沉积选定材料所用的其他技术。掩模层47形成于虚置栅极层45上，且可包含氮化硅、氮氧化硅或类似物。一些实施例在形成虚置栅极层45之前，形成栅极介电层(未图示以简化附图)于虚置栅极层45与鳍状结构32及/或纳米结构22及24之间。
112.间隔物层41形成于掩模层47与虚置栅极层45的侧壁上。在一些实施例中，间隔物层41的组成为绝缘材料如氮化硅、氧化硅、碳氮化硅、氮氧化硅、碳氮氧化硅或类似物，且其可具有单层结构或含有多个介电层的多层结构。间隔物层41的形成方法可为沉积间隔物材料层(未图示)于掩模层47 与虚置栅极层45上。在一些实施例中，采用非等向蚀刻工艺移除虚置栅极结构40之间的间隔物材料层的部分。
113.图4a至图4d显示形成间隔物层41的一工艺。在一些实施例中，可在移除虚置栅极层45之后，改为形成或额外形成间隔物层41。在这些实施例中，可移除虚置栅极层45以留下开口，且可沿着开口侧壁顺应性地涂布间隔物层41的材料以形成间隔物层41。接着在形成有源栅极如任何栅极结构 200之前，可自对应最上侧的通道如纳米结构22a的上表面的开口底部移除顺应性涂布的材料。
114.在图5a至图5e中，进行蚀刻工艺以蚀刻虚置栅极结构40未覆盖的凸起的鳍状结构32、鳍状结构320(图5d)、填充部分367f与埋置鳍状结构330 (图5e)及/或纳米结构22及24的部分，以形成图示的结构。凹陷步骤可为非等向，以保护直接位于虚置栅极结构40与间隔物层41之下的鳍状结构32 的部分免于蚀刻。如图所示的一些实施例中，凹陷的鳍状结构32的上表面可与隔离区36的上表面实质上共平面。在一些其他实施例中，凹陷的鳍状结构32的上表面可低于隔离区36的上表面。如图5d所示的一些实施例，蚀刻工艺之后可使鳍状结构32与鳍状结构320的露出部分凹陷至低于隔离区36的上表面。如图5e所示的多种实施例，
蚀刻工艺之后可使鳍状结构 32、埋置鳍状结构330之上的隔离区36的中心区、以及埋置鳍状结构330 的露出部分凹陷至低于隔离区36的最上侧表面。由于蚀刻工艺的非等向特性，可实质上不蚀刻埋置鳍状结构330埋置其中的隔离区36的周边区域。蚀刻工艺留下开口32o于鳍状结构32中、留下开口320o于鳍状结构320 中及/或留下开口36o于埋置鳍状结构330埋置其中的隔离区36中。
115.图6a至图6d与图7a至图7d显示内侧间隔物74的形成方法。进行选择性蚀刻工艺，使间隔物层41中的开口所露出的纳米结构24的末端部分凹陷，而实质上不攻击纳米结构22。在选择性蚀刻工艺之后，可形成凹陷 64于纳米结构24中，其位于移除末端部分的位置。最终结构如图6a至图 6d所示。
116.之后可形成内侧间隔物层以填入纳米结构22中的凹陷64(凹陷64由之前的选择性蚀刻工艺所形成)。内侧间隔物层可为合适的介电材料，比如碳氮化硅、碳氮氧化硅或类似物，且其形成方法可为合适的沉积方法如物理气相沉积、化学气相沉积、原子层沉积或类似方法。可进行蚀刻工艺如非等向蚀刻工艺，以移除纳米结构24中的凹陷之外的内侧间隔物层的部分。内侧间隔物层的保留部分(如位于纳米结构24中的凹陷64中的部分)可形成内侧间隔物74。最终结构如图7a至图7d所示。
117.图8a至图8e显示源极/漏极区82的形成方法，如图19的步骤1400所示。在所述实施例中，源极/漏极区82可为外延成长的材料。在一些实施例中，源极/漏极区82施加应力于个别的通道22a2至22c2以改善效能。形成源极/漏极区82，使每一虚置栅极结构40位于个别的相邻成对源极/漏极区 82之间。在一些实施例中，间隔物层41使源极/漏极区82与虚置栅极层45 隔有适当的横向距离，以避免电性桥接至最终装置中后续形成的栅极。
118.源极/漏极区82可包含任何可接受的材料，比如适用于n型装置或p型装置的材料。在一些实施例中，n型装置的源极/漏极区82包含的材料如硅、碳化硅、碳磷化硅、磷化硅或类似物，可施加拉伸应力于通道区中。在特定实施例形成p型装置时，源极/漏极区82包含的材料如硅锗、硼化硅锗、锗、锗锡或类似物，可施加压缩应力于通道区中。源极/漏极区82的表面可自鳍状物的个别表面隆起且具有晶面。在一些实施例中，相邻的源极/漏极区82 可合并形成单一的源极/漏极区82以与附近的两个鳍状结构32相邻。
119.可注入掺质至源极/漏极区82，接着进行退火。源极/漏极区的杂质浓度可介于约10
19
cm-3
至约10
21
cm-3
之间。源极/漏极区82所用的n型及/或p型杂质可为前述的任何杂质。在一些实施例中，在成长时可原位掺杂源极/漏极区82。接着可形成接点蚀刻停止层与层间介电层(未图示以简化附图)以覆盖虚置栅极结构40与源极/漏极区82。
120.在图8c中，隔有短的横向距离的鳍状结构32具有源极/漏极区82形成其上。源极/漏极区82包括p型源极/漏极区82p形成于鳍状结构32的一者上，以及n型源极/漏极区82n形成于鳍状结构32的另一者上。如图8c所示，可在形成p型源极/漏极区82p之前形成n型源极/漏极区82n，而保护层820n顺应性地围绕第一n型外延区821n与第二n型外延区822n。在一些实施例中，在第一外延步骤中形成第一n型外延区821n，接着形成第二n 型外延区822n于第一外延区821n上并横向围绕第一n型外延区821n。举例来说，在第一外延步骤时可保护(如掩模)欲形成p型源极/漏极区82p于其上的鳍状结构32，接着在第二外延步骤时可保护(如掩模)n型源极/漏极区 82n。在一些实施例中，第二外延步骤时可露出n型源极/漏极区82n。
121.保护层820n可为氧化层，其可包含氧化的第二n型外延区822n的材料，且其形成方
法可为暴露第二n型外延区822n至氧，比如导入氧气或水蒸气。在形成保护层820n之后，可成长p型源极/漏极区82p于另一鳍状结构32上，如图所示。在一些实施例中，形成第一p型外延区821p以接触下方的鳍状结构32，而鳍状结构32可作为第一p型外延区821p所用的籽晶层。在形成第一p型外延区821p之后，可形成第二p型外延区822p于第一 p型外延区821p之上与周围。第一p型外延区821p与第二p型外延区822p 通常不接触保护层820n。在形成第二p型外延区822p之后，可形成第三p 型外延区823p于第二p型外延区822p之上与周围。第三p型外延区823p 可物理接触保护层820n，使n型源极/漏极区82n与p型源极/漏极区82p 可视作合并。
122.如图8d所示，对隔有长横向距离的鳍状结构32的区域而言，鳍状结构 320埋置于鳍状结构32之间的隔离区36中，且n型源极/漏极区82n与p 型源极/漏极区82p可形成于鳍状结构32上。在一些实施例中，形成n型源极/漏极区82n与p型源极/漏极区82p的步骤，可分别同时形成图8c所示的n型源极/漏极区82n与p型源极/漏极区82p。如此一来，图8d的许多方面可与图8c类似。举例来说，在第一外延步骤时可保护(如掩模)欲形成p 型源极/漏极区82p于其上的鳍状结构32及320，接着在第二外延步骤时可保护(如掩模)n型源极/漏极区82n。在一些实施例中，第二外延步骤时可露出n型源极/漏极区82n。
123.在图8d所示的区域中，除了鳍状结构32作为形成第一n型外延区821n 与第一p型外延区821p所用的籽晶层，埋置于隔离区36中且在后续蚀刻中露出的鳍状结构320(见图7d)亦可作为第一p型外延区821p所用的籽晶层。在鳍状结构32之间的鳍状结构320上额外成长第一p型外延区821p，可成长额外的第二p型外延区822p于鳍状结构320上的第一p型外延区821p之上。在图示的一些实施例中，第二p型外延区822p位于物理接触保护层820n 的鳍状结构320之上。在一些实施例中，鳍状结构320之上的第二p型外延区822p高于鳍状结构32之上的第二p型外延区822p。在形成横向分开的第二p型外延区822p之后，可形成第三p型外延区823p于第二p型外延区 822p之上与周围。在一些实施例中，鳍状结构32上的区域中的第三p型外延区823p，比鳍状结构320上的区域中的第三p型外延区823p厚，因为鳍状结构32与鳍状结构320上的第二p型外延区822p的高度差异。图8d中形成第二n型外延区822n的方法，可与图8c中的方法实质上相同。在一些实施例中，空洞(或缝隙)825存在于第二n型外延区822n中。如图8d所示的一些实施例中，保护层820p形成于第三p型外延区823p上，其可为第三p型外延区823p的材料的氧化物，且可与保护层820n的材料不同。在一些实施例中，一或多个第二p型外延区822p、第三p型外延区823p、与保护层820p物理接触保护层820n。在一些实施例中，第一p型外延区821p 与保护层820n隔有第二p型外延区822p。
124.在图8e中，n型源极/漏极区82n与p型源极/漏极区82p形成于鳍状结构32与埋置鳍状结构330上，而许多其他部分可与图8d所示的设置类似。如图所示的一些实施例中，埋置鳍状结构330上的第二p型外延区822p的成长，小于鳍状结构32上的第二p型外延区822p的成长。如此一来，在成长第三p型外延区823p于第二p型外延区822p上之后，第三p型外延区 823p在埋置鳍状结构330上的高度低于在鳍状结构32上的高度。在一些实施例中，第三p型外延区823p沿着y轴的厚度，比图8d所示的设置中的厚度更一致。在一些实施例中，第三p型外延区823p形成于物理接触保护层820n的埋置鳍状结构330之上。在一些实施例中，第三p型外延区823p 分开保护层820n与第一p型外延区821p(及第二p型外延区822p)。
125.在图8d及8e中，p型源极/漏极区82p分别形成于鳍状结构320或埋置鳍状结构330
上。在一些实施例中，n型源极/漏极区82n形成于鳍状结构 320及/或埋置鳍状结构330上，而p型源极/漏极区82p形成于鳍状结构32 上(比如图8d或图8e左侧的鳍状结构32)。在这些实施例中，可在形成n 型源极/漏极区82n之前形成p型源极/漏极区82p，且可形成p型源极/漏极区82p的保护层820p以隔离p型外延区(如第一p型外延区821p与第二p 型外延区822p)与n型外延区(如第一n型外延区821n与第二n型外延区 822n)。在一些实施例中，p型源极/漏极区82p可包含两个p型外延区如第一p型外延区821p与第二p型外延区822p，而n型源极/漏极区82n可包含三个n型外延区如第一n型外延区821n、第二n型外延区822n、与第三 n型外延区(未图示)。在这些实施例中，成长n型源极/漏极区82n于鳍状结构320上及/或埋置鳍状结构330与鳍状结构32上(如图8d或图8e右侧上的鳍状结构32)的方法，可与图8d及图8e所示的成长p型源极/漏极区82p 的方法类似。
126.图9a、图9b及图9c显示移除纳米结构24a至24c、掩模层47、与虚置栅极层45，以释放鳍状物通道如纳米结构22a至22c，如图19的步骤1500 所示。可进行平坦化工艺如化学机械研磨，使虚置栅极层45与栅极间隔物层41的上表面齐平。平坦化工艺亦可移除虚置栅极层45上的掩模层47(见图8a)，以及沿着掩模层47的侧壁的栅极间隔物层41的部分。综上所述，可露出虚置栅极层45的上表面。
127.接着可由蚀刻工艺移除虚置栅极层45，以形成凹陷92。在一些实施例中，可由非等向干蚀刻工艺移除虚置栅极层45。举例来说，蚀刻工艺可包括干蚀刻工艺，其采用的反应气体可选择性移除虚置栅极层45而不蚀刻间隔物层41。虚置栅极介电层(若存在)可在蚀刻虚置栅极层45时作为蚀刻停止层。在移除虚置栅极层45之后，可移除虚置栅极介电层。
128.移除纳米结构24以释放纳米结构22。在移除纳米结构24之后，纳米结构22形成水平延伸(平行于基板110的主要上表面)且垂直堆叠的多个纳米片。纳米片可一起视作纳米结构装置20a及20b的通道如纳米结构22。
129.在一些实施例中，移除纳米结构24的方法为选择性蚀刻工艺，其采用的蚀刻剂对纳米结构24的材料具有选择性，以移除纳米结构24而实质上不攻击纳米结构22。在一些实施例中，蚀刻工艺为等向蚀刻工艺，其可采用蚀刻气体且视情况采用载气，其中蚀刻气体包括氟气与氢氟酸，而载气可为惰气如氩气、氦气、氮气、上述的组合或类似物。
130.在一些实施例中，可移除纳米结构24，且可图案化纳米结构22以形成 p型场效晶体管与n型场效晶体管(如纳米结构装置20b与纳米结构装置20a) 的通道区。然而一些实施例可移除纳米结构24，且可图案化纳米结构22以形成纳米结构装置20a所用的通道区。另一方面，可移除纳米结构22，且可图案化纳米结构24以形成纳米结构装置20b所用的通道区。在一些实施例中，可移除纳米结构22，且可图案化纳米结构24以形成纳米结构装置20a 所用的通道区。另一方面，可移除纳米结构24，且可图案化纳米结构22以形成纳米结构装置20b所用的通道区。在一些实施例中，可移除纳米结构 22，且可图案化纳米结构24以形成p型场效晶体管与n型场效晶体管所用的通道区。
131.在一些实施例中，可由后续蚀刻工艺重塑纳米结构装置20a及20b的纳米片如纳米结构22，以改善栅极填充的容许范围。可由对纳米片如纳米结构22具有选择性的等向蚀刻工艺进行重塑。在重塑之后，纳米片如纳米结构22可具有狗骨头状，其中沿着x方向的纳米片如纳米结构22的中间部分比纳米片如纳米结构22的周边部分薄。
132.接着在图10a至图10c中，可形成置换栅极如栅极结构200，如图19 的步骤1600所
示。每一置换栅极如栅极结构200通常包含第一界面层210、栅极介电层600、与金属填充层290。在一些实施例中，置换栅极如栅极结构200还包括功函数金属层。
133.可进行额外工艺以完成制作纳米结构装置20a及/或纳米结构装置20b。举例来说，可形成栅极接点(未图示以简化附图)与源极/漏极接点120以分别电性耦接至栅极结构200与源极/漏极区82，如图19的步骤1700所示。接着可形成内连线结构于源极/漏极接点120与栅极接点上，如图19的步骤 1800所示。内连线结构可包括多个介电层围绕金属结构如导电线路与导电通孔，而金属结构可形成电性连接于基板110上的装置(如纳米结构装置20a 及20b)之间，并形成电性连接于集成电路装置外端至集成电路装置10。
134.图11a至图17为多种实施例中，装置10的背侧工艺的透视图，如图 19的步骤1800所示。图20所示的方法2000显示多种实施例中，图19的步骤1800的细节。可自附图省略一些结构以简化附图。在背侧工艺中，p型源极/漏极区82p与n型源极/漏极区82n可合并于鳍状结构320或埋置鳍状结构330上，且可自装置10的背侧蚀刻穿过鳍状结构320或埋置鳍状结构330 以分开p型源极/漏极区82p与n型源极/漏极区82n。
135.如图11a所示，装置10包括源极/漏极接点120形成于层间介电层130 中。在一些实施例中，源极/漏极接点120包括粘着层125，其可顺应性地形成于源极/漏极区82与层间介电层130的侧壁上。在蚀刻停止层131存在的实施例中，粘着层125可进一步覆盖蚀刻停止层131的侧壁。硅化物层118 亦可存在于源极/漏极接点120与源极/漏极区82之间，其可为或包括源极/ 漏极接点120的金属与源极/漏极区82的材料的合金。在一些实施例中，除了图11a所示的共同源极/漏极接点120，彼此电性隔离的两个源极/漏极接点120可形成于合并的源极/漏极区82的两侧上。
136.与图10a所示的装置10相比，图11a及图11b翻转装置10。可贴合承载晶片(未图示)至装置10的上表面，接着旋转装置10以露出基板110而颠倒装置10。图11a及图11b显示在翻转装置10之后，可移除基板110以露出鳍状结构32与隔离区36(图11a及图11b)以及鳍状物基底(图11b)，如图 20的步骤2100所示。基板110可由任何合适工艺移除，比如研磨、化学机械研磨、蚀刻或类似工艺。一旦移除步骤达到隔离区36，即可停止移除步骤。在图11b中，通过含有鳍状物基底310，可简单设定移除步骤在达到鳍状物基底310时停止。此时可不露出鳍状结构320，比如由隔离区36的材料所覆盖(如图11a所示)，或由鳍状物基底310的材料所覆盖(如图11b所示)。
137.在图12a及图12b中，移除基板110之后可移除鳍状结构32，以露出栅极结构200与源极/漏极区82，如图20的步骤2200所示。在一些实施例中，可由一或多道蚀刻工艺移除鳍状结构32，而蚀刻工艺对鳍状结构32的半导体材料的选择性大于对隔离区36的介电材料的选择性。蚀刻可为任何可接受的蚀刻工艺，比如反应性离子蚀刻、中性束蚀刻、类似工艺或上述的组合。蚀刻可为非等向。在图12b中，鳍状物基底310可保护鳍状结构320，而鳍状物基底310的蚀刻选择性与鳍状结构32不同。举例来说，鳍状物基底310可为或包含硅锗，而鳍状结构32可为硅。在图12a中，蚀刻鳍状结构32时可由隔离区36保护鳍状结构320。
138.在图13中，移除鳍状结构32之后可形成置换鳍状结构1310于图12a 或12b的蚀刻步骤所留下的开口中，如图20的步骤2300。在一些实施例中，置换鳍状结构1310的形成方法可为一或多道的沉积工艺如化学气相沉积、原子层沉积或其他合适的沉积工艺。置换鳍状结构1310可接触源极/漏极区 82与隔离区36的侧壁。在后续步骤中，可移除鳍状结构320
(或埋置鳍状结构330)以及隔离区36。如此一来，置换鳍状结构1310可为或包括蚀刻选择性不同于鳍状结构32与隔离区36的材料。举例来说，隔离区36可为或包括氧化硅，鳍状结构320可为或包括硅或硅锗，而置换鳍状结构1310可为或包括氮化物如氮化硅。在形成置换鳍状结构1310之后，可进行移除步骤如蚀刻、研磨或化学机械研磨，以平坦化置换鳍状结构1310与隔离区36的上表面并露出鳍状结构320的背侧，如图20的步骤2400所示。
139.在图14中，形成置换鳍状结构1310与露出鳍状结构320之后，可移除鳍状结构320以露出源极/漏极区82，如图20的步骤2500所示。可由一或多道移除步骤移除鳍状结构320，比如蚀刻步骤。埋置鳍状结构330含有不同材料的鳍状物基底310与鳍状结构320，因此可由两个或更多个移除步骤如蚀刻步骤移除。在一些实施例中，移除鳍状结构320或埋置鳍状结构330 的方法为反应性离子蚀刻、中性束蚀刻、类似方法或上述的组合。蚀刻可为非等向。在移除鳍状结构320或埋置鳍状结构330之后，填充层367或衬垫层365的一或多层可保留于置换鳍状结构1310的侧壁上，如图所示。在一些实施例中，在分开源极/漏极区82之前，亦移除隔离区36。通过只移除鳍状结构320或埋置鳍状结构330，分开后的源极/漏极区82各自的尺寸可较大(相较于亦移除隔离区36的状况)。
140.在图15中，移除鳍状结构320之后，可由一或多道移除工艺分开源极/ 漏极区82，如图20的步骤2600所示。在一些实施例中，进行一或多道蚀刻步骤穿过移除鳍状结构320所留下的开口，以分开源极/漏极区82。一旦移除工艺达到硅化物层118(若存在，如图15所示)、达到粘着层125(若存在) 或达到源极/漏极接点120(若硅化物层118与粘着层125不存在)，即停止移除工艺。在一些实施例中，形成彼此电性隔离(如分开)的两个源极/漏极接点 120，且两个源极/漏极接点120可隔有层间介电层130。在这些实施例中，一旦移除工艺到达源极/漏极接点120之间的层间介电层130，即停止移除工艺。在一些实施例中，移除工艺包括蚀刻步骤如反应性离子蚀刻、中性束蚀刻、类似蚀刻步骤或上述的组合。在一些实施例中，蚀刻步骤为非等向。在一些实施例中，由于蚀刻步骤的非等向特性，源极/漏极区82面对蚀刻步骤所留下的开口的侧壁实质上平坦且可为垂直或锥形。在一些实施例中，接触第二隔离区360的源极/漏极区82的侧壁，可与接触第二隔离区360的隔离区36的侧壁实质上共平面。分开源极/漏极区82可减少源极/漏极区82的尺寸，其可降低源极/漏极区82以及与其相关的栅极结构200之间的电容(如栅极-源极电容或栅极-漏极电容)。增加源极/漏极区82之间的横向距离，可降低源极/漏极区82之间的电容(如源极-漏极电容)。
141.在图16a中，分开源极/漏极区82之后，将第二隔离区360填入移除鳍状结构320或埋置鳍状结构330所留下的开口并分开源极/漏极区82，如图 20的步骤2700所示。在一些实施例中，第二隔离区360的形成方法可为一或多道沉积工艺，比如化学气相沉积、原子层沉积、类似工艺或上述的组合。第二隔离区360的材料可为或包含隔离区36的填充层367。第二隔离区360 实质上填入所述开口。在一些实施例中，第二隔离区360的横向侧壁(面对y 方向)接触隔离区的填充层367的侧壁，且更接触源极/漏极区82的侧壁。第二隔离区360的其他横向侧壁(面对x方向)可接触间隔物层41。
142.图16b显示装置10沿着图16a所示的剖线b-b的剖视图。剖线b-b穿过第二隔离区360，且位于隔有长横向距离的鳍状结构32之间。在一些实施例中，栅极结构200与间隔物层41埋置于第二隔离区360中，如图所示。第二隔离区360可包覆栅极结构200与间隔物层41，使间隔物层41的横向侧壁接触第二隔离区360，并使间隔物层41与栅极结构200的下表面接
触第二隔离区360。在一些实施例中，栅极介电层600的下表面接触第二隔离区360。在一些实施例中，界面层如第一界面层210可接触第二隔离区360。
143.图16c及图16d为多种实施例中，装置10的透视图与侧视图。在一些实施例中，沉积第二隔离区360之前先沉积衬垫层3600，比如在形成第二隔离区360之前可先顺应性形成衬垫层3600于开口中。衬垫层3600可包含介电材料，其可为低介电常数的介电材料或高介电常数的介电材料。在一些实施例中，衬垫层3600的材料不同于第二隔离区360的材料。在一些实施例中，衬垫层3600与第二隔离区360之间存在可见的界面。如图16c所示，衬垫层3600可位于硅化物层118与第二隔离区360之间。在一些实施例中，硅化物层118不存在，而衬垫层3600可接触粘着层125。如图16d所示，衬垫层3600可接触间隔物层41、栅极介电层600、硅化物层118、与层间介电层130。衬垫层3600可进一步接触源极/漏极区82与置换鳍状结构1310，如图16c所示。
144.在图17中，再次翻转装置10，且可进行后续工艺以形成内连线结构(未图示，其可电性连接晶体管如纳米结构装置20a及20b至其他电路构件)。在翻转装置10之前，亦可形成背侧内连线结构以提供电性连接至其他电路构件即/或地线轨/电源轨。如图17所示，第二隔离区360的上表面可凹入，因为硅化物层118的下表面凸出。一般而言，第二隔离区360的上表面形状，可延续形成于鳍状结构320上的n型源极/漏极区82n或p型源极/漏极区82p 的形状(见图8d及图8e)。类似地，当衬垫层3600存在时(见图16c)，衬垫层3600的上表面可凹入，因为硅化物层118的下表面凸出。
145.如图17所示的一些实施例，接触第二隔离区360的源极/漏极区82的部分为单一材料区，但第二隔离区360的横向侧部上的源极/漏极区82的一或多个部分可包含隔有保护层的第一型态的外延区与第二型态的外延区。以图 8d及图8e为例，如区域1550所示，非等向切割穿过移除鳍状结构320所留下的开口，且不完全移除第二p型外延区822p及/或第三p型外延区823p 接触保护层820n的部分。图8d及图8e中的区域1550显示图15所示的步骤2600移除p型源极/漏极区82p的材料。如此一来，在分开源极/漏极区 82的蚀刻之后，可保留区域1550与保护层820n之间的p型源极/漏极区82p 的材料。
146.图18为栅极结构200的部分细节图。如图18所示，每一置换栅极如栅极结构200通常包含第一界面层210、栅极介电层600、功函数金属层结构 900、与金属填充层290的至少一者。在一些实施例中，每一置换栅极如栅极结构200还包括第二界面层240与第二功函数层700的至少一者。
147.如图18所示的一些实施例，第一界面层210包括基板110的半导体材料的氧化物，比如氧化硅。在其他实施例中，第一界面层210可包括另一合适种类的介电材料。第一界面层210的厚度可介于约至约之间。
148.如图18所示，栅极介电层600形成于第一界面层210上。在一些实施例中，采用原子层沉积工艺形成栅极介电层600，以精准控制栅极介电层600 的沉积厚度。在一些实施例中，原子层沉积工艺采用约40次至80次的沉积循环，且温度介于约200℃至约300℃之间。在一些实施例中，原子层沉积工艺采用四氯化铪及/或水作为前驱物。此原子层沉积工艺形成的栅极介电层 220，其厚度可介于约至约之间。
149.在一些实施例中，栅极介电层600包括高介电常数材料，其可视作介电常数大于氧化硅的介电常数(约3.9)的介电材料。例示性的高介电常数的介电材料包括氧化铪、氧化铪
硅、钽氧化铪硅、氧化铪钽、氧化铪钛、氧化铪锆、氧化锆、氧化钽或上述的组合。在其他实施例中，栅极介电层600可包含非高介电常数的介电材料如氧化硅。在一些实施例中，栅极介电层600包括多个高介电常数的介电层，其至少一者包括掺质如镧、镁、钇或类似物，其可由退火工艺驱动以调整纳米结构装置20a及20b的临界电压。
150.如图18所示，第二界面层240形成于栅极介电层600上，而第二功函数层700形成于第二界面层240上。第二界面层240可促进金属栅极较佳地粘着于栅极介电层600上。在许多实施例中，第二界面层240更改良栅极结构200b的热稳定性，且可限制金属杂质自功函数金属层结构900及/或功函数阻挡层如第二功函数层700扩散至栅极介电层600中。在一些实施例中，第二界面层240的形成方法可为先沉积高介电常数的盖层(未图示以简化附图)于栅极介电层600上。在多种实施例中，高介电常数的盖层包括氮氧化铪硅、氧化铪钽、氧化铪钛、钽氧化铪铝、氧化铪锆、与其他合适材料的一或多者。在具体实施例中，高介电常数的盖层包括氮化钛硅。在一些实施例中，高介电常数的盖层的沉积方法可为原子层沉积，其采用约40次至约100 次的循环，且温度可为约400℃至约450℃。在一些实施例中，接着进行热退火以形成第二界面层240，其可为或包含氮氧化钛硅。在热退火形成第二界面层240之后，可进行人工智能控制的原子层蚀刻的循环，以移除高介电常数的盖层而实质上不移除第二界面层240。每一循环可包含五氯化钨的第一脉冲、接着进行氩气净化、接着进行氧气的第二脉冲、接着进行另一氩气净化。移除高介电常数的盖层，使调整多重临界电压的后续金属栅极图案化所需的栅极填充容许范围增加。
151.在图18的一些实施例中，形成第二界面层240与移除高介电常数的盖层之后，可视情况形成功函数阻挡层如第二功函数层700于栅极结构200上。功函数阻挡层如第二功函数层700可为或包含金属氮化物如氮化钛、氮化钨、氮化钼、氮化钽或类似物。在具体实施例中，功函数阻挡层如第二功函数层 700为氮化钛。功函数阻挡层700的厚度可为约至约功函数阻挡层如第二功函数层700可提供额外的临界电压调整弹性。一般而言，功函数阻挡层如第二功函数层700可增加n型场效晶体管装置所用的临界电压，并降低p型场效晶体管装置所用的临界电压。
152.在一些实施例中，功函数金属层结构900可形成于功函数阻挡层如第二功函数层700上，且包含n型功函数金属层、原位盖层、与氧阻挡层的至少一者。n型功函数金属层可为或包含n型功函数金属材料如碳化钛铝、钛铝、碳化钽铝、钽铝或类似物。n型功函数金属层的形成方法可为一或多道沉积方法，比如化学气相沉积、物理气相沉积、原子层沉积、电镀及/或其他合适方法，且其厚度介于约至约之间。原位盖层可形成于n型功函数金属层上。在一些实施例中，原位盖层可为或包括氮化钛、氮化钛硅、氮化钽或另一合适材料，且其厚度可介于约至之间。阻挡氧层形成于原位盖层上，以避免氧扩散至n型功函数金属层中。氧扩散可能造成不想要的临界电压偏移。阻挡氧层的组成可为介电材料，其可阻止氧穿入n型功函数金属层，且可保护n型功函数金属层免于进一步氧化。阻挡氧层可包含硅、锗、硅锗或另一合适材料的氧化物。在一些实施例中，阻挡氧层的形成方法可采用原子层沉积，且其厚度可介于约至约之间。
153.图18亦显示金属填充层290。在一些实施例中，粘着层(未图示)形成于功函数金属层的阻挡氧层与金属填充层290之间。粘着层可促进及/或增进金属填充层290与功函数金
属层结构900之间的粘着性。在一些实施例中，粘着层的组成可为金属氮化物，比如氮化钛、氮化钽、氮化钼、氮化钨或另一合适材料，且其形成方法可采用原子层沉积。在一些实施例中，粘着层的厚度可介于约至约之间。金属填充层290可形成于粘着层上，且可包含导电材料如钨、钴、钌、铱、钼、铜、铝或上述的组合。在一些实施例中，金属填充层290的沉积方法可采用化学气相沉积、物理气相沉积、镀制法及/或其他合适工艺。在一些实施例中，缝隙510(可为气隙)形成于垂直位于通道如纳米结构22a及22b之间的金属填充层290中。在一些实施例中，金属填充层290顺应性地沉积于功函数金属层结构900上。由于顺应性沉积时侧壁的沉积膜合并，可能形成缝隙510。在一些实施例中，缝隙510不存在于相邻的通道如纳米结构22a及22b之间。
154.实施例可提供许多优点。鳍状结构320或埋置鳍状结构330在蚀刻穿过源极/漏极区82的背侧工艺时，可改善源极/漏极区82的分隔。鳍状结构320 或埋置鳍状结构330在外延成长源极/漏极区82时可提供籽晶，以确保适当地合并源极/漏极区82，其可在分隔蚀刻时避免过蚀刻至层间介电层130中。埋置鳍状结构330包括鳍状物基底310以进一步提供优点如简化工艺，因为鳍状物基底310可作为薄化基板110时的停止层。由于鳍状物基底310的蚀刻选择性不同于鳍状结构32及320的蚀刻选择性，鳍状物基底310在移除鳍状结构32时亦可保护鳍状结构320。
155.在至少一实施例中，半导体装置包括基板；第一半导体通道位于基板上；以及第二半导体通道位于基板上且与第一半导体通道横向分开。半导体装置包括至少一栅极结构覆盖并包覆第一半导体通道与第二半导体通道。第一源极/漏极区邻接栅极结构的第一侧上的第一半导体通道。第二源极/漏极区邻接栅极结构的第一侧上的第二半导体通道。隔离结构位于第一源极/漏极区与第二源极/漏极区之间与之下，且隔离结构包括第一隔离区接触第一源极/漏极区与第二源极/漏极区的下表面；以及第二隔离区接触第一源极/漏极区与第二源极/漏极区的侧壁，且自第一隔离区的下表面延伸至第一源极/漏极区与第二源极/漏极区的上表面。
156.在一些实施例中，接触第二隔离区的第一源极/漏极区的侧壁，与接触第二隔离区的第一隔离区的侧壁实质上共平面。
157.在一些实施例中，第二隔离区接触至少一栅极结构的下表面。
158.在一些实施例中，第二隔离区接触与至少一栅极结构邻接的栅极间隔物层的侧壁。
159.在一些实施例中，半导体装置还包括源极/漏极接点于第一源极/漏极区与第二源极/漏极区上。
160.在一些实施例中，半导体装置还包括硅化物层以接触源极/漏极接点与第二隔离区。
161.在一些实施例中，源极/漏极接点包括粘着层以接触第二隔离区。
162.在一些实施例中，半导体装置还包括第一置换鳍状物，邻接第一隔离区与第一源极/漏极区；以及第二置换鳍状物，邻接第一隔离区与第二源极/漏极区。
163.在至少一实施例中，半导体装置的形成方法，包括：形成交错的第一半导体层与第二半导体层的多层晶格于基板上；蚀刻多层晶格与基板以形成第一鳍状物与第二鳍状物于基板之上与之中；沉积隔离区的层状物于基板、第一鳍状物、与第二鳍状物上，以形成第一
开口于第一鳍状物与第二鳍状物之间；形成第三鳍状物于第一开口中；形成栅极结构于第一鳍状物、第二鳍状物、与第三鳍状物上；形成合并的源极/漏极区于第一鳍状物、第二鳍状物、与第三鳍状物上；移除基板以露出第一鳍状物与第二鳍状物；移除第一鳍状物与第二鳍状物；蚀刻隔离区的层状物以露出第三鳍状物；移除第三鳍状物以形成第二开口；以及经由第二开口蚀刻合并的源极/漏极区，以形成第一源极/漏极区与第二源极/漏极区。
164.在一些实施例中，第三鳍状物的材料与第一鳍状物及第二鳍状物的材料相同。
165.在一些实施例中，上述方法还包括形成置换栅极于第一鳍状物、第二鳍状物、与第三鳍状物上；以及使置换栅极露出的第一鳍状物、第二鳍状物、与第三鳍状物的部分凹陷。
166.在一些实施例中，形成合并的源极/漏极区的步骤包括采用第三鳍状物的凹陷部分作为籽晶层，以成长合并的源极/漏极区的一部分。
167.在一些实施例中，形成合并的源极/漏极区的步骤包括：形成第一型态的源极/漏极部分于第一鳍状物上；形成保护层于第一型态的源极/漏极部分上；以及形成第二型态的源极/漏极部分于第二鳍状物与第三鳍状物上。
168.在至少一实施例中，半导体装置的形成方法，包括：形成含有通道的第一垂直堆叠于第一鳍状物上的第一鳍状物堆叠以及含有通道的第二垂直堆叠于第二鳍状物上的第二鳍状物堆叠于基板之上与之中，形成含有鳍状物基底以接触基板的埋置鳍状物于第一鳍状物与第二鳍状物之间，并形成第三鳍状物于鳍状物基底上，且第三鳍状物与鳍状物基底的材料不同；形成合并的源极/漏极区于第一鳍状物、第二鳍状物、与第三鳍状物上；移除基板以露出鳍状物基底；移除第三鳍状物以形成第一开口；以及经由第一开口蚀刻形成第二开口以分开合并的源极/漏极区。
169.在一些实施例中，上述方法还包括沉积介电材料于第二开口中，以形成隔离区。
170.在一些实施例中，露出鳍状物基底的步骤包括采用鳍状物基底以中止移除基板的步骤。
171.在一些实施例中，上述方法还包括在露出鳍状物基底时，移除第一鳍状物与第二鳍状物。
172.在一些实施例中，上述方法还包括在移除第三鳍状物之前移除鳍状物基底。
173.在一些实施例中，上述方法还包括形成置换鳍状物于移除第一鳍状物与第二鳍状物所留下的开口中；以及在移除鳍状物基底时薄化置换鳍状物，以露出第三鳍状物。
174.在一些实施例中，上述方法还包括形成硅化物区于合并的源极/漏极区上；以及形成源极/漏极接点以接触硅化物区，其中移除第三鳍状物的步骤包括一旦蚀刻工艺达到硅化物区即中止蚀刻工艺。
175.上述实施例的特征有利于本技术领域中技术人员理解本发明。本技术领域中技术人员应理解可采用本发明作基础，设计并变化其他工艺与结构以完成上述实施例的相同目的及/或相同优点。本技术领域中技术人员亦应理解，这些等效置换并未脱离本发明精神与范畴，并可在未脱离本发明的精神与范畴的前提下进行改变、替换或更动。