半导体结构的形成方法与流程

1.本发明实施例涉及半导体装置的形成方法，特别涉及具有凹槽的半导体装置的形成方法。


背景技术：

2.一些电子装置，例如处理器、存储器装置或另一种类型的电子装置，包括中段工艺(middle end of line,meol)区域，上述区域将前段工艺(front end of line,feol)区域中的晶体管电性连接到后段工艺(back end of line,beol)区域。中段工艺(meol)区域可以包括介电层和形成在介电层中的接触插塞(也称为接触导孔)。接触插塞可以电性连接到前段工艺(feol)区域的源极/漏极区和金属栅极。接触插塞可以包括一或多种金属，例如钨、钴、钌或铜。


技术实现要素：

3.本发明实施例提供一种半导体装置的形成方法，包括：执行干蚀刻工艺以在源极/漏极接触件上方的氧化层中形成凹槽，其中干蚀刻工艺在凹槽中导致氟残留。上述方法还包括在干蚀刻工艺之后，执行氧化工艺以去除凹槽中的氟残留。上述方法还包括在去除凹槽中的氟残留之后，使用溶剂对凹槽执行清洁工艺。上述方法还包括在执行清洁工艺之后，在凹槽中形成导电结构。
4.本发明实施例提供一种半导体装置的形成方法，包括：源极/漏极接触件，形成在外延层上。上述半导体装置还包括氧化层，形成在源极/漏极接触件上。上述半导体装置还包括导电结构，形成在源极/漏极接触件的凹入部分，其中凹入部分具有深度和宽度，且深度与宽度的比值在大约1.0至大约1.4的范围。
5.本发明实施例提供一种半导体装置的形成方法，包括：执行第一湿蚀刻工艺以在氧化层和外延层之间的源极/漏极接触件中形成凹槽，其中第一湿蚀刻工艺在凹槽中导致氟残留。上述方法还包括执行第一氧化工艺以去除凹槽中的氟残留。上述方法还包括在去除凹槽中的氟残留之后，执行第二湿蚀刻工艺以增加凹槽的深度和宽度，其中第二湿蚀刻工艺在凹槽中导致额外的氟残留。上述方法还包括执行第二氧化工艺以去除凹槽中额外的氟残留。上述方法还包括在去除凹槽中额外的氟残留之后，使用溶剂对凹槽执行一清洁工艺。上述方法还包括在清洁工艺之后，在凹槽中形成一导电结构。
附图说明
6.以下将配合说明书附图详述本发明实施例。应注意的是，依据在业界的标准做法，各种特征并未按照比例绘制且仅用以说明例示。事实上，可任意地放大或缩小单元的尺寸，以清楚地表现出本发明实施例的特征。
7.图1是可以实现本文描述的系统及/或方法的示例环境的示意图。
8.图2是本文描述的示例半导体结构的示意图。
9.图3a、3b、3c、3d、3e、3f、3g和3h是本文描述的示例性实施的示意图。
10.图4a、4b、4c、4d、4e和4f是本文描述的示例性实施的示意图。
11.图5和6是本文描述的示例性的装置结合示例性的半导体结构的示意图。
12.图7是本文描述图1的一或多个装置的示例性的元件的示意图。
13.图8是本文描述关于形成半导体结构的示例性的工艺流程图。
14.图9是本文描述关于形成半导体结构的示例性的工艺流程图。
15.附图标记说明：
16.100：环境
17.102：沉积机台
18.104：曝光机台
19.106：显影机台
20.108：蚀刻机台
21.110：平坦化机台
22.112：镀膜机台
23.114：离子布植(注入)机台
24.116：传输机台
25.200：装置
26.204：鳍片结构
27.206,210,214,218,222,226：介电质、氧化物层
28.208,212,216,220,224：蚀刻停止层
29.228：外延区、外延层
30.230：源极/漏极接触件
31.232：栅极
32.234,236：间隔物
33.238,240：互连、互连导孔、导电结构、接触插塞
34.242：栅极接触件
35.244,246：导电结构
36.248,250：导孔层、导电结构
37.252,254：导电结构
38.300：实施例
39.301：硅化物层
40.302,304：凹槽
41.308,312：深度
42.352：副产物
43.306a,306b,310：宽度
44.314a：第一曲角
45.314b：第二曲角
46.400：实施例
47.402,404：副产物
48.500：装置
49.502：主动区
50.504：栅极
51.506：虚设栅极
52.508：漏极接触件
53.510：源极接触件
54.512a,512b,512c,512d,514：金属线
55.600：装置
56.602,604,606,608,610,612：金属线
57.614,616：漏极接触件
58.618,620：源极接触件
59.626,628,630,632：栅极
60.700：装置
61.710：总线
62.720：处理器
63.730：存储器
64.740：存储元件
65.750：输入元件
66.760：输出元件
67.770：通信元件
68.800：工艺
69.810,820,830,840：方框
70.900：工艺
71.910,920,930,940,950,960：方框
具体实施方式
72.以下公开提供了许多的实施例或范例，用于实施所提供的标的物的不同元件。各元件和其配置的具体范例描述如下，以简化本发明实施例的说明。当然，这些仅仅是范例，并非用以限定本发明实施例。举例而言，叙述中若提及第一元件形成在第二元件之上，可能包含第一和第二元件直接接触的实施例，也可能包含额外的元件形成在第一和第二元件之间，使得它们不直接接触的实施例。此外，本发明实施例可能在各种范例中重复参考数值以及/或字母。如此重复是为了简明和清楚的目的，而非用以表示所讨论的不同实施例及/或配置之间的关系。
73.再者，其中可能用到与空间相对用词，例如“在
……
之下”、“下方”、“较低的”、“上方”、“较高的”等类似用词，是为了便于描述附图中一个(些)部件或特征与另一个(些)部件或特征之间的关系。空间相对用词用以包括使用中或操作中的装置的不同方位，以及附图中所描述的方位。当装置被转向不同方位时(旋转90度或其他方位)，其中所使用的空间相对形容词也将依转向后的方位来解释。
74.为了形成用于中段工艺(meol)区域的导电结构，可以蚀刻中段工艺(meol)区域的
源极/漏极接触件以在其中形成凹槽。类似地，可以蚀刻中段工艺(meol)区域的栅极接触件以在其中形成凹槽。通过在凹槽内形成导电结构，增加导电结构的表面积，这降低了导电结构和源极/漏极接触件(或栅极接触件)之间的电阻。通常使用氟(f)对氧化物层执行干蚀刻以形成初始凹槽或开口，接着经由初始开口湿蚀刻(例如使用氢氟酸(hydrofluoric acid,hf))源极/漏极以形成凹槽。然而，干蚀刻使用气态氟，且湿蚀刻产生气态氟作为氢氟酸与金属反应的副产物，而氟会与许多用于源极/漏极接触件和栅极接触件的金属结合，例如钴(co)。因此，当使用溶剂(例如水、过氧化氢或另一种溶剂)清洁凹槽时，氟化钴(cof
x
)会与溶剂反应形成氢氟酸。这种副产物会导致源极/漏极接触件(或栅极接触件)额外的湿蚀刻。举例来说，由于额外的湿蚀刻，凹槽可能具有深宽比(depth to width ratio)在1.5和2.0之间。
75.然而，当源极/漏极接触件或栅极接触件被蚀刻的太深时，导电结构与源极/漏极接触件或栅极接触件之间的电阻变得太小。这可能降低前段工艺(feol)区域中对应的通道性能，通过降低对应栅极的阈值电压(threshold voltage)，使得比预期更频繁地开启栅极及/或通过降低栅极能承受因过电流(excessive current)而避免损坏的最大电压。在一些情况下，源极/漏极接触件或栅极接触件被蚀刻得太深时，使得源极/漏极接触件或栅极接触件下方的一层硅化物(例如芯片上的硅化钛(tisi)层)被氢氟酸损坏。这导致导电结构与源极/漏极接触件或栅极接触件之间的电阻显著增加，降低了通道的性能。
76.本公开描述的一些实施方式提供了一种源极/漏极接触件，具有凹槽(对于凹入部分)的深宽比在大约1.0至大约1.4的范围。上述比值通过提供栅极足够大的阈值电压(threshold voltage)，使得栅极在预期时开启；且通过提供足够大的最大电压，使得栅极在正常操作期间不被损坏，改进对应通道的性能。
77.为了实现深宽比在大约1.0至大约1.4的范围，本公开描述的一些实施方式提供了一种形成凹槽(用于凹入部分)的方法，其中在干蚀刻之后、清洁工艺之前(例如使用水、过氧化氢或另一种溶剂)，执行氧化氟(例如使用臭氧及/或另一种氧化剂)。因此，在清洁工艺期间，较少的氢氟酸形成，这减少了源极/漏极接触件不期望的湿蚀刻。这允许形成具有上述深宽比的凹槽。这也可以防止过量氢氟酸对硅化物层造成的损坏。
78.额外或替代地，本公开描述的一些实施方式提供了一种用于形成凹槽(用于凹入部分)的方法，其中使用多个湿蚀刻工艺形成凹槽，且在湿蚀刻工艺之间氧化(例如使用臭氧及/或另一种氧化剂)任何的氟残留(例如以金属氟化物的形式，例如氟化钴)。因此，每个湿蚀刻工艺的时间可以更短并且腐蚀性可以更小，这允许更好地控制所形成的凹槽的尺寸。此外，在湿蚀刻工艺之间的清洁工艺期间可以形成更少的氢氟酸，这减少了工艺之间对源极/漏极的蚀刻。这也允许形成具有上述深宽比的凹槽并且防止过量氢氟酸对硅化物层可能引起的损坏。
79.图1是示例环境100的示意图，其中可以实现本公开描述的系统及/或方法。示例环境100包括可以用于形成半导体结构和装置的半导体工艺机台，例如本公开所述具有硅-氟键(silicon-fluorine bonds)的像素阵列或像素感测器。
80.如图1所示，环境100可以包括多个半导体工艺机台102-114以及芯片/晶粒传输机台116。多个半导体工艺机台102-114可以包括沉积机台102、曝光机台104、显影机台106、蚀刻机台108、平坦化机台110、镀膜机台112、离子布植机台114及/或另一半导体工艺机台。示
例环境100中包括的机台可以被包含在半导体洁净室、半导体代工厂、半导体工艺及/或制造设施或其他地方。
81.沉积机台102是半导体工艺机台，包括半导体工艺腔室以及能够沉积各种类型的材料到基板上的一或多个装置。在一些实施方式中，沉积机台102包括旋转涂布机台，能够在基板上(例如芯片)沉积光阻(光刻胶)层。在一些实施方式中，沉积机台102包括化学气相沉积(chemical vapor deposition,cvd)机台，例如等离子体化学气相沉积(plasma-enhanced cvd,pecvd)机台、高密度等离子体化学气相沉积(high-density plasma cvd,hdp-cvd)机台、次大气压化学气相沉积(sub-atmospheric cvd,sacvd)机台、原子层沉积(atomic layer deposition,ald)机台、等离子体增强原子层沉积(plasma enhanced ald,peald)机台或其他类型的化学气相沉积(cvd)机台。在一些实施方式中，沉积机台102包括物理气相沉积(physical vapor deposition,pvd)机台，例如溅镀机台或另一种类型的物理气相沉积(pvd)机台。在一些实施方式中，示例环境100包括多种类型的沉积机台102。
82.曝光机台104是半导体工艺机台，能够将光阻暴露于辐射源，例如紫外光(ultraviolet light,uv light)源(例如深紫外光源、极紫外光(extreme uv light,euv light)源等)、x射线源、电子束(electron beam,e-beam)源及/或其他类型的曝光机台。曝光机台104可以将光阻曝露于辐射源以将图案从光罩(掩膜)转移到光阻层。上述图案可以包括用于形成一或多个半导体装置的一或多个半导体装置层图案，可以包括用于形成半导体装置的一或多个结构的图案，可以包括用于蚀刻半导体装置的各个部分的图案，及/或其他类似的图案。在一些实施方式中，曝光机台104包括扫描机(scanner)、步进机(stepper)或类似的曝光机台。
83.显影机台106是半导体工艺机台，能够显影已经暴露于辐射源的光阻层以显影从曝光机台104转移到光阻层的图案。在一些实施方式中，显影机台106通过去除光阻层的未曝光部分以显影图案。在一些实施方式中，显影机台106通过去除光阻层的曝光部分以显影图案。在一些实施方式中，显影机台106通过使用化学显影剂溶解光阻层的曝光或未曝光部分以显影图案。
84.蚀刻机台108是半导体工艺机台，能够蚀刻基板、芯片或半导体装置的各种类型的材料。举例来说，蚀刻机台108可以包括湿蚀刻机台、干蚀刻机台及/或另一种类型的蚀刻机台。在一些实施方式中，蚀刻机台108包括填有蚀刻剂的腔室，并且放置基板在腔室中一特定时间，以去除基板的一特定量的一或多个部分。在一些实施方式中，蚀刻机台108蚀刻基板的一或多个部分，使用等离子体蚀刻或等离子体辅助(plasma-assisted)蚀刻，上述蚀刻可以涉及使用离子化气体以等向或定向蚀刻上述基板的一或多个部分。
85.平坦化机台110是半导体工艺机台，能够研磨或平坦化芯片或半导体装置的各种层。举例来说，平坦化机台110可以包括化学机械平坦化(chemical mechanical planarization,cmp)机台及/或另一类型的平坦化机台，研磨或平坦化沉积或镀膜材料的层或表面。平坦化机台110可以利用化学和机械力的组合(例如化学蚀刻和无砥粒研磨(free abrasive polishing))，研磨或平坦化半导体装置的表面。平坦化机台110可以使用具有研磨性和腐蚀性的化学浆料(slurry)，结合研磨垫和固定环(retaining ring)(例如通常具有比半导体装置更大的直径)。研磨垫和半导体装置可以通过动态研磨头(dynamic polishing head)压在一起并且通过固定环保持在固定位置。动态研磨头可以以不同的旋
转轴旋转以去除材料，并且平整半导体装置的任何不规则形态(topography)，使半导体装置平坦或平面化。
86.镀膜机台112是半导体工艺机台，能够用一或多种金属镀膜基板(例如芯片、半导体装置等)或其一部分。举例来说，镀膜机台112可以包括镀膜铜的装置、镀膜铝的装置、镀膜镍的装置、镀膜锡的装置、镀膜复合材料或合金(例如锡-银、锡-铅等)的装置及/或用于镀膜一或多种其他类型的导电材料、金属及/或类似形态材料的装置。
87.离子布植机台114是半导体工艺机台，能够将离子布植到基板中。离子布植机台114可以在电弧室中从来源材料，例如气体或固体，产生离子。可以将来源材料提供到电弧室中，并且在阴极和电极之间放电电弧电压，以产生包含来源材料离子的等离子体。一或多个萃取电极(extraction electrode)可以用于从电弧室中的等离子体萃取离子并且加速离子以形成离子束。离子束可以被导向基板，使得离子布植到基板表面之下。
88.芯片/晶粒运输机台116包括移动式机械、机械手臂、有轨电车(tram)或轨道车(rail car)、悬吊式升降运送(overhead hoist transfer,oht)载具、自动化物料搬运系统(automated material handling system,amhs)及/或另一种类型用于运输芯片及/或晶粒在半导体工艺机台102-114之间及/或往返其他地方例如芯片架、存储室或另一个地方。在一些实施方式中，芯片/晶粒运输机台116是程序设计的机台，行经特定路径及/或可以半自主或自主地操作。
89.提供图1所示的机台数量和排列作为一或多个示例。实际应用上，相较于图1所示的机台，可以存在额外的机台、更少的机台、不同的机台或不同排列的机台。此外，图1所示的二或多个机台可以在单一机台中实现，或者图1所示的单一机台可以在多个、分散的机台中实现。额外或替代地，环境100的一组机台(例如一或多个机台)可以执行一或多个功能描述为环境100的另一组机台所执行。
90.图2是本公开描述的示例装置200的一部分的示意图。装置200包括存储器装置(例如静态随机存取存储器(static random access memory,sram)、动态随机存取存储器(dynamic random access memory,dram)、逻辑装置、处理器、输入/输出装置或包括一或多个晶体管的另一类型的半导体装置的示例。
91.装置200包括一或多个堆叠层，包括介电层206、蚀刻停止层(etch stop layer,esl)208、介电层210、蚀刻停止层(esl)212、介电层214、蚀刻停止层(esl)216、介电层218、蚀刻停止层(esl)220、介电层222、蚀刻停止层(esl)224和介电层226等其他实施例。装置200包括介电层206、210、214、218、222和226以电性隔离装置200的各种结构。介电层206、210、214、218、222和226包括氮化硅(sin
x
)、氧化物(例如氧化硅(sio
x
)及/或另一种氧化材料)及/或另一种类型的介电材料。配置包括一层材料的蚀刻停止层(esl)208、212、216、220、224，以允许装置200的各个部分(或层包括于其中)被选择性地蚀刻或被选择性地保护免于蚀刻，而形成一或多个包括在装置200中的结构。
92.如图2进一步所示，装置200包括在鳍片结构204的部分上及/或周围成长及/或以其他方式形成的多个外延(epitaxial,epi)区228。形成外延区228通过外延成长。在一些实施方式中，形成外延区228在鳍片结构204中的凹入部分。可以形成凹入部分通过蚀刻鳍片结构204的应变源极/漏极(strained source strain,ssd)及/或其他类型的蚀刻操作。外延区228作为包括在装置200中的晶体管的源极/漏极区。
93.外延区228电性连接到包括在装置200中的晶体管的源极/漏极接触件230。金属源极/漏极接触件(mds)230包括钴(co)、钌(ru)及/或其他导电或金属材料。晶体管还包括栅极232(mgs)，由多晶硅材料、金属(例如钨(w)或另一种金属)及/或另一种类型的导电材料形成。在一些实施方式中，栅极232可以包括多层材料，例如多层金属或包括至少一层多晶硅层和至少一层金属层的多层等其他示例。源极/漏极接触件230和栅极232通过一或多个侧壁间隔物电性隔离，例如在源极/漏极接触件230的每一侧的间隔物234和在栅极232的每一侧的间隔物236。间隔物234和236包括氧化硅(sio
x
)、氮化硅(si
x
ny)、碳氧化硅(sioc)、氮碳氧化硅(silicon oxycarbonitrid,siocn)及/或其他合适的材料。在一些实施方式中，省略源极/漏极接触件230的侧壁的间隔物234。
94.如图2进一步所示，源极/漏极接触件230和栅极232电性连接到一或多种类型的互连(interconnect)。互连电性连接装置200的晶体管及/或将晶体管电性连接到装置200的其他区域及/或元件。在一些实施方式中，互连将晶体管电性连接到装置200的后段工艺(beol)区域。
95.源极/漏极接触件230电性连接到源极/漏极互连238(例如源极/漏极导孔(source/drain vias,vds))。一或多个栅极232电性连接到栅极互连240(例如栅极导孔(gate vias,vgs))。互连238和240包括导电材料，例如钨、钴、钌、铜及/或另一种类型的导电材料。在一些实施方式中，栅极232通过栅极接触件242(cb或mp)电性连接到栅极互连240以降低栅极232和栅极互连240之间的接触电阻。栅极接触件242包括钨(w)、钴(co)、钌(ru)、钛(ti)、铝(al)、铜(cu)或金(au)等其他示例导电材料。
96.如图2进一步所示，互连238和240电性连接到多个后段工艺(beol)层，每个后段工艺(beol)层包括一或多个金属化层及/或导孔。作为示例，互连238和240可以电性连接到包括导电结构244和246的m0金属化层。互连238和240可以为互连导孔。m0金属化层电性连接到包括导孔248和250的导孔层。导孔层电性连接到包括导电结构252和254的m1金属化层。在一些实施方式中，装置200的后段工艺(beol)层包括额外的金属化层及/或导孔，将装置200连接到封装(package)。
97.如上所述，提供图2作为示例。其他示例可以与图2所描述的不同。
98.图3a-3h是本公开描述的示例实施例300的示意图。示例实施例300可以是用于形成导电结构238的示例工艺。上述工艺包括在干蚀刻及/或湿蚀刻之后，使用氧化以减少氟残留。上述氧化减少了源极/漏极接触件230中不预期的湿蚀刻。
99.如图3a所示，可以执行用于形成导电结构238的示例工艺结合外延层228(晶体管的源极/漏极(s/d))。在一些实施方式中，沉积机台102沉积外延层228使用化学气相沉积(cvd)技术、物理气相沉积(pvd)技术、原子层沉积(ald)技术或另一种类型的沉积技术。在一些实施方式中，形成外延层228通过在鳍片结构204的凹入部分中外延生长。在一些实施方式中，离子布植机台114用p+离子掺杂外延层228以增加p型掺杂剂浓度。或者，离子布植机台114用n+离子掺杂外延层228以增加n型掺杂剂浓度。在这些示例中，形成外延层228在外延成长期间可以原位(in situ)掺杂或非原位掺杂。
100.在一些实施方式中，如图3a所示，在外延层228上形成硅化物层301。硅化物层301可以包括硅化钛(tisi)及/或通过一或多种金属与硅化物材料反应形成的另一种类型的硅化物材料。使用硅化物层301以降低外延层228和源极/漏极接触件230之间的电阻。
101.此外，在外延层228上形成源极/漏极接触件230。沉积机台102可以沉积源极/漏极接触件230的材料使用化学气相沉积(cvd)技术、物理气相沉积(pvd)技术、原子层沉积(ald)技术或其他类型的技术。镀膜机台112可以沉积源极/漏极接触件230的材料使用电镀操作或其组合。在一些实施方式中，源极/漏极接触件230包括钴(co)、钨(w)、钌(ru)或另一种金属。因此，镀膜机台112可以使用溅镀技术(例如当源极/漏极接触件230包括钴或钌时)及/或化学气相沉积(cvd)技术(例如当源极/漏极接触件230包括钨或钌时)。在一些实施方式中，源极/漏极接触件230比外延层228宽。举例来说，可以形成外延层228在鳍片及/或纳米线结构上，且可以形成源极/漏极接触件230为至少与外延层228一样宽，使得源极/漏极接触件230接触外延层228的顶部。在一些实施方式中，可以沉积硅化物层301在外延层228的顶部和源极/漏极接触件230的底部之间的界面处以降低接触电阻。平坦化机台110可以在沉积源极/漏极接触件230之后平坦化源极/漏极接触件230。
102.如图3a进一步所示，可以在源极/漏极接触件230上方形成氧化物层214(也称为“介电层214”)。沉积机台102可以沉积氧化物层214通过化学气相沉积(cvd)技术、物理气相沉积(pvd)技术、原子层沉积(ald)技术或其他类型的沉积技术。平坦化机台110可以在沉积氧化物层214之后平坦化氧化物层214。
103.可以蚀刻氧化物层214以形成开口(导致凹槽302)，使得源极/漏极接触件230至少部分地露出。举例来说，沉积机台102可以形成光阻层在氧化层214上(或形成在氧化层214上的蚀刻停止层(esl)上，例如蚀刻停止层(esl)216)，曝光机台104可以将光阻层暴露于辐射源以图案化光阻层，显影机台106可以显影和去除光阻层的部分以曝光图案，且蚀刻机台108可以蚀刻氧化层214的部分以形成凹槽302。
104.在一些实施方式中，蚀刻机台108执行干蚀刻使用等离子体(例如氟(f)等离子体)。举例来说，蚀刻机台108可以使用氟的浓度在约10sccm(每分钟标准立方公分；standard cubic centimeters per minute)至约80sccm的范围。通过选择氟的流速至少在10sccm，蚀刻机台108可以将凹槽302蚀刻到足够的深度及/或宽度(例如，如下面结合图3f所描述)。将凹槽302蚀刻到足够的深度降低了源极/漏极接触件230和导电结构238之间的接触电阻，这提高了对应栅极(例如栅极232)的性能。通过选择氟的流速不超过80sccm，蚀刻机台108可以使凹槽302不被蚀刻得太深及/或太宽(例如，如下面结合图3f所描述)。如果凹槽302太深或太宽，导电结构238可能具有低接触电阻，这会造成源极/漏极和导电结构238之间的电性短路。
105.在一些实施方式中，蚀刻机台108可以执行干蚀刻的时间在约20分钟至约60分钟的范围。通过选择至少20分钟，蚀刻机台108可以将凹槽302蚀刻到足够的深度及/或宽度(例如，如下面结合图3f所描述)。如上所述，将凹槽302蚀刻到足够的深度降低了源极/漏极接触件230和导电结构238之间的接触电阻。通过选择不超过60分钟，蚀刻机台108可以提供凹槽302不被蚀刻太多深及/或太宽(例如，如下面结合图3f所描述)。如上所述，如果凹槽302太深或太宽，导电结构238可能具有低接触电阻，造成电性短路。
106.在一些实施方式中，在蚀刻机台108蚀刻凹槽302之后，光阻去除机台去除光阻层的剩余部分(例如使用化学剥离(chemical stripper)、等离子体灰化(plasma asher)及/或另一种技术)。虽然本公开描述关于在源极/漏极接触件230上方的氧化物层214中形成凹槽302，上述的描述也类似地适用于在栅极接触件242上方的氧化物层214中形成凹槽302。
举例来说，可以蚀刻介电质206以形成栅极232，且可以蚀刻介电质210以在栅极232上方形成栅极接触件242。在一些实施方式中，沉积机台102可以在介电质206上形成光阻层，曝光机台104可以将光阻层暴露于辐射源以图案化光阻层，显影机台106可以显影和去除光阻层的部分以曝光图案，且蚀刻机台108可以蚀刻介电质206的部分以形成栅极232。在一些实施方式中，在蚀刻机台108蚀刻介电质206之后，光阻去除机台去除光阻层的剩余部分(例如使用化学剥离、等离子体灰化及/或另一种技术)。类似地，沉积机台102可在介电质210上形成光阻，曝光机台104可以将光阻层暴露于辐射源以图案化光阻层，显影机台106可以显影并去除部分光阻层以曝光图案，且蚀刻机台108可以蚀刻介电质210的部分以形成栅极接触件242。在一些实施方式中，在蚀刻机台108蚀刻介电质210之后，光阻去除机台去除光阻层的剩余部分(例如使用化学剥离剂、等离子体灰化剂及/或另一种技术)。
107.干蚀刻工艺在凹槽302中导致氟残留。举例来说，来自干蚀刻工艺的一些等离子体和气态氟结合到包括源极/漏极接触件230的金属而形成金属氟化物。因此，形成具有化学形式m
xfy
的金属氟化物层，其中m是金属，例如co、w或ru。
108.因此，如图3b所示，凹槽302可以经历氧化工艺以从凹槽302去除氟残留。在一些实施方式中，氧化机台提供氧化剂以减少氟残留(例如通过形成蒸发的氟化氧)并且形成薄层的副产物352。举例来说，副产物352可以包括氧化钴(co(oh)2)、氧化钌(ruo2或ruo4)、钨氧化物(例如氧化钨(iii)、氧化钨(iv)、氧化钨(vi)或氧化钨(v)(tungsten pentoxide))及/或另一种氧化物。举例来说，氧化机台可以使用臭氧、氨和过氧化氢的混合物、氨和臭氧的混合物及/或有机氧化剂。在一些实施方式中，可以使用氧化剂的浓度在约5％至约60％的范围。通过选择至少5％(按体积计)的浓度，氧化机台会引起氟残留还原，因为较低的浓度可能无法造成所需的还原量。通过选择不超过60％(按体积计)的浓度，氧化机台防止氧化层214或源极/漏极接触件230中除了副产物352之外不期望的化学物还原。此外，选择浓度不超过60％减少了氧化剂的浪费，因为其效率可能由于浓度超过60％而下降。
109.在一些实施方式中，执行氧化工艺的时间在约1分钟至约5分钟的范围。通过选择至少1分钟，氧化机台会引起氟残留量减少约70％。通过选择不超过5分钟，氧化机台可以节省电力和氧化剂，因为进一步的氧化不会引发氟残留物显著的额外还原(例如5分钟后还原少于30％)。可以在额外微型化(miniaturization)的半导体装置，实现氧化时间少于1分钟，同时仍然能够减少足够量的氟残留。
110.可以使用清洁工艺去除副产物352。举例来说，清洁机台可以使用水(h2o)、过氧化氢(h2o2)及/或另一种溶剂以从凹槽302去除副产物352。在一些实施方式中，执行清洁工艺的时间在大约5分钟至大约10分钟的范围。通过选择至少5分钟，清洁机台去除大部分的副产物352。通过选择不超过10分钟，清洁机台可以节省电力和溶剂，因为进一步清洁不会去除大量额外的副产物352。可以在额外微型化(miniaturization)的半导体装置，实现执行清洁工艺的时间少于5分钟，同时仍然能够去除足够量的副产物352。
111.在清洁工艺期间，由于氧化工艺，更少的氟残留(fluorine residue)残留在凹槽302中。举例来说，氧化工艺导致凹槽302中的金属氟化物还原以产生氟化氧(oxygen fluorides)和蒸发的气态氟，并且将金属留在凹槽302中。氟残留与清洁工艺中使用的溶剂反应形成氢氟酸(例如，凹槽302中的金属氟化物与水或过氧化氢反应以产生气态氧和氟以及氢氟酸)，这导致源极/漏极接触件230不预期的湿蚀刻。因此，氧化工艺减少(或消除)源
极/漏极接触件230不预期的湿蚀刻。
112.如图3c所示，蚀刻机台108使用蚀刻剂，例如氢氟酸，对源极/漏极接触件230执行湿蚀刻，以形成凹槽304。举例来说，蚀刻机台108可以经由凹槽302提供蚀刻剂。在一些实施方式中，蚀刻机台108执行湿蚀刻的时间在大约5分钟至大约15分钟的范围。通过选择至少5分钟，蚀刻机台108可以提供被蚀刻的凹槽304具有并非不显著的(non-insignificant)深度和宽度。蚀刻凹槽304到足够的深度降低了源极/漏极接触件230和导电结构238之间的接触电阻。通过选择不超过15分钟，蚀刻机台108可以使凹槽304不被蚀刻的太深。如果凹槽304太深，则凹槽304可能被蚀刻穿过源极/漏极接触件230，使得硅化物层301被蚀刻剂损坏。作为结果，电流直接从导电结构238流向外延层228，这增加了源极/漏极处的接触电阻。
113.湿蚀刻工艺导致氟残留在凹槽304中。举例来说，来自湿蚀刻工艺中使用的氢氟酸的一些氟与包括源极/漏极接触件230的金属结合，形成金属氟化物，而并非蒸发为气态氟。因此，形成具有化学式为m
xfy
的金属氟化物层，其中m是金属，例如co、w或ru。
114.在一些实施方式中，省略了图3b与清洁工艺有关的描述。举例来说，用于湿蚀刻的蚀刻剂可以溶解在水(h2o)、过氧化氢(h2o2)及/或另一种溶剂的溶液中，使得湿蚀刻工艺既可以去除副产物352又可以形成凹槽304。
115.因此，如图3d所示，凹槽304可以经历氧化工艺以从凹槽304中去除氟残留。在一些实施方式中，氧化机台提供氧化剂以减少氟残留(例如通过形成蒸发的氟化氧(oxygen fluorides))，并且形成薄层的副产物354。举例来说，副产物354可以包括氧化钴(co(oh)2)、氧化钌(ruo2或ruo4)、钨氧化物(例如氧化钨(iii)、氧化钨(iv)、氧化钨(vi)或氧化钨(v)(tungsten pentoxide))及/或另一种氧化物。举例来说，氧化机台可以使用臭氧、氨和过氧化氢的混合物、氨和臭氧的混合物及/或有机氧化剂。在一些实施方式中，使用氧化剂的浓度在约5％至约60％的范围。通过选择至少5％(按体积计)的浓度，氧化机台会引起氟残留的还原，因为较低的浓度可能无法引起还原。通过选择不超过60％(按体积计)的浓度，氧化机台可以防止氧化层214或源极/漏极接触件230中除了副产物354之外不期望的化学物还原。此外，选择浓度不超过60％减少了氧化剂的浪费，因为其效率可能由于浓度超过60％而下降。
116.在一些实施方式中，执行氧化工艺的时间在约1分钟至约5分钟的范围。通过选择至少1分钟，氧化机台会引起氟残留量减少约70％。通过选择不超过5分钟，氧化机台可以节省电力和氧化剂，因为进一步的氧化不会引发氟残留显著的额外还原(例如5分钟后还原少于30％)。
117.在一些实施方式中，使用清洁工艺去除副产物354。举例来说，清洁机台可以使用水(h2o)、过氧化氢(h2o2)及/或另一种溶剂以从凹槽304去除副产物354。在一些实施方式中，执行清洁工艺的时间在大约5分钟至大约10分钟的范围。通过选择至少5分钟，清洁机台去除大部分的副产物354。通过选择不超过10分钟，清洁机台可以节省电力和溶剂，因为进一步清洁不会显著去除额外的副产物354。
118.干蚀刻可以有效去除介电材料，例如氧化层214，而湿蚀刻更有效去除金属，例如源极/漏极接触件230。此外，与湿蚀刻相比，对氧化层214使用干蚀刻对附近材料的损坏更小，因为等离子体是定向的(directional)。另一方面，对源极/漏极接触件230使用湿蚀刻允许形成比凹槽302更宽的凹槽304，因为氢氟酸在氧化层214下方会流动而氟等离子体不
会。
119.在清洁工艺期间，由于氧化工艺，较少的氟残留(fluorine residue)残留在凹槽304中。举例来说，氧化工艺导致凹槽304中的金属氟化物还原以产生氟化氧(oxygen fluorides)和蒸发的气态氟，并且将金属留在凹槽304中。氟残留与清洁工艺中使用的溶剂反应形成氢氟酸(例如，凹槽304中的金属氟化物与水或过氧化氢反应以产生气态氧和氟以及氢氟酸)，这导致源极/漏极接触件230不预期的湿蚀刻。因此，氧化工艺减少(或消除)源极/漏极接触件230不预期的湿蚀刻。
120.如图3e所示，蚀刻机台108可以执行一或多个额外的湿蚀刻工艺以增加凹槽304的宽度及/或深度。氧化机台也可以在每个额外的湿蚀刻工艺之后执行额外的氧化工艺。因此，在每个湿蚀刻工艺期间，由于插入氧化工艺，与之前的湿蚀刻工艺相比，在凹槽304中的氟残留更少。氟残留会与清洁工艺中使用的溶剂反应形成氢氟酸，导致源极/漏极接触件230不预期的湿蚀刻。因此，每个额外的氧化工艺减少了后续在湿蚀刻工艺中对源极/漏极接触件230不预期的湿蚀刻。此外，在一些实施方式中，在每个额外的氧化工艺之后，清洁机台可以执行清洁工艺。在每次清洁工艺中，由于先前的氧化工艺，在凹槽304中的氟残留较少。氟残留会与清洁工艺中使用的溶剂反应形成氢氟酸，导致源极/漏极接触件230不预期的湿蚀刻。因此，每个额外的氧化工艺减少了后续在清洁工艺中对源极/漏极接触件230不预期的湿蚀刻。
121.在一些实施方式中，省略了图3d与清洁工艺有关的描述。举例来说，用于湿蚀刻的蚀刻剂可以溶解在水(h2o)、过氧化氢(h2o2)及/或另一种溶剂的溶液中，使得湿蚀刻工艺既可以去除副产物354又可以增加凹槽304的宽度及/或深度。
122.在一些实施方式中，形成凹槽304可以使用多达15个循环，包括湿蚀刻工艺，接着是氧化工艺(以及可选的清洁工艺)。通过选择多于1个循环，可以形成凹槽304具有足够的深度及/或宽度(例如，如下结合图3f所描述)。将凹槽304蚀刻到足够的深度，降低了源极/漏极接触件230和导电结构238之间的接触电阻。通过选择不超过15个循环，凹槽304不会被蚀刻得太深及/或太宽(例如，如下结合图3f所描述)。如果凹槽304太深或太宽，导电结构238可能具有低的接触电阻，而导致电性短路。
123.尽管本公开的描述是在外延层228上方的源极/漏极接触件230中形成凹槽304，但上述描述类似地适用于在栅极232上方的栅极接触件242中形成凹槽304。
124.如图3f所示，凹槽304可以形成具有宽度和深度308。因为凹槽304是底切的(undercut)，如图3f所示，可以测量宽度306a和306b(不包括凹槽302的宽度310)。在一些实施方式中，深度308与宽度306a和306b的比值在大约1.0至大约1.4的范围。举例来说，宽度306a和306b可以在大约4nm至大约8nm的范围，并且深度308可以在大约6nm至大约9nm的范围。通过选择比值至少为1.0，增加了导电结构238和源极/漏极接触件230之间的表面积，这降低了导电结构238和极/漏极接触件230之间界面处的接触电阻。通过选择比值不超过1.4，凹槽304的深度308保持足够浅以防止在凹槽304的湿蚀刻期间使用的蚀刻剂对硅化物层301造成损坏。因此，硅化物层301可以大致上(例如，小于5％与硅化物层相关的表面积)未被湿蚀刻的酸损坏。此外，凹槽304的深度308足够浅以防止在导电结构238的电性短路。
125.额外或替代地，在一些实施方式中，宽度306a和306b与源极/漏极接触件230的宽度的比值在大约0.02至大约0.3的范围。类似地，在一些实施方式中，深度308与源极/漏极
接触件230的深度的比值在大约0.2至大约0.5的范围。通过分别选择比值为至少0.02和0.2，增加了导电结构238和源极/漏极接触件230之间的表面积，这降低了导电结构238和源极/漏极接触件230之间界面处的接触电阻。通过分别选择比值不超过0.3和0.5，凹槽304的深度308保持足够浅以防止损坏硅化物层301并防止在导电结构238的电性短路。
126.如图3f中进一步所示，可以形成凹槽302具有宽度310和深度312(例如，使用如上所述的干蚀刻)。在一些实施方式中，宽度310与深度312的比值在大约1.0至大约1.6的范围。举例来说，宽度310可以在大约10nm至大约80nm的范围，且深度312可以在大约10nm至大约50nm的范围。通过选择比值为至少1.0，可以形成导电结构238有足够的体积以传导电流进出源极/漏极接触件230。通过选择比值不超过1.6，可以形成导电结构238具有足够的电阻以防止在导电结构238的电性短路。
127.额外或替代地，在一些实施方式中，凹槽304的深度308为凹槽302的宽度310的大约0.25倍至大约0.75倍的范围。举例来说，当宽度310在大约6nm至大约9nm的范围时，深度308和宽度310之间的差异在大约-6nm到大约-9nm的范围。通过选择深度308为宽度310的至少0.25倍，增加了导电结构238和源极/漏极接触件230之间的接触面积，这降低了导电结构238和源极/漏极接触件230之间界面处的接触电阻。通过选择深度308不超过宽度310的0.75倍，可以形成具有足够电阻的导电结构238以防止在导电结构238的电性短路。
128.如图3g所示，凹槽304可以形成为使得凹槽304的顶部与相对于平行于氧化物层214的底表面的轴线的第一曲角314a相关，且凹槽304的底部与相对于上述轴线的第二曲角314b相关。在一些实施方式中，第一曲角314a和第二曲角314b之间的差异在大约10度至大约30度的范围。通过选择差异为至少10度，硅化物层301可以大致上不受来自湿蚀刻的酸的损坏。此外，凹槽304的深度308足够浅以防止在导电结构238的电性短路。通过选择不超过30度的差异，增加了导电结构238和源极/漏极接触件230之间的接触面积，这降低了导电结构238和源极/漏极接触件230之间界面处的接触电阻。
129.导电结构238可以形成在包括凹槽302和凹槽304的凹入部分中，如图3h所示。导电结构238可以包括接触插塞、接触导孔及/或另一导电结构。因此，导电结构可以比接触件230更宽或更窄。沉积机台102可以沉积导电结构238的材料使用化学气相沉积(cvd)技术、物理气相沉积(pvd)技术、原子层沉积(ald)技术或另一种类型的沉积技术，镀膜机台112可以沉积导电结构238的材料使用电镀操作或其组合。在沉积导电结构238之后，平坦化机台110可以平坦化导电结构238。在一些实施方式中，另外沉积导电结构328以延伸超过氧化物层214的顶面。
130.如上所述，提供图3a-3h作为一或多个示例。其他示例可以与关于图3a-3h不同的描述。
131.图4a-4f是本公开描述的示例实施例400的示意图。示例实施例300可以是用于形成导电结构244的示例工艺。上述工艺包括在干蚀刻及/或湿蚀刻之后，使用氧化以减少氟残留。上述氧化减少了源极/漏极接触件238中不预期的湿蚀刻。
132.在一些实施方式中，形成导电结构238在源极/漏极接触件230上，如上述结合图3a-3h。如图4a进一步所示，可以形成蚀刻停止层(esl)216和氧化物层218(也称为“介电层218”)在导电结构238上方。沉积机台102可以沉积蚀刻停止层(esl)216和氧化物层218通过化学气相沉积(cvd)技术、物理气相沉积(pvd)技术、原子层沉积(ald)技术或其他类型的沉
积技术。可以在分别沉积蚀刻停止层(esl)216和氧化层218之后，使用平坦化机台110平坦化蚀刻停止层(esl)216和氧化层218。
133.可以蚀刻氧化物层218以形成开口(导致凹槽302)，使得导电结构238至少部分地露出。举例来说，沉积机台102可以形成光阻层在氧化层218上(或形成在氧化层218上的蚀刻停止层(esl)上，例如蚀刻停止层(esl)220)，曝光机台104可以将光阻层暴露于辐射源以图案化光阻层，显影机台106可以显影和去除光阻层的部分以曝光图案，且蚀刻机台108可以蚀刻氧化层218的部分以形成凹槽302。
134.在一些实施方式中，蚀刻机台108执行干蚀刻使用等离子体(例如氟(f)等离子体)。举例来说，蚀刻机台108可以使用氟的浓度在约10sccm至约80sccm的范围。通过选择氟的流速至少在10sccm，蚀刻机台108可以将凹槽302蚀刻到足够的深度及/或宽度(例如，如上述结合图3f所描述)。将凹槽302蚀刻到足够的深度降低了导电结构238和导电结构244之间的接触电阻。通过选择氟的流速不超过80sccm，蚀刻机台108可以使凹槽302不被蚀刻得太深及/或太宽(例如，如上述结合图3f所描述)。如果凹槽302太深或太宽，导电结构244可能具有低接触电阻，造成电性短路。
135.在一些实施方式中，蚀刻机台108可以执行干蚀刻的时间在约20分钟至约60分钟的范围。通过选择至少20分钟，蚀刻机台108可以将凹槽302蚀刻到足够的深度及/或宽度(例如，如上述结合图3f所描述)。如上所述，将凹槽302蚀刻到足够的深度降低了导电结构238和导电结构244之间的接触电阻。通过选择不超过60分钟，蚀刻机台108可以提供凹槽302不被蚀刻太多深及/或太宽(例如，如上述结合图3f所描述)。如上所述，如果凹槽302太深或太宽，导电结构244可能具有低接触电阻，造成电性短路。
136.在一些实施方式中，在蚀刻机台108蚀刻凹槽302之后，光阻去除机台去除光阻层的剩余部分(例如使用化学剥离、等离子体灰化及/或另一种技术)。虽然本公开描述关于导电结构238上方的氧化层218中形成凹槽302，上述的描述也类似地适用于在导电结构244上方的氧化层222中形成凹槽302。举例来说，可以如本公开所述形成导电结构244，并且可以类似地形成导电结构248在导电结构244上方。
137.干蚀刻工艺会在凹槽302中导致氟残留。因此如图4b所示，凹槽302可以经历氧化工艺以从凹槽302去除氟残留。在一些实施方式中，氧化机台提供氧化剂以减少氟残留(例如通过形成蒸发的氟化氧)并且形成薄层的副产物402。举例来说，副产物402可以包括氧化钴(co(oh)2)、氧化钌(ruo2或ruo4)、钨氧化物(例如氧化钨(iii)、氧化钨(iv)、氧化钨(vi)或氧化钨(v)(tungsten pentoxide))及/或另一种氧化物。举例来说，氧化机台可以使用臭氧、氨和过氧化氢的混合物、氨和臭氧的混合物及/或有机氧化剂。在一些实施方式中，可以使用氧化剂的浓度在约5％至约60％的范围。通过选择至少5％(按体积计)的浓度，氧化机台会引起氟残留还原，因为较低的浓度可能无法造成还原。通过选择不超过60％(按体积计)的浓度，氧化机台防止氧化层218或接触插塞238中除了副产物402之外不期望的化学物还原。此外，选择浓度不超过60％减少了氧化剂的浪费，因为其效率可能由于浓度超过60％而下降。
138.在一些实施方式中，执行氧化工艺的时间在约1分钟至约5分钟的范围。通过选择至少1分钟，氧化机台会引起氟残留量减少约70％。通过选择不超过5分钟，氧化机台可以节省电力和氧化剂，因为进一步的氧化不会引发氟残留物显著的额外还原(例如5分钟后还原
少于30％)。
139.可以使用清洁工艺去除副产物402。举例来说，清洁机台可以使用水(h2o)、过氧化氢(h2o2)及/或另一种溶剂以从凹槽302去除副产物402。在一些实施方式中，执行清洁工艺的时间在大约5分钟至大约10分钟的范围。通过选择至少5分钟，清洁机台去除大部分的副产物402。通过选择不超过10分钟，清洁机台可以节省电力和溶剂，因为进一步清洁不会去除大量额外的副产物402。
140.在清洁工艺期间，由于氧化工艺，更少的氟残留(fluorine residue)残留在凹槽302中。氟残留与清洁工艺中使用的溶剂反应形成氢氟酸，这造成导电结构238不预期的湿蚀刻。因此，氧化工艺减少导电结构238不预期的湿蚀刻。
141.如图4c所示，蚀刻机台108使用蚀刻剂，例如氢氟酸，对导电结构238执行湿蚀刻。举例来说，蚀刻机台108可以经由凹槽302提供蚀刻剂。在一些实施方式中，蚀刻机台108执行湿蚀刻的时间在大约5分钟至大约15分钟的范围。通过选择至少5分钟，蚀刻机台108可以提供被蚀刻的凹槽304具有并非不显著的(non-insignificant)深度和宽度。蚀刻凹槽304到足够的深度降低了导电结构238和导电结构244之间的接触电阻。通过选择不超过15分钟，蚀刻机台108可以使凹槽304不被蚀刻的太深。如果凹槽304太深，则源极/漏极接触件230可能被蚀刻剂损坏，这可能造成电性短路。
142.在一些实施方式中，省略了图4b与清洁工艺有关的描述。举例来说，用于湿蚀刻的蚀刻剂可以溶解在水(h2o)、过氧化氢(h2o2)及/或另一种溶剂的溶液中，使得湿蚀刻工艺既可以去除副产物402又可以形成凹槽304。
143.湿蚀刻工艺在凹槽304中导致氟残留。因此，如图4d所示，凹槽304可以经历氧化工艺以从凹槽304中去除氟残留。在一些实施方式中，氧化机台提供氧化剂以减少氟残留，并且形成薄层的副产物404。举例来说，副产物404可以包括氧化钴(co(oh)2)、氧化钌(ruo2或ruo4)、钨氧化物(例如氧化钨(iii)、氧化钨(iv)、氧化钨(vi)或氧化钨(v)(tungsten pentoxide))及/或另一种氧化物。举例来说，氧化机台可以使用臭氧、氨和过氧化氢的混合物、氨和臭氧的混合物及/或有机氧化剂。在一些实施方式中，使用氧化剂的浓度在约5％至约60％的范围。通过选择至少5％(按体积计)的浓度，氧化机台会引起氟残留的还原，因为较低的浓度可能无法造成还原。通过选择不超过60％(按体积计)的浓度，氧化机台可以防止氧化层218或导电结构238中除了副产物404之外不期望的化学物还原。此外，选择浓度不超过60％减少了氧化剂的浪费，因为其效率可能由于浓度超过60％而下降。
144.在一些实施方式中，执行氧化工艺的时间在约1分钟至约5分钟的范围。通过选择至少1分钟，氧化机台会引起氟残留量减少约70％。通过选择不超过5分钟，氧化机台可以节省电力和氧化剂，因为进一步的氧化不会引发氟残留显著的额外还原(例如5分钟后还原少于30％)。
145.在一些实施方式中，使用清洁工艺去除副产物404。举例来说，清洁机台可以使用水(h2o)、过氧化氢(h2o2)及/或另一种溶剂以从凹槽304去除副产物404。在一些实施方式中，执行清洁工艺的时间在大约5分钟至大约10分钟的范围。通过选择至少5分钟，清洁机台去除大部分的副产物404。通过选择不超过10分钟，清洁机台可以节省电力和溶剂，因为进一步清洁不会显著去除额外的副产物404。
146.在清洁工艺期间，由于氧化工艺，较少的氟残留(fluorine residue)残留在凹槽
304中。氟残留与清洁工艺中使用的溶剂反应形成氢氟酸，这导致接触插塞238不预期的湿蚀刻。因此，氧化工艺减少接触插塞238不预期的湿蚀刻。
147.如图4e所示，蚀刻机台108可以执行一或多个额外的湿蚀刻工艺以增加凹槽304的宽度及/或深度。氧化机台也可以在每个额外的湿蚀刻工艺之后执行额外的氧化工艺。因此，在每个湿蚀刻工艺期间，由于插入氧化工艺，与之前的湿蚀刻工艺相比，在凹槽304中的氟残留更少。氟残留会与清洁工艺中使用的溶剂反应形成氢氟酸，导致导电结构238不预期的湿蚀刻。因此，每个额外的氧化工艺减少了后续在湿蚀刻工艺中对导电结构238不预期的湿蚀刻。此外，在一些实施方式中，在每个额外的氧化工艺之后，清洁机台可以执行清洁工艺。在每次清洁工艺中，由于先前的氧化工艺，在凹槽304中的氟残留较少。氟残留会与清洁工艺中使用的溶剂反应形成氢氟酸，导致导电结构238不预期的湿蚀刻。因此，每个额外的氧化工艺减少了后续在清洁工艺中对导电结构238不预期的湿蚀刻。
148.在一些实施方式中，省略了图4d与清洁工艺有关的描述。举例来说，用于湿蚀刻的蚀刻剂可以溶解在水(h2o)、过氧化氢(h2o2)及/或另一种溶剂的溶液中，使得湿蚀刻工艺既可以去除副产物404又可以增加凹槽304的宽度及/或深度。
149.在一些实施方式中，形成凹槽304可以使用多达15个循环，包括湿蚀刻工艺，接着是氧化工艺(以及可选的清洁工艺)。通过选择多于1个循环，可以形成凹槽304具有足够的深度及/或宽度(例如，如上述结合图3f)。将凹槽304蚀刻到足够的深度，降低了导电结构238和导电结构244之间的接触电阻。通过选择不超过15个循环，凹槽304不会被蚀刻得太深及/或太宽(例如，如上述结合图3f)。如果凹槽304太深或太宽，导电结构244可能具有低的接触电阻，而造成电性短路。
150.尽管本公开的描述是在源极/漏极接触件230上方的导电结构238中形成凹槽304，但上述描述类似地适用于在导电结构238上方的导电结构244中形成凹槽304。
151.可以形成导电结构244在包括凹槽302和凹槽304的凹入部分中，如图4f所示。导电结构244可以包括导孔、金属化层及/或另一导电结构。因此，导电结构可以比导电结构238更宽或更窄。沉积机台102可以沉积导电结构244的材料使用化学气相沉积(cvd)技术、物理气相沉积(pvd)技术、原子层沉积(ald)技术或另一种类型的沉积技术，镀膜机台112可以沉积导电结构244的材料使用电镀操作或其组合。在沉积导电结构244之后，平坦化机台110可以平坦化导电结构244。在一些实施方式中，另外沉积导电结构244以延伸超过氧化物层218的顶面。
152.如上所述，提供图4a-4f作为一或多个示例。其他示例可以与关于图4a-4f不同的描述。
153.图5是本公开描述的示例只读存储器(read-only memory,rom)装置500的示意图。如图5所示，只读存储器装置500包括主动区502(例如形成在鳍片上)以及形成在主动区502上的栅极504。每个栅极504可延伸至多个只读存储器晶胞(rom cell)。
154.在一些实施方式中，只读存储器装置500还包括形成在隔离部件(例如浅沟槽隔离(shallow trench isolation,sti)结构、间隔物及/或其他隔离结构)上的虚设栅极506，以提供图案均匀性，增强制造品质及/或装置性能改善。虚设栅极506类似于栅极504，每个虚设栅极506都可以包括栅极电极(例如，类似于栅极232)。
155.如图5进一步所示，只读存储器装置500包括漏极接触件508(例如，沉积在类似于
外延层228的漏极区上)和源极接触件510(例如，沉积在类似于外延层228的源极区上)。
156.只读存储器装置500包括只读存储器晶胞(rom cell)阵列。举例来说，只读存储器晶胞(rom cell)511为一示例只读存储器晶胞，包括至少一个源极接触件508和至少一个漏极接触件510。在一些实施方式中，通过提供源极接触件508，只读存储器晶胞511被编码为逻辑状态“1”。作为替代方式，通过避免形成源极接触件508，只读存储器晶胞511被编码为逻辑状态“0”。因此，在图5中，阵列中的只读存储器晶胞的子集(subset)包括源极接触件508。因此，根据只读存储器(rom)编码源，设计用于只读存储器装置500的接触图案或接触遮罩(掩膜)。
157.如图5进一步所示，只读存储器装置500还包括耦合到各个接触件的金属线。在一些实施方式中，只读存储器装置500包括平行配置的金属线512a、512b、512c和512d。在一示例中，金属线512a至512d是电源线并且直接连接到源极接触件510。因此，被编码为逻辑状态“1”的只读存储器晶胞的源极电性耦合到电源。在一些实施方式中，只读存储器装置500还包括连接到漏极接触件508的金属线514。因此，只读存储器晶胞的漏极电性耦合到地。
158.只读存储器装置500可以电性连接到只读存储器装置500的后段工艺(beol)的金属化堆叠(未示出)。因此，导电结构可以形成在栅极504上(或在栅极接触件上，例如形成在栅极上的栅极接触件242)、漏极接触件508上及/或源极接触件510上。可以如本公开所述形成导电结构，以分别增加导电结构和栅极504、漏极接触件508或源极接触件510之间的接触面积。增加接触面积分别降低了导电结构与栅极504、漏极接触件508或源极接触件510之间的界面处的接触电阻。此外，可以如本公开所述分别形成导电结构以避免在湿蚀刻工艺期间损坏栅极504、漏极接触件508或源极接触件510下方的硅化物层。此外，因为避免了分别对栅极504、漏极接触件508或源极接触件510不预期的湿蚀刻，所以如本公开所述形成的导电结构，增加了导电结构之间的尺寸和形状的均匀性。增加的均匀性减少了缺陷的只读存储器(rom)晶胞的数量，这减少了制造材料的浪费，并且由于较低的缺陷率，只需要更少的只读存储器(rom)晶胞，允许减少只读存储器装置500的芯片尺寸。
159.额外或替代地，可以形成后段工艺(beol)的金属化堆叠的一或多个元件(例如，类似导电结构244及/或248)如本公开所述，以增加后段工艺(beol)元件和中段工艺(meol)的导电结构之间的接触面积。增加接触面积会降低后段工艺(beol)元件和导电结构之间界面处的接触电阻。此外，可以形成后段工艺(beol)元件如本公开所述，以避免在湿蚀刻工艺期间损坏导电结构下方的层。此外，因为避免了导电结构不预期的湿蚀刻，所以形成后段工艺(beol)元件如本公开所述，增加了后段工艺(beol)元件之间的尺寸和形状的均匀性。增加的均匀性减少了只读存储器(rom)晶胞的数量，这减少了制造材料的浪费，并且由于较低的缺陷率，只需要更少的只读存储器(rom)晶胞，允许减少只读存储器装置500的芯片尺寸。
160.后段工艺(beol)的金属化堆叠可以将只读存储器装置500电性连接到控制电路，上述控制电路可以从只读存储器装置500读取数据。
161.提供图5所示的只读存储器(rom)晶胞的数量和排列作为一或多个示例。实际应用上，可以有额外的只读存储器(rom)晶胞、更少的只读存储器(rom)晶胞或不同于图5中所示排列的只读存储器(rom)晶胞。
162.图6是本公开描述的示例随机存取存储器装置600的示意图。上述随机存取存储器装置600包括态随机存取存储器(sram)晶胞。
163.如图6所示，静态随机存取存储器(sram)晶胞包括互连，例如金属线602、604和606。在一些实施方式中，金属线602是电源线，耦合到相对于漏极接触件614、616的源触接触件。金属线604耦合到漏极接触件614，且金属线606耦合到漏极接触件616。额外或替代地，静态随机存取存储器(sram)晶胞包括互连，例如金属线608、610和612。在一些实施方式中，金属线608耦合到栅极626、628、630和632，金属线610是电源线，耦合到源极接触件618和620，且金属线612是电源线，耦合到源极接触件622和624。
164.在一些实施方式中，通过向金属线604和接地金属线606施加电压，静态随机存取存储器(sram)晶胞被编码为逻辑状态“1”。作为替代方式，通过向金属线606和接地金属线604施加电压，静态随机存取存储器(sram)晶胞被编码为逻辑状态“0”。可以使用金属线608读取存储的逻辑状态。举例来说，读取存储的逻辑状态可以使用下拉(pull down)操作，利用金属线604和606以及金属线608。
165.随机存取存储器装置600可以电性连接到随机存取存储器装置600的后段工艺(beol)的金属化堆叠(未示出)。因此，可以形成导电结构在栅极626、628、630和632上(或形成在栅极上的栅极接触件(例如栅极接触件242))、漏极接触件614和616上及/或源极接触件622和624上。可以如本公开所述形成导电结构以增加导电结构和栅极、漏极接触件及/或源极接触件之间的接触面积。增加接触面积降低了导电结构与栅极、漏极接触件及/或源极接触件之间的界面处的接触电阻。此外，可以如本公开所述形成导电结构以避免在湿蚀刻工艺期间损坏栅极、漏极接触件及/或源极接触件下方的硅化物层。此外，因为避免了对栅极、漏极接触件及/或源极接触件不预期的湿蚀刻，所以如本公开所述形成的导电结构，增加了导电结构之间的尺寸和形状的均匀性。增加的均匀性减少了缺陷的静态随机存取存储器(sram)晶胞的数量，这减少了制造材料的浪费并且，由于较低的缺陷率，只需要更少的静态随机存取存储器(sram)晶胞，允许减少随机存取存储器装置600的芯片尺寸。
166.额外或替代地，可以形成后段工艺(beol)的金属化堆叠的一或多个元件(例如，类似导电结构244及/或248)如本公开所述，以增加后段工艺(beol)元件和中段工艺(meol)的导电结构之间的接触面积。增加接触面积会降低后段工艺(beol)元件和导电结构之间界面处的接触电阻。此外，可以形成后段工艺(beol)元件如本公开所述，以避免在湿蚀刻工艺期间损坏导电结构下方的层。此外，因为避免了导电结构不预期的湿蚀刻，所以形成后段工艺(beol)元件如本公开所述，增加了后段工艺(beol)元件之间的尺寸和形状的均匀性。增加的均匀性减少了静态随机存取存储器(sram)晶胞的数量，这减少了制造材料的浪费，并且由于较低的缺陷率，只需要更少的静态随机存取存储器(sram)晶胞，允许减少随机存取存储器装置600的芯片尺寸。
167.后段工艺(beol)的金属化堆叠可以将随机存取存储器装置600电性连接到可以用于向随机存取存储器装置600写入数据和读取数据的控制电路。
168.提供图6所示的静态随机存取存储器(sram)晶胞的数量和排列作为一或多个示例。实际应用上，可以有额外的晶胞或不同于图6中所示的晶胞排列。
169.图7是装置700的示例元件的示意图。在一些实施方式中，半导体工艺机台102-114及/或芯片/晶粒传输机台116中的一或多个可以包括一或多个装置700及/或装置700的一或多个元件。如图7所示，装置700可以包括总线(bus)710、处理器720、存储器730、存储元件740、输入元件750、输出元件760和通信元件770。
170.总线710包括能够在装置700的部件之间进行有线及/或无线通信的元件。处理器720包括中央处理单元、图形处理单元、微处理器、控制器、微控制器、数字信号处理器、现场可程序闸阵列(field-programmable gate array,fpga)、特殊应用集成电路(application-specific integrated circuit,asic)及/或其他类型的处理元件。处理器720以硬件或硬件和软件的组合实现。在一些实施方式中，处理器720包括能够可程序化以执行功能的一或多个处理器。存储器730包括随机存取存储器、只读存储器及/或另一种类型的存储器(例如快闪存储器、磁存储器及/或光学存储器)。
171.存储元件740存储关于装置700的操作的信息和软件。举例来说，存储元件740可以包括硬盘驱动装置(hard disk drive,hdd)、磁性碟驱动装置(magnetic disk drive)、光盘驱动装置(optical disk drive)、固态硬盘驱动装置(solid state disk drive,ssd)、光盘(compact disc,cd)、数字多功能影音光盘(digital versatile visc,dvd)及/或另一种类型的非暂时性计算机可读的媒体(non-transitory computer-readable medium)。输入元件750使装置700能够接收输入，例如使用者输入(user input)及/或感测输入(sensed input)。举例来说，输入元件750可以包括触摸屏幕、键盘、键板(keypad)、鼠标、按钮、麦克风、开关、感测器、全球定位系统(global positioning system,gps)组件、加速计(accelerometer)、陀螺仪(gyroscope)及/或致动器(actuator)。输出元件760使装置700能够提供输出，例如经由显示器、扬声器和/或一或多个发光二极管。通信元件770使装置700能够与其他装置通信，例如通过有线连接及/或无线连接。举例来说，通信元件770可以包括接收器、发送器、收发器、调制解调器、网络接口卡(network interface card,nic)及/或天线。
172.装置700可以执行本公开描述的一或多个工艺。举例来说，非暂时性计算机可读的媒体(non-transitory computer-readable medium)(例如存储器730及/或存储元件740)可以存储一组指令(例如一或多个指令、代码、软件码及/或程序码)以供处理器720执行。处理器720可以执行一组指令以执行本公开描述的一或多个工艺。在一些实施方式中，由一或多个处理器720执行的一组指令，导致一或多个处理器720及/或装置700执行本公开描述的一或多个工艺。在一些实施方式中，可以使用硬布线电路(hard-wired circuitry)来代替(或结合)软件指令来实行本公开的一或多个工艺。因此，本公开描述的实施方式不限于硬件电路和软件的任何特定组合。
173.提供图7中所示的组件的数量和排列作为一示例。相较于图7所示，装置700可以包括额外的元件、更少的元件、不同的元件或不同排列的元件。额外或替代地，装置700的一组元件(例如一或多个元件)可以执行一或多个功能可以描述为装置700的另一组元件所执行。
174.图8是与氧化相关以减少干蚀刻残留物的示例工艺800的流程图。在一些实施方式中，图8的一或多个工艺方框可以由一或多个半导体工艺机台(例如，半导体工艺机台102-114中的一或多个)执行。额外或替代地，图8的一或多个工艺方框可以由装置700的一或多个元件执行，例如处理器720、存储器730、存储元件740、输入元件750、输出元件760及/或通信元件770。
175.如图8所示，工艺800可以包括执行干蚀刻工艺以在源极/漏极接触件上方的氧化层内形成凹槽(方框810)。举例来说，一或多个半导体工艺机台102-114可以执行干蚀刻工
艺以在源极/漏极接触件230上方的氧化物层214内形成凹槽302，如本公开所述。在一些实施方式中，干蚀刻工艺导致氟残留存在于凹槽中。
176.如图8进一步所示，工艺800可以包括在干蚀刻工艺之后执行的氧化工艺以从凹槽去除氟残留(方框820)。举例来说，一或多个半导体工艺机台102-114可以在干蚀刻工艺之后执行氧化工艺以从凹槽302去除氟残留，如本公开所述。
177.如图8进一步所示，工艺800可以包括在从凹槽去除氟残留之后，使用溶剂对凹槽执行清洁工艺(方框830)。举例来说，一或多个半导体工艺机台102-114可以在从凹槽302去除氟残留物之后，使用溶剂对凹槽302执行清洁工艺，如本公开所述。
178.如图8进一步所示，工艺800可以包括在执行清洁工艺之后，在凹槽内形成导电结构(方框840)。举例来说，一或多个半导体工艺机台102-114可以在执行清洁工艺之后，在凹槽302内形成导电结构238，如本公开所述。
179.工艺800可以包括额外的实施方式，例如下面的描述及/或结合本公开别处描述的一或多个其他工艺的任何单一实施方式或任何组合的实施方式。
180.在第一实施方式中，执行干蚀刻工艺使用氟的浓度在大约10sccm至大约80sccm的范围，且持续时间在大约20分钟至大约60分钟的范围。在第二实施方式中，单独或结合第一实施方式，执行清洁工艺使用水、过氧化氢或其组合，且持续时间在大约5分钟至大约10分钟的范围。
181.在第三实施方式中，单独或与一或多个第一和第二实施方式结合，执行氧化工艺的时间在约1分钟至约5分钟的范围。在第四实施方式中，单独或与一或多个第一至第三实施方式结合，执行氧化工艺使用选自臭氧、氨和过氧化氢混合物、氨和臭氧混合物或有机氧化的氧化剂。使用氧化剂的浓度在约5％至约60％的范围。
182.尽管图8示出了工艺800的示例方框，在一些实施方式中，相较于图8所描绘的，工艺800可以包括额外的方框、更少的方框、不同的方框或不同排列的方框。额外或替代地，可以并行(in parallel)执行二或多个工艺800的方框。
183.图9是与氧化相关以减少湿蚀刻残留物的示例工艺900的流程图。在一些实施方式中，图9的一或多个工艺方框可以由一或多个半导体工艺机台(例如，一或多个半导体工艺机台102-114)执行。额外或替代地，图9的一或多个工艺方框可以由装置700的一或多个元件执行，例如处理器720、存储器730、存储元件740、输入元件750、输出元件760及/或通信元件770。
184.如图9所示，工艺900可以包括执行第一湿蚀刻工艺以在氧化物层和外延层之间的源极/漏极接触件内形成凹槽(方框910)。举例来说，一或多个半导体工艺机台102-114可以执行第一湿蚀刻工艺以在源极/漏极接触件230内形成凹槽304，上述凹槽位于氧化物层214和外延层228之间，如本公开所述。在一些实施方式中，第一湿蚀刻工艺在凹槽中导致氟残留。
185.如图9进一步所示，工艺900可以包括执行第一氧化工艺以从凹槽去除氟残留(方框920)。举例来说，一或多个半导体工艺机台102-114可以执行第一氧化工艺以从凹槽去除氟残留，如本公开所述。
186.如图9进一步所示，工艺900可以包括在从凹槽去除氟残留之后，执行第二湿蚀刻工艺以增加凹槽的深度和宽度(方框930)。举例来说，一或多个半导体工艺机台102-114可
以在从凹槽304去除氟残留之后，执行第二湿蚀刻工艺以增加凹槽304的深度和宽度，如本公开所述。在一些实施方式中，第二湿蚀刻工艺在凹槽中导致额外的氟残留。
187.如图9进一步所示，工艺900可以包括执行第二氧化工艺，以从凹槽去除额外的氟残留(方框940)。举例来说，一或多个半导体工艺机台102-114可以执行第二氧化工艺以从凹槽304去除额外的氟残留，如本公开所述。
188.如图9进一步所示，工艺900可包括在从凹槽去除额外的氟残留之后，使用溶剂对凹槽执行清洁工艺(方框950)。举例来说，一或多个半导体工艺机台102-114可以在从凹槽去除额外的氟残留物之后，使用溶剂对凹槽304执行清洁工艺，如本公开所述。
189.如图9进一步所示，工艺900可以包括在清洁工艺之后，在凹槽内形成导电结构(方框960)。举例来说，一或多个半导体工艺机台102-114可以在清洁工艺之后，在凹槽304内形成导电结构238，如上所述。
190.工艺900可以包括额外的实施方式，例如下面的描述及/或结合本公开别处描述的一或多个其他工艺的任何单一实施方式或任何组合的实施方式。
191.在第一实施方式中，执行第一湿蚀刻工艺使用氢氟酸并且持续的时间在大约5分钟至大约15分钟的范围。在第二实施方式中，单独或结合第一实施方式，工艺900还包括在第一氧化工艺之后、在第二湿蚀刻工艺之前，对凹槽304执行额外的清洁工艺。
192.在第三实施方式中，单独或与一或多个第一和第二实施方式结合，工艺900还包括执行干蚀刻工艺以在氧化层214内形成凹槽302，且第一湿蚀刻工艺的执行是通过经由凹槽302提供蚀刻剂以接触源极/漏极接触件230。在第四实施方式中，单独或与一或多个第一至第三实施方式结合，干蚀刻工艺在凹槽302中导致氟残留物，且工艺900进一步包括在执行第一湿蚀刻工艺之前，执行额外的氧化工艺以从凹槽302去除氟残留。
193.在第五实施方式中，单独或与一或多个第一至第四实施方式结合，工艺900还包括执行第三湿蚀刻工艺以进一步增加凹槽304的深度和宽度，其中第三湿蚀刻工艺在凹槽304中导致更多的氟残留，且在第三湿蚀刻工艺之后，执行第三氧化工艺以从凹槽304中去除更多的氟残留。在第六实施方式中，单独或与一或多个第一至第五实施方式结合，工艺900还包括在第二氧化工艺之后、第三湿蚀刻工艺之前，对凹槽304执行额外的清洁工艺。
194.尽管图9示出了工艺900的示例方框，在一些实施方式中，相较于图9所描绘的，工艺900可以包括额外的方框、更少的方框、不同的方框或不同排列的方框。额外或替代地，可以并行执行二或多个工艺900的方框。
195.以此方式，本公开描述的一些实施方式降低了导电结构的接触电阻。在一些实施方式中，形成导电结构在源极/漏极接触件的凹入部分内，其深度与宽度之比在大约1.0至大约1.4的范围。上述比值改进对应通道的性能，通过提供足够大的栅极阈值电压(threshold voltage)，使得在预期时开启栅极，并且通过提供足够大的最大电压使得栅极在正常操作期间不受损。
196.在一些实施方式中，在干蚀刻源极/漏极接触件上方的氧化物层之后、在清洁(例如，使用水、过氧化氢或其他溶剂)之前，氧化氟(例如，使用臭氧及/或其他氧化剂)。因此，在清洁期间形成较少的氢氟酸，这减少了源极/漏极接触件不预期的湿蚀刻。这允许形成具有上述深宽比的凹入部分，并且防止可能由过量氢氟酸引起对源极/漏极接触件下方的硅化物层的损坏。额外或替代地，在一些实施方式中，使用多个湿蚀刻工艺形成凹入部分，并
且在湿蚀刻工艺之间氧化(例如，使用臭氧及/或另一种氧化剂)任何的氟残留。因此，每个湿蚀刻工艺的时间可以更短且腐蚀性可以更小，这允许更好地控制凹入部分的尺寸。此外，在湿蚀刻工艺之间的清洁工艺期间可以形成更少的氢氟酸，这减少了工艺之间对源极/漏极的蚀刻。这也允许形成具有上述深宽比的凹入部分，并且防止可能由过量氢氟酸引起对硅化物层的损坏。
197.如上面更详细地描述，本公开描述的一些实施方式提供了一种方法。上述方法包括执行干蚀刻工艺以在源极/漏极接触件上方的氧化层中形成凹槽，其中干蚀刻工艺在凹槽中导致氟残留。上述方法还包括在干蚀刻工艺之后，执行氧化工艺以去除凹槽中的氟残留。上述方法还包括在去除凹槽中的氟残留之后，使用溶剂对凹槽执行清洁工艺。上述方法还包括在执行清洁工艺之后，在凹槽中形成导电结构。在一些实施例中，凹槽中的氟残留包括金属氟化物，且氧化工艺使金属氟化物与氧反应形成氧化氟。在一些实施例中，执行清洁工艺使用水、过氧化氢或其组合，且持续大约5分钟至大约10分钟的范围。在一些实施例中，执行氧化工艺大约1分钟至大约5分钟的范围。在一些实施例中，氧化工艺使用选自臭氧、氨-过氧化物混合物(ammonia and hydrogen peroxide mixture)、氨-臭氧混合物或有机氧化剂，且有机氧化剂的浓度在大约5％至大约60％的范围。
198.如上面更详细地描述，本公开描述的一些实施方式提供了一种半导体装置。上述半导体装置包括源极/漏极接触件，形成在外延层上。上述半导体装置还包括氧化层，形成在源极/漏极接触件上。上述半导体装置还包括导电结构，形成在源极/漏极接触件的凹入部分，其中凹入部分具有深度和宽度，且深度与宽度的比值在大约1.0至大约1.4的范围。在一些实施例中，导电结构进一步延伸穿过氧化层中的额外凹入部分。在一些实施例中，额外凹入部分具有深度和宽度，且深度与宽度的比值在大约1.0至大约1.6的范围。在一些实施例中，凹入部分的顶部与相对于平行氧化层的底表面的轴线的第一曲角相关，凹入部分的底部与相对于轴线的第二曲角相关，且第一曲角与第二曲角的差值在大约10度至大约30度之间。在一些实施例中，源极/漏极接触件选自钴、钨或钌。在一些实施例中，上述半导体装置还包括硅化物层，形成在大致上未被酸损坏的外延层上方。在一些实施例中，接触插塞连接源极/漏极接触件到后段工艺区。在一些实施例中，该半导体结构包含在只读存储器或随机存取存储器之中。
199.如上面更详细地描述，本公开描述的一些实施方式提供了一种方法。上述方法包括执行第一湿蚀刻工艺以在氧化层和外延层之间的源极/漏极接触件中形成凹槽，其中第一湿蚀刻工艺在凹槽中导致氟残留。上述方法还包括执行第一氧化工艺以去除凹槽中的氟残留。上述方法还包括在去除凹槽中的氟残留之后，执行第二湿蚀刻工艺以增加凹槽的深度和宽度，其中第二湿蚀刻工艺在凹槽中导致额外的氟残留。上述方法还包括执行第二氧化工艺以去除凹槽中额外的氟残留。上述方法还包括在去除凹槽中额外的氟残留之后，使用溶剂对凹槽执行一清洁工艺。上述方法还包括在清洁工艺之后，在凹槽中形成一导电结构。在一些实施例中，凹槽中的氟残留和额外的氟残留包括金属氟化物，且第一氧化工艺和第二氧化工艺使金属氟化物与氧反应形成氧化氟。在一些实施例中，上述方法还包括：在第一氧化工艺之后、第二湿蚀刻工艺之前，对凹槽执行额外的清洁工艺。在一些实施例中，上述方法还包括：执行干蚀刻工艺，以在氧化层中形成开口，其中第一湿蚀刻工艺的执行是经由开口提供蚀刻剂以接触源极/漏极接触件。在一些示例中，干刻蚀工艺在开口导致氟残
留，且上述方法还包括在执行第一湿蚀刻工艺之前，执行额外的氧化工艺以从开口去除氟残留。在一些实施例中，上述方法还包括：执行第三湿蚀刻工艺以进一步增加凹槽的深度和宽度，第三湿蚀刻工艺导致凹槽中更多的氟残留；且在第三湿蚀刻工艺之后，执行第三氧化工艺以从凹槽中去除更多的氟残留。在一些实施例中，上述方法还包括：在第二氧化工艺之后、第三湿蚀刻工艺之前，对凹槽执行额外的清洁工艺。
200.以上概述数个实施例的特征，以使本发明所属技术领域中技术人员可以更加理解本发明实施例的观点。本发明所属技术领域中技术人员应理解，可轻易地以本发明实施例为基础，设计或修改其他工艺和结构，以达到与在此介绍的实施例相同的目的及/或优势。在本发明所属技术领域中技术人员也应理解，此类等效的工艺和结构并无悖离本发明的构思与范围，且可在不违背本发明的构思和范围下，做各式各样的改变、取代和替换。因此，本发明的保护范围当视权利要求所界定为准。