一种片上电感及其制作方法与流程

1.本技术涉及半导体技术领域，尤其涉及一种片上电感及其制作方法。


背景技术：

2.片上电感是集成电路的基础元件，能够实现电能到磁能的转换与存储，被广泛应用于低噪声放大器、压控振荡器、混频器、滤波器等各类前端模块中，成为了集成电路的重要组成元件。
3.然而，通常情况下，现有片上电感的磁通方向垂直于芯片衬底表面，使得芯片衬底会在片上电感所产生的电感磁场作用下产生感应电流，并使得芯片衬底会在该感应电流的作用下产生磁场，由于该磁场将会抵消片上电感所产生的部分磁场，会使得片上电感所产生的磁场能量发生较大损耗，从而降低现有片上电感的储能，使得现有片上电感的q值较小，影响现有片上电感的工作性能。因此，提供一种具有较高q值的片上电感，成为了本领域技术人员的研究重点。


技术实现要素：

4.为解决上述技术问题，本技术实施例提供了一种片上电感，该片上电感具有较高的q值，从而有助于改善所述片上电感的工作性能。
5.为解决上述问题，本技术实施例提供了如下技术方案：
6.一种片上电感，该片上电感包括：
7.上层载板，所述上层载板第一表面具有沿第一方向依次排布的第一凸点组和第二凸点组，所述第一凸点组包括沿第二方向依次排布的n个第一凸点，所述第二凸点组包括沿所述第二方向依次排布的n个第二凸点，所述第一方向和所述第二方向均平行于所述上层载板第一表面，且所述第一方向与所述第二方向垂直；
8.所述上层载板第一表面还具有n条第一金属线，第i条第一金属线一端与第i个第一凸点相连，另一端与第i个第二凸点相连，0《i≤n；
9.下层载板，所述下层载板第二表面与所述第一载板第一表面相对，所述下层载板第二表面具有第二金属线、第三金属线以及n-1条第四金属线，其中，所述第二金属线与第n个第一凸点相连，所述第三金属线与第1个第二凸点相连，第m条第四金属线一端与第m个第一凸点相连，另一端与第m+1个第二凸点相连，0《m≤n-1。
10.可选的，所述上层载板为集成电路板，所述下层载板也为集成电路板，所述片上电感还包括：
11.第一钝化层，所述第一钝化层覆盖所述上层载板第一表面，所述第一凸点组、所述第二凸点组以及所述第一金属线位于所述第一钝化层背离所述上层载板第一表面的一侧；
12.第二钝化层，所述第二钝化层覆盖所述下层载板第二表面，所述第二金属线、所述第三金属线以及所述第四金属线位于所述第二钝化层背离所述下层载板第二表面的一侧。
13.可选的，所述上层载板为集成电路板，所述下层载板为印刷电路板，所述片上电感
还包括：
14.第三钝化层，所述第三钝化层覆盖所述上层载板第一表面，所述第一凸点组、所述第二凸点组以及所述第一金属线位于所述第一钝化层背离所述上层载板第一表面的一侧。
15.可选的，所述第一凸点的材料为铜，所述第二凸点的材料为铜。
16.可选的，所述第一凸点包括沿背离所述上层载板第一表面一侧依次层叠的第一子结构和第二子结构，其中，所述第一子结构的材料为铜，所述第二子结构的材料为锡；
17.所述第二凸点包括沿背离所述上层载板第一表面一侧依次层叠的第三子结构和第四子结构，其中，所述第三子结构的材料为铜，所述第四子结构的材料为锡。
18.相应的，本技术还提供了一种片上电感的制作方法，该制作方法包括：
19.提供一上层载板，在所述上层载板第一表面形成沿第一方向依次排布的第一凸点组和第二凸点组，所述第一凸点组包括沿第二方向依次排布的n个第一凸点，所述第二凸点组包括沿所述第二方向依次排布的n个第二凸点，所述第一方向和所述第二方向均平行于所述上层载板第一表面，且所述第一方向与所述第二方向垂直；
20.在所述上层载板第一表面形成n条第一金属线，其中，第i条金属线的一端与第i个第一凸点相连，另一端与第i个第二凸点相连，0《i≤n；
21.提供一下层载板，所述下层载板第二表面与所述上层载板第一表面相对，在所述下层载板第二表面形成第二金属线、第三金属线以及n-1条第四金属线，其中，所述第二金属线与第n个第一凸点相连，所述第三金属线与第1个第二凸点相连，第m个第四金属线一端与第m个第一凸点相连，另一端与第m+1个第二凸点相连，0《m≤n-1。
22.可选的，所述上层载板为集成电路板，所述下层载板也为集成电路板，该方法还包括：
23.形成所述第一凸点组和所述第二凸点组之前，形成第一钝化层，所述第一钝化层覆盖所述上层载板第一表面，其中，所述第一凸点组和所述第二凸点组形成于所述第一钝化层背离所述上层载板第一表面的一侧；
24.形成所述第二金属线、所述第三金属线以及所述第四金属线之前，形成所述第二钝化层，所述第二钝化层覆盖所述下层载板第二表面，其中，所述第二金属线、所述第三金属线以及所述第四金属线形成于所述第二钝化层背离所述下层载板第二表面的一侧。
25.可选的，所述上层载板为集成电路板，所述下层载板为印刷电路板，该方法还包括：
26.形成所述第一凸点组和所述第二凸点组之前，形成第三钝化层，所述第三钝化层覆盖所述上层载板第一表面，其中，所述第一凸点组和所述第二凸点组形成于所述第三钝化层背离所述上层载板第一表面的一侧。
27.与现有技术相比，上述技术方案具有以下优点：
28.本技术所提供的技术方案包括：上层载板，所述上层载板第一表面具有沿第一方向依次排布的第一凸点组和第二凸点组，所述第一凸点组包括沿第二方向依次排布的n个第一凸点，所述第二凸点组包括沿所述第二方向依次排布的n个第二凸点，所述上层载板第一表面还具有n条第一金属线，其中，所述n条第一金属线中第i条第一金属线一端与第i个第一凸点相连，另一端与第i个第二凸点相连，0《i≤n，使得第i条第一金属线连接第i个第一凸点和第i个第二凸点，即使得第i个第一凸点和第i个第二凸点相连，以形成所述片上电
感位于所述上层载板上部分；还包括下层载板，所述下层载板第二表面与所述上层载板第一表面相对，所述下层载板第二表面具有第二金属线、第三金属线以及n-1条第四金属线，以形成所述片上电感位于所述下层载板上的部分，其中，所述第二金属线与第n个第一凸点相连，所述第三金属线与第一个第二凸点相连，所述n-1个第四金属线中的第m条第四金属线一端与第m个第一凸点相连，另一端与第m+1个第二凸点相连，0《m≤n-1，使得所述片上电感位于所述上层载板的部分与位于所述下层载板的部分相连，并且所述第二金属线与第n个第一凸点相连，所述第三金属线与第一个第二凸点相连，所述n-1个第四金属线中的第m条第四金属线一端与第m个第一凸点相连，另一端与第m+1个第二凸点相连，以能够形成位于所述上层载板和所述下层载板之间螺旋方向平行于所述上层载板第一表面的片上电感，使得所述片上电感磁场方向不与所述上层载板和所述下层载板垂直，降低了所述上层载板和所述下层载板对片上电感的q值的影响，使得所述片上电感具有较高的q值，有助于提高所述片上电感的工作性能。
附图说明
29.为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
30.图1为一种现有的平面差分螺旋电感的结构示意图；
31.图2为一种现有的三维立体电感的结构示意图；
32.图3为本技术实施例提供的一种片上电感位于上层载板第一表面部分的结构示意图；
33.图4为本技术实施例提供的一种片上电感位于下层载板第二表面部分的结构示意图；
34.图5为本技术实施例提供的一种片上电感的结构示意图；
35.图6为本技术实施例提供的另一种片上电感的结构示意图；
36.图7为本技术实施例提供的再一种片上电感的结构示意图；
37.图8为本技术实施例提供的一种片上电感制作方法的流程图。
具体实施方式
38.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
39.在下面的描述中阐述了很多具体细节以便于充分理解本技术，但是本技术还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本技术内涵的情况下做类似推广，因此本技术不受下面公开的具体实施例的限制。
40.其次，本技术结合示意图进行详细描述，在详述本技术实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应
限制本技术保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
41.正如背景技术部分所述，提供一种具有较高q值的片上电感，成为了本领域技术人员的研究重点。
42.通常情况下，传统的片上电感由芯片衬底上的介质层和金属电路制作而成，其中，所述介质层覆盖所述芯片衬底表面，所述金属电路位于所述介质层背离所述芯片衬底表面一侧，并且在所述介质层表面呈平面螺旋状，以形成所述片上电感的绕线结构，进而使得所述片上电感为位于所述芯片衬底表面的平面螺旋结构。由于所述片上电感为位于所述芯片衬底表面的平面螺旋结构，从而会使得所述片上电感产生的磁场垂直于所述芯片衬底表面。又由于所述介质层厚度较小，通常在10um左右，会导致所述片上电感的绕线结构与所述芯片衬底距离较小，已知所述片上电感的磁通方向垂直于所述芯片衬底表面，进而使得所述芯片衬底在所述片上电感产生的磁场作用下产生感应电流，并且所述芯片衬底产生感应电流之后，所述芯片衬底还会在该感应电流的作用下产生磁场，该磁场将会抵消所述片上电感所产生的部分磁场，使得所述片上电感所产生的磁场能量发生较大的损耗，从而影响所述片上电感的储能能力，降低所述片上电感的储能。
43.已知电感的q值为衡量电感的工作性能的重要参数之一，q值越大，说明电感工作性能越好，其中，电感的q值为电感储能与耗能的比值，因此当所述片上电感的储能较低时，会使得所述片上电感的q值较低，从而当所述片上电感的储能较低时，会使得所述片上电感的q值较低，影响所述片上电感的工作性能。例如，申请号为us20210126085a1的专利文件，如图1所示，公开了一种平面差分螺旋电感，该专利方案通过在芯片衬底表面进行两层金属布线实现了平面对称的电感，但是由于金属布线层与芯片衬底仅有几微米，并且电感的磁通方向垂直于芯片衬底，使得电感的能量损耗依然较大，q值较小，影响所述电感的工作性能；又例如申请号in202141013920a的专利文件，如图2所示，公开了一种在芯片布线层制作的三维立体电感结构，该专利方案通过多层金属布线层和金属导通孔实现了立体的螺旋电感，能够在一定程度上提高q值，但是同样由于金属布线层与芯片衬底距离较小以及电感的磁通方向垂直于芯片衬底，使得q值提升有限，影响所述电感的工作性能。
44.并且，由于所述片上电感通常为位于所述芯片衬底表面的平面螺旋结构，从而会使得现有片上电感的面积会受芯片衬底表面积的约束，已知通常情况下芯片衬底较小，进而芯片衬底表面积较小，并且芯片衬底表面通常具有多个电子器件，使得芯片衬底表面用于设置片上电感的空间有限，从而会导致现有片上电感的匝数较少，使得现有片上电感的感值较小，影响现有片上电感的工作性能。
45.综上所述，现有片上电感存在低感值、低q值的问题，影响现有片上电感的工作性能。
46.另外，现有片上电感为位于所述芯片衬底表面的平面螺旋结构，使得现有片上电感螺旋结构之间的介质为所述介质层，介电常数较大，使得现有片上电感的寄生电容较大，从而使得现有片上电感的谐振频率较低，不利于现有片上电感的高频应用，影响现有片上电感的实用性。
47.基于上述研究的基础上，本技术实施例提供了一种片上电感，如图3～图5所示，该片上电感包括：
48.上层载板10，所述上层载板10第一表面具有沿第一方向依次排布的第一凸点组和
第二凸点组，所述第一凸点组包括沿第二方向依次排布的n个第一凸点11，所述第二凸点组包括沿第二方向依次排布的n个第二凸点12，其中，所述第一方向和所述第二方向均平行于所述上层载板10第一表面，且所述第一方向于所述第二方向垂直，需要说明的是，本技术实施例对所述第一凸点的高度和所述第二凸点的高度并不做限定，具体视情况而定。
49.所述上层载板10第一表面还具有n条第一金属线13，其中，所述n条第一金属线13中的第i条第一金属线13的一端与第i个第一凸点11相连，另一端与第i个第二凸点12相连，0《i≤n；
50.下层载板20，如图4所示，所述下层载板20第二表面与所述上层载板10第一表面相对，所述下层载板第二表面具有第二金属线21、第三金属线22以及n-1条第四金属线23；其中，如图5所示，所述第二金属线21与第n个第一凸点11相连，所述第三金属线22与第1个第二凸点12相连，第m条第四金属线23一端与第m个第一凸点11相连，另一端与第m+1个第二凸点12相连，0《m≤n-1；需要说明的是，所述第二金属线21与第n个第一凸点11相连，所述第三金属线22与第1个第二凸点12相连，所述第二金属线与所述第三金属线还分别与其他器件相连，具体视情况而定，以使得所述片上电感能够工作。
51.还需要说明的是，所述第一金属线位于所述上层载板表面，所述第二金属线、所述第三金属线以及所述第四金属线位于所述下层载板表面，使得所述第一金属线与所述第一凸点和所述第二凸点的底部相连，所述第二金属线与第n个第一凸点的顶部相连，所述第三金属线与第一个第二凸点的顶部相连，所述第四金属线的一端与第m个第一凸点的顶端相连，另一端与第m个第二凸点的顶端相连，即所述第一金属线与所述第二金属线、所述第三金属线、所述第四金属线并没有直接相连，而是通过所述第一凸点和所述第二凸点相连。其中，所述第一凸点和所述第二凸点在所述上层载板第一表面沿第三方向朝背离所述上层载板第一表面的方向延伸，其中，所述第一凸点的底部和所述第二凸点的底部为所述第一凸点和所述第二凸点沿所述第三方向靠近所述上层载板第一表面的部分，所述第一凸点的顶部和所述第二凸点的顶部为所述第一凸点和所述第二凸点沿所述第三方向靠近所述下层载板第二表面的部分，所述第三方向垂直于所述上层载板第一表面所在的平面，即所述第三方向平行于所述下层载板第二表面所在的平面。
52.具体的，在本技术实施例中，所述上层载板第一表面具有沿第一方向依次排布的第一凸点组和第二凸点组以及n条第一金属线，其中，所述n条第一金属线中的第i条第一金属线一端与第i个第一凸点相连，另一端与第i个第二凸点相连，使得第i条第一金属线连接第i个第一凸点和第i个第二凸点，即使得第i个第一凸点和第i个第二凸点相连，以形成所述片上电感位于所述上层载板第一表面的部分。所述下层载板第二表面具有第二金属线、第三金属线以及n-1条第四金属线，以形成所述片上电感位于所述下层载板上的部分。其中，所述第二金属线与第n个第一凸点相连，所述第三金属线与第一个第二凸点相连，所述n-1个第四金属线中的第m条第四金属线一端与第m个第一凸点相连，另一端与第m+1个第二凸点相连，0《m≤n-1，使得所述片上电感位于所述上层载板的部分与位于所述下层载板的部分相连，并且所述n-1个第四金属线中的第m条第四金属线一端与第m个第一凸点相连，另一端与第m+1个第二凸点相连，从而形成位于所述上层载板和所述下层载板之间螺旋方向平行于所述上层载板第一表面以及所述下层载板第二表面的片上电感，使得所述片上电感的磁场方向不与所述上层载板和所述下层载板垂直，使得即使所述片上电感与所述上层载
板和所述下层载板距离较小，所述第一载板和所述第二载板也不会在所述片上电感的磁场作用下产生感应电流，或者产生的感应电流很小，能够降低所述上层载板和所述下层载板对所述片上电感造成的能量损耗，从而降低了所述上层载板和所述下层载板对片上电感的q值的影响，使得所述片上电感具有较高的q值，有助于提高所述片上电感的工作性能。
53.并且，本技术实施例所提供的片上电感位于所述上层载板和所述下层载板之间，螺旋方向平行于所述上层载板第一表面，使得所述片上电感螺旋结构之间的介质为真空或空气，介电常数小于现有片上电感的介质层的介电常数，使得所述片上电感的寄生电容相对较小，从而使得所述片上电感的谐振频率相对较高，有益于所述片上电感的高频应用，进而有助于提高所述片上电感的实用性。
54.另外，本技术实施例所提供的片上电感的第一凸点组、第二凸点组、第一金属线、第二金属线、第三金属线、第四金属线、上层载板以及下层载板的制作均可以通过现有的半导体器件制作工艺实现，即所述片上电感的各个部分均可以通过相应的现有半导体器件制作工艺实现，不会增加所述片上电感的制作成本，有利于所述片上电感的大规模利用。同时，由于电感的q值与电感的核心面积正相关，其中电感的核心面积为电感螺旋结构中空区域的面积，所述片上电感的核心面积与所述上层载板与所述下层载板之间的距离正相关，而本技术实施例所提供的片上电感位于所述上层载板和所述下层载板之间，螺旋方向平行于所述上层载板第一表面，并且所述片上电感对所述上层载板与所述下层载板之间的距离并没有限制，有助于增大所述片上电感的核心面积，从而有助于提高所述片上电感的q值，使得所述片上电感具有较高的q值。
55.在上述实施例的基础上，在本技术的一个实施例中，所述上层载板为集成电路板，所述下层载板为集成电路板，所述集成电路板表面具有多个器件，用于形成具体特定功能的芯片，如图6所示，所述片上电感还包括：第一钝化层14，所述第一钝化层14覆盖所述上层载板10第一表面，其中，所述第一凸点组和所述第二凸点组以及所述第一金属线位于所述第一钝化层14背离所述上层载板10第一表面的一侧，使得所述片上电感位于所述上层载板10的部分形成位于所述第一钝化层14表面；所述第二钝化层24，如图7所示，所述第二钝化层24覆盖所述下层载板20第二表面，所述第二金属线、所述第三金属线以及所述第四金属线位于所述第二钝化层24背离所述下层载板20第二表面的一侧，使得所述片上电感位于所述下层载板20第二表面的部分位于所述第二钝化层24表面。
56.由上述可知，所述第一钝化层覆盖所述上层载板第一表面，所述第二钝化层覆盖所述下层载板第二表面，并且所述片上电感位于所述上层载板的部分位于所述第一钝化层表面，所述片上电感位于所述下层载板的部分位于所述第二钝化层表面。已知现有片上电感位于所述芯片衬底表面，并且芯片衬底表面通常具有多个电子器件，导致芯片衬底表面用于设置片上电感的空间有限，而本技术实施例所提供的片上电感具有第一钝化层和第二钝化层，所述片上电感位于上层载板的部分位于所述第一钝化层表面，所述片上电感位于下层载板的部分位于所述第二钝化层表面，使得所述片上电感并非位于芯片衬底表面，而是位于覆盖所述上层载板的第一钝化层表面和覆盖所述下层载板的第二钝化层的表面，即位于覆盖芯片的钝化层表面，使得覆盖所述上层载板的第一钝化层和所述下层载板的第二钝化层的整个表面均可以用来设置片上电感，使得用于设置所述片上电感的空间较大，大于芯片衬底表面用于设置片上电感的空间，能够使得所述片上电感的匝数较多，使得所述
片上电感具有较高q值得同时，有助于提高所述片上电感的感值，使得所述片上电感具有较高得感值，从而使得所述片上电感具有较高得q值和感值，进而有助于提高所述片上电感的工作性能。
57.在本技术的另一个实施例中，所述上层载板为集成电路板，所述下层载板为印刷电路板，其中，所述印刷电路板表面没有除第二金属线、第三金属线以及第四金属线以外的其他电子器件；所述片上电感还包括：第三钝化层15，所述第三钝化层覆盖所述上层载板第一表面，所述第一凸点组、所述第二凸点组以及所述第一金属线位于所述第三钝化层背离所述上层载板第一表面的一侧，使得所述片上电感位于所述上层载板的部分形成位于所述第三钝化层表面。由上述可知，所述第三钝化层覆盖所述上层载板第一表面，所述片上电感位于所述上层载板的部分形成于所述第三钝化层表面，所述片上电感位于所述下层载板的部分形成于所述印刷电路板表面，使得覆盖所述上层载板的第一钝化层和所述下层载板的整个表面均可以用来设置片上电感，使得用于设置所述片上电感的空间较大，大于芯片衬底表面用于设置片上电感的空间，能够使得所述片上电感的匝数较多，使得所述片上电感具有较高q值得同时，有助于提高所述片上电感的感值，使得所述片上电感具有较高得感值，从而使得所述片上电感具有较高得q值和感值，进而有助于提高所述片上电感的工作性能。
58.在上述任一实施例的基础上，在本技术的一个实施例中，当所述上层载板和所述下层载板均为集成电路板片时，所述片上电感位于所述上层载板的部分形成于第一钝化层表面，位于下层载板的部分形成于第二钝化层表面，其中，所述第一钝化层和所述第二钝化层覆盖所述上层载板和所述下层载板表面，使得所述上层载板的第一钝化层的整个表面和所述下层载板的整个第二钝化层表面均可以用来设置片上电感，从而使得能够用于设置片上电感的空间更大；当所述上层载板为集成电路板，所述下层载板为印刷电路板时，所述片上电感位于所述上层载板的部分形成于第三钝化层表面，位于下层载板的部分形成于印刷电路板表面，其中，所述第三钝化层覆盖所述上层载板表面，所述印刷电路板表面可以没有其他的元件，使得所述上层载板的第三钝化层的整个表面和所述下层载板的整个表面均可以用来设置片上电感，从而使得能够用于设置片上电感的空间更大。并且已知目前半导体器件的金属导线制作能力以及凸点制作能力已经达到了微米级别，从而能够使得所述片上电感的匝数可以做大，从而能够有助于提高所述片上电感的匝数，进而有助于提高所述片上电感的感值，使得所述片上电感具有较高的感值和q值。
59.并且，由于用于设置所述片上电感的空间相对现有片上电感的设置空间较大，使得所述片上电感的螺旋结构的绕线线宽可以做大，又由于所述片上电感对所述上层载板与所述下层载板之间的距离并没有限制，使得所述片上电感的螺旋结构的绕线厚度可以做大，即所述片上电感的螺旋结构可以做宽做厚，有助于减小所述片上电感的寄生电阻，从而有助于提高所述片上电感的q值，改善所述片上电感的工作性能。
60.需要说明的是，在本技术的一个实施例中，所述上层载板为集成电路板，所述下层载板为集成电路板，在本技术的另一个实施例中，所述上层载板为集成电路板，所述下层载板为印刷电路板，但本技术对此并不做限定，具体视情况而定。
61.在上述实施例的基础上，在本技术的一个实施例中，所述第一凸点的材料为铜，所述第二凸点的材料为铜，用于将所述片上电感位于所述上层载板的部分与所述片上电感位
于所述下层载板的部分相接，以使得将所述片上电感位于所述上层载板的部分与所述片上电感位于所述下层载板的部分电连接，但本技术对此并不做限定，在本技术的其他实施例中，所述第一凸点的材料和所述第二凸点的材料还可以为其他能够使得所述片上电感位于所述上层载板的部分与所述片上电感位于所述下层载板的部分相接的金属材料，具体视情况而定。
62.在本技术的另一个实施例中，所述第一凸点包括沿背离所述上层载板第一表面一侧依次层叠的第一子结构和第二子结构，其中，所述第一子结构的材料为铜，所述第二子结构的材料为锡，所述第二凸点包括沿背离所述上层载板第一表面一侧依次层叠的第三子结构和第四子结构，其中，所述第三子结构的材料为铜，所述第四子结构的材料为锡，用于将所述片上电感位于所述上层载板的部分与所述片上电感位于所述下层载板的部分相焊接，并且将所述片上电感位于所述上层载板的部分与所述片上电感位于所述下层载板的部分相互电接触，但本技术对此并不做限定，在本技术的其他实施例中，所述第一凸点可以包括至少三个子结构，所述第二凸点可以包括至少三个子结构，并且所述第一凸点的子结构的材料和所述第二凸点的子结构的材料可以为其他材料，具体视情况而定。
63.相应的，本技术还提供了一种片上电感的制作方法，如图8所示，该制作方法包括：
64.s1：如图3所示，提供一上层载板10，在所述上层载板10第一表面形成沿第一方向依次排布的第一凸点组和第二凸点组，所述第一凸点组包括沿第二方向依次排布的n个第一凸点11，所述第二凸点组包括沿所述第二方向依次排布的n个第二凸点12，其中，所述第一方向和所述第二方向均平行于所述上层载板10第一表面，且所述第一方向与所述第二方向垂直；
65.s2：继续如图3所示，在所述上层载板10第一表面形成n条第一金属线13，其中，所述n条第一金属线13中的第i条第一金属线13的一端与第i个第一凸点11相连，另一端与第i个第二凸点12相连，0《i≤n；
66.s3：如图4所示，提供一下层载板，所述下层载板20第二表面与所述上层载板10第一表面相对，在所述下层载板20第二表面形成第二金属线21、第三金属线22以及n-1条第四金属线23；其中，如图5所示，所述第二金属线21与第n个第一凸点11相连，所述第三金属线22与第1个第二凸点12相连，第m个第四金属线23一端与第m个第一凸点11相连，另一端与第m+1个第二凸点12相连，0《m≤n-1。
67.具体的，在本技术实施例中，所述制作方法包括在所述上层载板第一表面形成沿第一方向依次排布的第一凸点组和第二凸点组以及n条第一金属线，其中，所述n条第一金属线中的第i条第一金属线一端与第i个第一凸点相连，另一端与第i个第二凸点相连，使得第i条第一金属线连接第i个第一凸点和第i个第二凸点，即使得第i个第一凸点和第i个第二凸点相连，以形成所述片上电感位于所述上层载板第一表面的部分。所述制作方法包括在所述下层载板第二表面形成第二金属线、第三金属线以及n-1条第四金属线，以形成所述片上电感位于所述下层载板上的部分。其中，所述第二金属线与第n个第一凸点相连，所述第三金属线与第一个第二凸点相连，所述n-1个第四金属线中的第m条第四金属线一端与第m个第一凸点相连，另一端与第m+1个第二凸点相连，0《m≤n-1，使得所述片上电感位于所述上层载板的部分与位于所述下层载板的部分相连，并且所述n-1个第四金属线中的第m条第四金属线一端与第m个第一凸点相连，另一端与第m+1个第二凸点相连，从而形成位于所述
上层载板和所述下层载板之间螺旋方向平行于所述上层载板第一表面以及所述下层载板第二表面的片上电感，使得利用所述制作方法制得的所述片上电感的磁场方向不与所述上层载板和所述下层载板垂直，使得即使所述片上电感与所述上层载板和所述下层载板距离较小，所述第一载板和所述第二载板也不会在所述片上电感的磁场作用下产生感应电流，或者产生的感应电流很小，能够降低所述上层载板和所述下层载板对所述片上电感造成的能量损耗，从而降低了所述上层载板和所述下层载板对片上电感的q值的影响，使得利用所述制作方法制得的所述片上电感具有较高的q值，有助于提高所述片上电感的工作性能。
68.并且，利用本技术实施例所提供的制作方法值得的片上电感位于所述上层载板和所述下层载板之间，螺旋方向平行于所述上层载板第一表面，使得所述片上电感螺旋结构之间的介质为真空或空气，介电常数小于现有片上电感的介质层的介电常数，使得所述片上电感的寄生电容相对较小，从而使得所述片上电感的谐振频率相对较高，有益于所述片上电感的高频应用，进而有助于提高所述片上电感的实用性。
69.另外，利用本技术实施例所提供的制作方法值得的片上电感的第一凸点组、第二凸点组、第一金属线、第二金属线、第三金属线、第四金属线、上层载板以及下层载板的制作均可以通过现有的半导体器件制作工艺实现，即所述片上电感的各个部分均可以通过相应的现有半导体器件制作工艺实现，不会增加所述片上电感的制作成本，有利于所述片上电感的大规模利用。同时，由于电感的q值与电感的核心面积正相关，其中电感的核心面积为电感螺旋结构中空区域的面积，所述片上电感的核心面积与所述上层载板与所述下层载板之间的距离正相关，而本技术实施例所提供的片上电感位于所述上层载板和所述下层载板之间，螺旋方向平行于所述上层载板第一表面，并且所述片上电感对所述上层载板与所述下层载板之间的距离并没有限制，有助于增大所述片上电感的核心面积，从而有助于提高所述片上电感的q值，使得所述片上电感具有较高的q值。
70.在上述实施例的基础上，在本技术的一个实施例中，所述上层载板为集成电路板，所述下层载板也为集成电路板，所述集成电路板表面具有多个器件，用于形成具体特定功能的芯片，该方法还包括：
71.s4：如图6所示，形成所述第一凸点组和所述第二凸点组之前，形成第一钝化层14，所述第一钝化层14覆盖所述上层载板10第一表面，其中，所述第一凸点组和所述第二凸点组形成于所述第一钝化层背离所述上层载板第一表面的一侧，使得所述片上电感位于所述上层载板10的部分形成位于所述第一钝化层14表面；
72.s5：如图7所示，形成所述第二金属线、所述第三金属线以及所述第四金属线之前，形成所述第二钝化层24，所述第二钝化层24覆盖所述下层载板20第二表面，其中，所述第二金属线、所述第三金属线以及所述第四金属线形成于所述第二钝化层24背离所述下层载板第二表面的一侧，使得所述片上电感位于所述下层载板20第二表面的部分位于所述第二钝化层24表面。
73.具体的，在本技术实施例中，所述第一钝化层覆盖所述上层载板第一表面，所述第二钝化层覆盖所述下层载板第二表面，并且所述片上电感位于所述上层载板的部分位于所述第一钝化层表面，所述片上电感位于所述下层载板的部分位于所述第二钝化层表面。已知现有片上电感位于所述芯片衬底表面，并且芯片衬底表面通常具有多个电子器件，导致芯片衬底表面用于设置片上电感的空间有限，而本技术实施例所提供的片上电感具有第一
钝化层和第二钝化层，所述片上电感位于上层载板的部分位于所述第一钝化层表面，所述片上电感位于下层载板的部分位于所述第二钝化层表面，使得所述片上电感并非位于芯片衬底表面，而是位于覆盖所述上层载板的第一钝化层表面和覆盖所述下层载板的第二钝化层的表面，即位于覆盖芯片的钝化层表面，使得覆盖所述上层载板的第一钝化层和所述下层载板的第二钝化层的整个表面均可以用来设置片上电感，使得用于设置所述片上电感的空间较大，大于芯片衬底表面用于设置片上电感的空间，能够使得利用所述制作方法制得的所述片上电感的匝数较多，使得所述片上电感具有较高q值得同时，有助于提高所述片上电感的感值，使得所述片上电感具有较高得感值，从而使得所述片上电感具有较高得q值和感值，进而有助于提高所述片上电感的工作性能。
74.在本技术的另一个实施例中，所述上层载板为集成电路板，所述下层载板为印刷电路板，其中，所述印刷电路板表面没有除第二金属线、第三金属线以及第四金属线以外的其他电子器件；该方法还包括：
75.s6：形成所述第一凸点组和所述第二凸点组之前，形成第三钝化层，所述第三钝化层覆盖所述上层载板第一表面，其中，所述第一凸点组和所述第二凸点组形成于所述第三钝化层背离所述上层载板第一表面的一侧，使得所述片上电感位于所述上层载板的部分形成位于所述第三钝化层表面。由上述可知，所述第三钝化层覆盖所述上层载板第一表面，所述片上电感位于所述上层载板的部分形成于所述第三钝化层表面，所述片上电感位于所述下层载板的部分形成于所述印刷电路板表面，使得覆盖所述上层载板的第一钝化层和所述下层载板的整个表面均可以用来设置片上电感，使得用于设置所述片上电感的空间较大，大于芯片衬底表面用于设置片上电感的空间，能够使得利用所述制作方法制得的所述片上电感的匝数较多，使得所述片上电感具有较高q值得同时，有助于提高所述片上电感的感值，使得所述片上电感具有较高得感值，从而使得所述片上电感具有较高得q值和感值，进而有助于提高所述片上电感的工作性能。
76.在上述任一实施例的基础上，在本技术的一个实施例中，当所述上层载板和所述下层载板均为集成电路板时，所述片上电感位于所述上层载板的部分形成于第一钝化层表面，位于下层载板的部分形成于第二钝化层表面，其中，所述第一钝化层和所述第二钝化层覆盖所述上层载板和所述下层载板表面，使得所述上层载板的第一钝化层的整个表面和所述下层载板的整个第二钝化层表面均可以用来设置片上电感，从而使得能够用于设置片上电感的空间更大；当所述上层载板为集成电路板，所述下层载板为印刷电路板时，所述片上电感位于所述上层载板的部分形成于第三钝化层表面，位于下层载板的部分形成于印刷电路板表面，其中，所述第三钝化层覆盖所述上层载板表面，所述印刷电路板表面可以没有其他的元件，使得所述上层载板的第三钝化层的整个表面和所述下层载板的整个表面均可以用来设置片上电感，从而使得能够用于设置片上电感的空间更大。并且已知目前半导体器件的金属导线制作能力以及凸点制作能力已经达到了微米级别，从而能够使得所述片上电感的匝数可以做大，从而能够有助于提高所述片上电感的匝数，进而有助于提高所述片上电感的感值，使得所述片上电感具有较高的感值和q值。
77.并且，由于用于设置所述片上电感的空间相对现有片上电感的设置空间较大，使得所述片上电感的螺旋结构的绕线线宽可以做大，又由于所述片上电感对所述上层载板与所述下层载板之间的距离并没有限制，使得所述片上电感的螺旋结构的绕线厚度可以做
大，即所述片上电感的螺旋结构可以做宽做厚，有助于减小所述片上电感的寄生电阻，从而有助于提高所述片上电感的q值，改善所述片上电感的工作性能。
78.需要说明的是，在本技术的一个实施例中，所述上层载板为集成电路板，所述下层载板为集成电路板，在本技术的另一个实施例中，所述上层载板为集成电路板，所述下层载板为印刷电路板，但本技术对此并不做限定，具体视情况而定。
79.在上述实施例的基础上，在本技术的一个实施例中，所述第一凸点的材料为铜，所述第二凸点的材料为铜，用于将所述片上电感位于所述上层载板的部分与所述片上电感位于所述下层载板的部分相接，以使得将所述片上电感位于所述上层载板的部分与所述片上电感位于所述下层载板的部分相互电接触，但本技术对此并不做限定，在本技术的其他实施例中，所述第一凸点的材料和所述第二凸点的材料还可以为其他能够使得所述片上电感位于所述上层载板的部分与所述片上电感位于所述下层载板的部分相接的金属材料，具体视情况而定。
80.在本技术的另一个实施例中，所述第一凸点包括沿背离所述上层载板第一表面一侧依次层叠的第一子结构和第二子结构，其中，所述第一子结构的材料为铜，所述第二子结构的材料为锡，所述第二凸点包括沿背离所述上层载板第一表面一侧依次层叠的第三子结构和第四子结构，其中，所述第三子结构的材料为铜，所述第四子结构的材料为锡，用于将所述片上电感位于所述上层载板的部分与所述片上电感位于所述下层载板的部分相焊接，并且将所述片上电感位于所述上层载板的部分与所述片上电感位于所述下层载板的部分相互电接触，但本技术对此并不做限定，在本技术的其他实施例中，所述第一凸点可以包括至少三个子结构，所述第二凸点可以包括至少三个子结构，并且所述第一凸点的子结构的材料和所述第二凸点的子结构的材料可以为其他材料，具体视情况而定。
81.综上所述，本技术实施例提供了一种片上电感及其制作方法，该片上电感包括：上层载板，所述上层载板第一表面具有沿第一方向依次排布的第一凸点组和第二凸点组，所述第一凸点组包括沿第二方向依次排布的n个第一凸点，所述第二凸点组包括沿所述第二方向依次排布的n个第二凸点，所述上层载板第一表面还具有n条第一金属线，其中，所述n条第一金属线中第i条第一金属线一端与第i个第一凸点相连，另一端与第i个第二凸点相连，0《i≤n，使得第i条第一金属线连接第i个第一凸点和第i个第二凸点，形成所述片上电感位于所述上层载板上部分；下层载板，所述下层载板第二表面与所述上层载板第一表面相对，所述下层载板第二表面具有第二金属线、第三金属线以及n-1条第四金属线，形成所述片上电感位于所述下层载板上的部分，其中，所述第二金属线与第n个第一凸点相连，所述第三金属线与第一个第二凸点相连，所述n-1个第四金属线中的第m条第四金属线一端与第m个第一凸点相连，另一端与第m+1个第二凸点相连，0《m≤n-1，使得所述片上电感位于所述上层载板的部分与位于所述下层载板的部分相连，并且形成位于所述上层载板和所述下层载板之间螺旋方向平行于所述上层载板第一表面的片上电感，使得所述片上电感磁场方向不与所述上层载板和所述下层载板垂直，降低了所述上层载板和所述下层载板对片上电感的q值的影响，使得所述片上电感具有较高的q值，有助于提高所述片上电感的工作性能。
82.并且，所述片上电感位于所述上层载板和所述下层载板之间，螺旋方向平行于所述上层载板第一表面，使得所述片上电感螺旋结构之间的介质为真空或空气，介电常数小于现有片上电感的介质层的介电常数，使得所述片上电感的寄生电容相对较小，从而使得
所述片上电感的谐振频率相对较高，有益于所述片上电感的高频应用，进而有助于提高所述片上电感的实用性。
83.另外，所述片上电感的第一凸点组、第二凸点组、第一金属线、第二金属线、第三金属线、第四金属线、上层载板以及下层载板的制作均可以通过现有的半导体器件制作工艺实现，即所述片上电感的各个部分均可以通过相应的现有半导体器件制作工艺实现，不会增加所述片上电感的制作成本，有利于所述片上电感的大规模利用。同时，本技术实施例所提供的片上电感位于所述上层载板和所述下层载板之间，螺旋方向平行于所述上层载板第一表面，并且所述片上电感对所述上层载板与所述下层载板之间的距离并没有限制，有助于增大所述片上电感的核心面积，从而有助于提高所述片上电感的q值，使得所述片上电感具有较高的q值。
84.本说明书中各个部分采用并列和递进相结合的方式描述，每个部分重点说明的都是与其他部分的不同之处，各个部分之间相同相似部分互相参见即可。
85.对所公开的实施例的上述说明，本说明书中各实施例中记载的特征可以相互替换或组合，使本领域专业技术人员能够实现或使用本技术。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本技术的精神或范围的情况下，在其它实施例中实现。因此，本技术将不会被限制于本文所示的实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。