半导体结构的形成方法与流程

1.本公开实施例关于半导体结构的形成方法，更特别关于分开形成不同装置区中的源极/漏极结构。


背景技术：

2.电子产业对更小、更快、且同时支援越来越复杂的大量功能的电子装置的需求持续成长。综上所述，半导体产业中的持续趋势为制造低成本、高效能、低能耗的集成电路。目前为止，达成这些目标的主要方法为缩小半导体集成电路尺寸(如最小结构尺寸)，进而改善产能并降低相关成本。然而缩小尺寸会使半导体制造制程更复杂。为了实现半导体集成电路与装置单元的持续进展，半导体制造制程与技术亦需类似进展。
3.近来已导入多栅极装置以增加栅极-通道耦合、减少关闭状态电流、并减少短通道效应，以改善栅极控制。多栅极装置之一为全绕式栅极晶体管。全绕式栅极晶体管的名称来自于栅极结构可延伸包覆通道区，以经由两侧或四侧提供通路至通道。全绕式栅极装置可与现有的互补式金属氧化物半导体制程及其结构相容，因此可在大幅缩小尺寸时维持栅极控制并缓解短通道效应。在现有制程中，全绕式栅极装置可提供硅纳米线中的通道。然而，整合纳米线周围的全绕式栅极结构的制作方法可能面临挑战。举例来说，虽然现有方法符合许多方面的需求，但仍需持续改善方法。


技术实现要素：

4.在一些实施例中，提供半导体结构的形成方法。方法包括形成第一鳍状结构与第二鳍状结构于基板上，且第一鳍状结构与第二鳍状结构的每一者包括交错堆叠的多个第一半导体层与多个第二半导体层。方法亦包括形成第一遮罩结构以覆盖第二鳍状结构。第一遮罩结构包括第一介电层与第二介电层位于第一介电层上，且第一介电层与第二介电层的材料不同。方法亦包括形成第一源极/漏极结构于第一鳍状结构中；移除第一遮罩结构；以及形成第二源极/漏极结构于第二鳍状结构中。方法亦包括移除第一鳍状结构与第二鳍状结构的每一者的第一半导体层，以自第一鳍状结构的第二半导体层形成多个第一纳米结构，并自第二鳍状结构的第二半导体层形成多个第二纳米结构；以及形成栅极堆叠于第一纳米结构与第二纳米结构周围。
5.在一些实施例中，提供半导体结构的形成方法。方法包括交错堆叠第一半导体层与第二半导体层于基板上；以及图案化第一半导体层与第二半导体层成第一鳍状结构于基板的第一区中，以及第二鳍状结构于基板的第二区中。方法亦包括蚀刻第一鳍状结构以形成第一凹陷，并蚀刻第二鳍状结构以形成第二凹陷；以及形成第一遮罩结构以覆盖第二凹陷并露出第一凹陷。第一遮罩结构包括第一介电层与第二介电层位于第一介电层上，且第一介电层的介电常数低于第二介电层的介电常数。方法亦包括形成第一源极/漏极结构于第一凹陷中；以及移除第一遮罩结构。方法亦包括形成第二遮罩结构以覆盖第一源极/漏极结构并露出第二凹陷；形成第二源极/漏极结构于第二凹陷中；以及移除第二遮罩结构。
6.在一些实施例中，提供半导体结构的形成方法。方法包括形成第一鳍状结构与第二鳍状结构于基板上；以及形成第一凹陷于第一鳍状结构的第一源极/漏极区中，并形成第二凹陷于第二鳍状结构的第二源极/漏极区中。方法亦包括依序形成第一介电层与第二介电层于第一凹陷与第二凹陷中，第一介电层的组成为含硅介电材料，而第二介电层的组成为两性金属的氧化物。方法亦包括形成介电遮罩于第二介电层上并覆盖第二凹陷；以及移除第一凹陷中的第一介电层与第二介电层的第一部分与介电遮罩。方法亦包括成长第一源极/漏极结构于第一凹陷中的第一鳍状结构上。
附图说明
7.图1是本公开一些实施例中，半导体结构的透视图。
8.图2a-1、图2a-2、图2b-1、图2b-2、图2c-1、图2c-2、图2d-1、图2d-2、图2e-1、图2e-2、图2f-1、图2f-2、图2g-1、图2g-2、图2h-1、图2h-2、图2i-1、图2i-2、图2j-1、图2j-2、图2k-1、图2k-2、图2l-1、图2l-2、图2m-1、图2m-2、图2n-1、图2n-2、图2o-1、图2o-2、图2p-1、图2p-2、图2q-1、图2q-2、图2r-1、图2r-2、图2s-1、图2s-2、图2t-1、图2t-2、图2u-1、及图2u-2是本公开一些实施例中，形成半导体结构的多种中间阶段的剖视图。
9.图3a至图3g是一些实施例中，形成半导体结构的多种中间阶段的剖视图。
10.图4是一些实施例中，半导体结构的剖视图。
11.图5a-1、图5a-2、图5b-1、图5b-2、图5c-1、图5c-2、图5d-1、图5d-2、图5e-1、及图5e-2是本公开一些实施例中，形成半导体结构的多种中间阶段的剖视图。
12.其中，附图标记说明如下：
13.ch：通道区
14.sd：源极/漏极区
15.t1，t2，t3，t4，t5，t6：厚度
16.x-x，y-y：剖面
17.50a：第一装置区
18.50b：第二装置区
19.100，200，400：半导体结构
20.102：基板
21.104，104a，104b，404b：鳍状结构
22.104l，404l：下侧鳍状物单元
23.106：第一半导体层
24.108：第二半导体层
25.110：隔离结构
26.112，128：虚置栅极结构
27.114：虚置栅极介电层
28.116：虚置栅极层
29.120，122：栅极间隔物层
30.120’，122’：鳍状物间隔物层
31.128a，128b：源极/漏极凹陷
32.130：缺口
33.132：内侧间隔物，内侧间隔物层
34.134：第一介电遮罩层
35.134’，134”：保留部分
36.136：第二介电遮罩层
37.138，152：填充层
38.140：第三介电遮罩层
39.142，156：底抗反射涂层
40.144，158：顶部光阻遮罩
41.146a，146b：源极/漏极结构
42.147，168：最终栅极堆叠
43.148：第四介电遮罩层
44.150：第五介电遮罩层
45.154：第六介电遮罩层
46.160：接点蚀刻停止层
47.162：层间介电层
48.164：栅极沟槽
49.166：间隙
50.170：栅极介电层
51.172：金属栅极层
52.202：缝隙
具体实施方式
53.下述详细描述可搭配图式说明，以利理解本公开的各方面。值得注意的是，各种结构仅用于说明目的而未按比例绘制，如本业常态。实际上为了清楚说明，可任意增加或减少各种结构的尺寸。
54.下述内容提供的不同实施例或实例可实施本公开的不同结构。下述特定构件与排列的实施例是用以简化本公开内容而非局限本公开。举例来说，形成第一构件于第二构件上的叙述包含两者直接接触的实施例，或两者之间隔有其他额外构件而非直接接触的实施例。此外，本公开的多个实例可重复采用相同标号以求简洁，但多种实施例及/或设置中具有相同标号的元件并不必然具有相同的对应关系。
55.此处说明实施例的一些变化。在多种例示性的实施例中，类似标号用于标示类似单元。应理解在方法之前、之中、与之后可提供额外步骤，且方法的其他实施例可取代或省略此处所述的一些步骤。
56.此外，当数值或数值范围的描述有「约」、「近似」、或类似用语时，除非特别说明否则其包含所述数值的+/-10％。举例来说，用语「约5nm」包含的尺寸范围为4.5nm至5.5nm。
57.可由任何合适方法图案化下述的全绕式栅极晶体管结构。举例来说，可采用一或多道光微影制程图案化结构，包括双重图案化或多重图案化制程。一般而言，双重图案化或多重图案化制程结合光微影与自对准制程，其产生的图案间距可小于采用单一的直接光微
影制程所得的图案间距。举例来说，一实施例可形成牺牲层于基板上，并采用光微影制程图案化牺牲层。可采用自对准制程沿着图案化的牺牲层的侧部形成间隔物。接着可移除牺牲层，而保留的间隔物之后可用于图案化全绕式栅极结构。
58.实施例提供半导体结构的形成方法。本公开实施例关于分开形成不同装置区中的源极/漏极结构。方法可包括形成含硅介电遮罩层、形成高介电常数的介电遮罩层于含硅介电遮罩层上、图案化介电遮罩层成源极/漏极遮罩结构以覆盖一装置区并露出另一装置区，接着成长源极/漏极结构于露出的装置区中。本公开实施例采用含硅介电遮罩层作为源极/漏极遮罩结构的底层，其可提供低介电常数的间隔物(如栅极间隔物层及/或内侧间隔物)的损失量与源极/漏极遮罩结构的残留量之间的良好平衡。因此可加大图案化源极/漏极遮罩结构的制程容许范围。
59.图1是一些实施例中，半导体结构的透视图。如图1所示的一些实施例，可接收或提供半导体结构100。在一些实施例中，半导体结构100包括基板102与鳍状结构104位于基板102上。虽然图1显示一个鳍状结构104，但可形成多个鳍状结构104于半导体结构100的单一装置区及/或多个装置区上。
60.为了方便理解半导体结构，本公开实施例的图式提供x-y-z参考座标。x轴与y轴通常沿着横向(水平)方向且平行于基板102的主要表面。y轴横向于(如实质上垂直于)x轴。z轴的方向通常沿着垂直于基板102的主要表面(或x-y平面)的垂直方向。
61.在一些实施例中，鳍状结构104包括自基板102的一部分形成的下侧鳍状物单元104l，以及自含有交错的第一半导体层106与第二半导体层108的外延堆叠形成的上侧鳍状物单元。在一些实施例中，鳍状结构104可延伸于x方向中。在一些实施例中，鳍状结构104的纵轴可平行于x方向。x方向亦可视作通道延伸的方向。最终的半导体装置(如全绕式栅极场效晶体管)的电流可在x方向中流动穿过通道。
62.在一些实施例中，鳍状结构104包括通道区ch与源极/漏极区sd，其中通道区ch定义于源极/漏极区sd之间。在本公开实施例中，源极/漏极指的是源极及/或漏极。值得注意的是，本公开实施例的源极与漏极可互换，且其结构实质上相同。图1显示一个通道区ch与两个源极/漏极区sd，其用于说明目的而非局限本公开实施例。通道区ch的数目与源极/漏极区sd的数目，取决于半导体装置设计需求及/或效能考量。栅极堆叠的栅极结构(未图示)的纵轴可平行于y方向，且可延伸越过及/或围绕鳍状结构104的通道区ch。y方向亦可视作栅极延伸的方向。
63.图1更显示一些实施例中，后续图式所用的参考剖面。在一些实施例中，剖面x-x为平行于纵轴(如x方向)并穿过鳍状结构104的平面。在一些实施例中，剖面y-y为平行于纵轴(y方向)并越过鳍状结构104的源极/漏极区sd的平面。
64.图2a-1至图2u-2是一些实施例中，形成半导体结构的多种中间阶段的剖视图，其中图式末尾为「-1」者(如图2a-1)为对应图1所示的剖面x-x的剖视图，而图式末尾为「-2」者(如图2a-2)为对应图1所示的剖面y-y的剖视图。
65.图2a-1及图2a-2是一些实施例中，形成鳍状结构104a及104b与隔离结构110之后的半导体结构100的剖视图。
66.如图2a-1及图2a-2所示的一些实施例，可提供或接收半导体结构100，其包括基板102与鳍状结构104a及104b。基板102可为半导体晶圆、半导体芯片(或晶粒)、或类似物的一
部分。在一些实施例中，基板102为硅基板。在一些实施例中，基板102包括半导体元素如锗；半导体化合物如氮化镓、碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、及/或锑化铟；半导体合金如硅锗、磷砷化镓、砷化铝铟、砷化铝镓、砷化镓铟、磷化镓铟、及/或磷砷化镓铟；或上述的组合。此外，基板102可视情况包含外延层、可具有应力以增进效能、可包含绝缘层上硅结构、及/或可具有其他合适的增进结构。
67.如图2a-1及图2a-2所示的一些实施例，基板102包含鳍状结构104a形成其中的第一装置区50a，以及鳍状结构104b形成其中的第二装置区50b。在一些实施例中，第一装置区50a为p型装置区且用于形成p型半导体装置(比如p型通道纳米结构晶体管如p型通道全绕式栅极晶体管)。在一些实施例中，第二装置区50b为n型装置区且用于形成n型半导体装置(比如n型通道纳米结构晶体管如n型通道全绕式栅极晶体管)。虽然第一装置区50a与第二装置区50b在图式中彼此紧邻，但可物理分隔第一装置区50a与第二装置区50b。第一装置区50a与第二装置区50b之间可具有任何数目的装置结构(如其他主动装置、掺杂区、隔离结构、或类似物)。
68.在一些实施例中，形成鳍状结构104a及104b的方法，可采用外延成长制程以形成外延堆叠于基板102上。在一些实施例中，外延堆叠可包含交错的第一半导体层106与第二半导体层108。外延成长制程可为分子束外延、有机金属化学气相沉积、气相外延、或另一合适技术。
69.在一些实施例中，第一半导体层106的组成为第一半导体材料，而第二半导体层108的组成为第二半导体材料。在一些实施例中，第一半导体层106所用的第一半导体材料与第二半导体层108所用的第二半导体材料具有不同的晶格常数。在一些实施例中，第一半导体材料与第二半导体材料具有不同的氧化速率及/或蚀刻选择性。在一些实施例中，第一半导体层106的组成为硅锗，而硅锗中的锗％为约20原子％制约50原子％。第二半导体层108的组成为纯硅或实质上纯硅。在一些实施例中，第一半导体层106为si
1-x
ge
x
(其中x大于约0.3)或锗(x＝1.0)，而第二半导体层108为硅或si
1-y
gey(其中y小于约0.4，且x》y)。
70.在一些实施例中，第一半导体层106设置为牺牲层，之后可移除以形成间隙以容纳栅极材料。第二半导体层108将形成横向延伸于源极/漏极结构之间的纳米结构(如纳米线或纳米片)，且可作为最终半导体装置(如纳米结构晶体管)所用的通道。此处所述的用语「纳米结构」指的是具有圆柱状、棒状、及/或片状的半导体层。在一些实施例中，可形成栅极堆叠(未图示)以包覆纳米结构。
71.在一些实施例中，每一第一半导体层106的厚度可为约5nm至约20nm。在一些实施例中，每一第二半导体层108的厚度可为约5nm至约20nm。第二半导体层108的厚度可大于、等于、或小于第二保护层108的厚度，端视移除第一半导体层106后遗留的空间中所填入的栅极材料量而定。虽然图1a-1及图1a-2显示三个第一半导体层106与三个第二半导体层108，但半导体层的数目不限于3，而可为1、2、或超过3且小于20。通过调整半导体层的数目，可调整最终全绕式栅极场效晶体管的驱动电流。
72.在一些实施例中，接着将含有第一半导体层106与第二半导体层108的外延堆叠图案化成第一装置区50a中的鳍状结构104a，与第二装置区50b中的鳍状结构104b。在一些实施例中，图案化制程包括形成图案化的硬遮罩层(未图示)于外延堆叠上。在一些实施例中，接着进行蚀刻制程以移除图案化的硬遮罩层未覆盖的外延堆叠的部分与其下方的基板
102，进而形成沟槽与自沟槽之间凸起的鳍状结构104a及104b。蚀刻制程可为非等向蚀刻制程，比如干式等离子体蚀刻。
73.在一些实施例中，自相邻的沟槽之间凸起的基板102的部分可形成鳍状结构104a及104b的下侧鳍状物单元104l。在一些实施例中，外延堆叠的保留部分(包括第一半导体层106与第二半导体层108)形成鳍状结构104a及104b的上侧鳍状物单元于个别的下侧鳍状物单元104l上。
74.在一些实施例中，鳍状结构104a及104b延伸于x方向中。在一些实施例中，鳍状结构104a及104b的纵轴平行于x方向。图2a-2显示第一装置区50a与第二装置区50b各自具有一个鳍状结构，其仅用于说明目的而非局限本公开实施例。第一装置区50a与第二装置区50b中的鳍状结构104a及104b的数目，可取决于半导体装置设计需求及/或效能考量。
75.如图2a-2所示的一些实施例，形成隔离结构110以围绕鳍状结构104a及104b的下侧鳍状物单元104l。在一些实施例中，隔离结构110设置为电性隔离半导体结构100的主动区(如鳍状结构104a及104b)，且亦可视作浅沟槽隔离结构。
76.在一些实施例中，形成隔离结构110的方法包括形成绝缘材料以超填沟槽。在一些实施例中，绝缘材料的组成为氧化硅、氮化硅、氮氧化硅、另一合适的绝缘材料、上述的多层、及/或上述的组合。在一些实施例中，绝缘材料的沉积方法可采用化学气相沉积(如低压化学气相沉积、等离子体辅助化学气相沉积、高密度等离子体化学气相沉积、高深宽比制程、或可流动的化学气相沉积)、原子层沉积、另一合适技术、及/或上述的组合。在一些实施例中，绝缘材料可为双层，比如衬垫层与衬垫层之上的基体层。衬垫层可修复形成鳍状结构的蚀刻制程时所造成的损伤。基体层可具有良好的填隙能力，以填入沟槽而不形成孔洞或缝隙于其中。
77.在一些实施例中，在绝缘材料上进行平坦化制程，以移除高于图案化的硬遮罩层(未图示)的绝缘材料的一部分，直到露出图案化的硬遮罩层(未图示)。在一些实施例中，平坦化制程中亦移除图案化的硬遮罩层，并露出鳍状结构104a及104b的上表面。平坦化制程可为化学机械研磨、回蚀刻制程、或上述的组合。在一些实施例中，接着以蚀刻制程(如干式等离子体蚀刻及/或湿式化学蚀刻)使绝缘材料凹陷，直到露出鳍状结构104a或104b的上侧鳍状物单元。凹陷的绝缘材料形成隔离结构110。
78.图2b-1及图2b-2是一些实施例中，形成虚置栅极结构112之后的半导体结构100的剖视图。
79.如图2b-1所示的一些实施例，虚置栅极结构112形成于半导体结构100上。在一些实施例中，虚置栅极结构112延伸越过并围绕鳍状结构104a及104b的通道区，以定义通道区与源极/漏极区。在一些实施例中，虚置栅极结构112设置为牺牲结构，之后将置换成最终栅极堆叠。在一些实施例中，虚置栅极结构112延伸于y方向中。在一些实施例中，虚置栅极结构112的纵轴平行于y方向。图2b-1显示一个虚置栅极结构112，其用于说明目的而非局限本公开实施例。虚置栅极结构112的数目取决于半导体装置设计需求及/或效能考量。
80.如图2b-1所示的一些实施例，虚置栅极结构112包括虚置栅极介电层114与形成于虚置栅极介电层114上的虚置栅极层116。在一些实施例中，虚置栅极介电层114的组成可为一或多种介电材料，比如氧化硅、氮化硅、氮氧化硅、氧化铪、氧化铪锆、氧化铪硅、氧化铪钛、氧化铪铝、及/或上述的组合。在一些实施例中，介电材料的形成方法可采用原子层沉
积、化学气相沉积、热氧化、物理气相沉积、另一合适技术、及/或上述的组合。在一些实施例中，虚置栅极层116的组成为半导体材料如多晶硅或多晶硅锗。在一些实施例中，虚置栅极层116的组成为导电材料如金属氮化物、金属硅化物、金属、及/或上述的组合。在一些实施例中，虚置栅极层116的材料的形成方法可采用化学气相沉积、另一合适技术、及/或上述的组合。
81.在一些实施例中，形成虚置栅极结构112的方法包括全面顺应性地沉积虚置栅极介电层114所用的介电材料于半导体结构100上、沉积虚置栅极层116所用的材料于介电材料上、平坦化虚置栅极层116所用的材料、并图案化介电材料与虚置栅极层116所用的材料成虚置栅极结构112。在一些实施例中，图案化制程包括形成图案化的硬遮罩层(未图示)于虚置栅极层116所用的材料上，以覆盖鳍状结构104a及104b的通道区。在一些实施例中，蚀刻移除图案化的硬遮罩层未覆盖的虚置栅极层116与介电材料所用的材料，直到露出鳍状结构104a及104b的源极/漏极区。
82.图2c-1及图2c-2是一些实施例中，形成栅极间隔物层120及122之后的半导体结构100的剖视图。
83.如图2c-1及图2c-2所示的一些实施例，依序形成栅极间隔物层120及122于半导体结构100上。在一些实施例中，栅极间隔物层120及122覆盖并沿着虚置栅极结构112(与图案化的遮罩层，若存在)的上表面与侧壁、鳍状结构104a及104b的上侧鳍状物单元的上表面与侧壁、与隔离结构110的上表面。
84.在一些实施例中，栅极间隔物层120及122的组成为含硅介电材料，比如氧化硅、氮化硅、碳化硅、氮氧化硅、碳氮化硅、碳氮氧化硅、及/或掺杂氧的碳氮化硅。在一些实施例中，可全面地顺应性沉积栅极间隔物层120及122，且沉积方法可采用原子层沉积、化学气相沉积(如低压化学气相沉积、等离子体辅助化学气相沉积、高密度等离子体化学气相沉积、高深宽比制程、或可流动的化学气相沉积)、另一合适方法、及/或上述的组合。
85.在一些实施例中，栅极间隔物层120及122的组成为低介电常数的介电材料。举例来说，栅极间隔物层120及122的介电常数可低于氧化硅的介电常数，比如低于4.2，或者小于或等于约3.9(如约3.5至约3.9)。在一些实施例中，栅极间隔物层120与栅极间隔物层122的组成为不同材料且具有不同的介电常数。举例来说，栅极间隔物层120为碳氮氧化硅层，而栅极间隔物层122为掺杂氧的碳氮化硅层。碳氮氧化硅层中的氧浓度，可大于掺杂氧的碳氮化硅层中的氧浓度。在一些实施例中，栅极间隔物层120的厚度为约氮化硅层中的氧浓度。在一些实施例中，栅极间隔物层120的厚度为约至约在一些实施例中，栅极间隔物层122的厚度为约至约
86.图2d-1及图2d-2是一些实施例中，形成源极/漏极凹陷128a及128b之后的半导体结构100的剖视图。
87.如图2d-1及图2d-2所示的一些实施例，进行一或多道蚀刻制程以移除栅极间隔物层120及122的水平部分，接着使鳍状结构104a及104b的源极/漏极区凹陷以形成源极/漏极凹陷128a于第一装置区50a中，并形成源极/漏极凹陷128b于第二装置区50b中。一或多个蚀刻制程可为非等向蚀刻制程(如干式等离子体蚀刻)、等向蚀刻制程(如干式化学蚀刻、远端等离子体蚀刻、或湿式化学蚀刻)、及/或上述的组合。
88.举例来说，一些实施例进行第一蚀刻制程以沿着横向表面(比如虚置栅极结构112的上表面、鳍状结构104a及104b的上侧鳍状物单元的上表面、与隔离结构110的上表面)移
除栅极间隔物层120及122的水平部分。在一些实施例中，第一蚀刻制程之后可露出鳍状结构104a及104b的源极/漏极区。在一些实施例中，栅极间隔物层120及122的垂直部分保留于虚置栅极结构112的侧壁上以作为栅极间隔物。在一些实施例中，栅极间隔物用于使后续形成的源极/漏极结构偏离，并分开源极/漏极结构与栅极结构。此外如图2d-2所示的一些实施例，栅极间隔物层120及122的垂直部分亦保留于鳍状结构104a及104b的上侧鳍状物单元的侧壁上，以作为鳍状物间隔物层120’及122’。
89.在一些实施例中，之后可采用栅极间隔物层120及122与虚置栅极结构112作为蚀刻遮罩并进行第二蚀刻制程，使鳍状结构104a及104b的源极/漏极区凹陷，因此源极/漏极凹陷128a及128b自对准虚置栅极结构112的两侧。在一些实施例中，进行第一蚀刻制程与第二蚀刻制程时不需额外的光微影制程。在一些实施例中，源极/漏极凹陷128a及128b穿过鳍状结构104的上侧鳍状物单元。在一些实施例中，源极/漏极凹陷128a及128b的下表面可延伸至实质上低于隔离结构110的上表面的位置。
90.图2e-1及图2e-2是一些实施例中，形成缺口130之后的半导体结构100的剖视图。
91.一些实施例在半导体结构100上进行蚀刻制程，自源极/漏极凹陷128a及128b使鳍状结构104a及104b的第一半导体层106横向凹陷以形成缺口130，如图2e-2所示。在一些实施例中，蚀刻制程中的第一半导体层106的蚀刻速率(或蚀刻量)大于第二半导体层108的蚀刻速率(或蚀刻量)，以形成缺口130于相邻的第二半导体层108之间，以及最下侧的第二半导体层108与下侧鳍状物单元104l之间。在一些实施例中，蚀刻制程为等向蚀刻如干蚀刻、远端等离子体蚀刻、湿式化学蚀刻、另一合适技术、及/或上述的组合。在一些实施例中，缺口130自源极/漏极区向通道区延伸，且直接位于栅极间隔物层120及122之下。在一些实施例中，缺口130的侧壁为弧形(比如第一半导体层的表面朝向通道区凹陷)。在一些实施例中，以蚀刻制程使鳍状结构104a及104b的第二半导体层108的末端部分凹陷。
92.图2f-1及图2f-2是一些实施例中，形成内侧间隔物层132之后的半导体结构100的剖视图。
93.如图2f-1所示的一些实施例，形成内侧间隔物层132于缺口130中，以邻接第一半导体层106的凹陷侧表面。在一些实施例中，内侧间隔物层132插置于后续形成的源极/漏极结构与栅极堆叠之间，以避免源极/漏极结构直接接触栅极堆叠，并设置为减少金属栅极堆叠与源极/漏极结构之间的寄生电容(如栅极与源极之间的电容，以及栅极与漏极之间的电容)。
94.在一些实施例中，内侧间隔物层132的组成为含硅的介电材料，比如氧化硅、氮化硅、碳化硅、氮氧化硅、碳氮化硅、碳氮氧化硅、及/或掺杂氧的碳氮化硅。在一些实施例中，内侧间隔物层132的组成为低介电常数的介电材料。举例来说，内侧间隔物层132的介电常数可低于氧化硅的介电常数，比如低于4.2或小于或等于约3.9(比如约3.5至约3.9)。
95.在一些实施例中，全面且顺应性地沉积内侧间隔物层132所用的介电材料于半导体结构100上以填入缺口130，接着回蚀刻介电材料以移除缺口130之外的介电材料，以形成内侧间隔物层132。在一些实施例中，保留于缺口130中的介电材料可形成内侧间隔物层132。在一些实施例中，沉积制程包括原子层沉积、化学气相沉积(如等离子体辅助化学气相沉积、低压化学气相沉积、或高深宽比制程)、另一合适技术、及/或上述的组合。在一些实施例中，回蚀刻制程包括非等向蚀刻制程(如干式等离子体蚀刻)、等向蚀刻制程(如干式化学
蚀刻、远端等离子体蚀刻、或湿式化学蚀刻)、及/或上述的组合。在一些实施例中，由于顺应性的沉积制程，可能形成缝隙(未图示)于内侧间隔物层132中。
96.如图2g-1至图2l-2所示，形成第二装置区50b所用的源极/漏极遮罩结构。图2g-1及图2g-2是一些实施例中，形成第一介电遮罩层134与第二介电遮罩层136之后的半导体结构100的剖视图。
97.如图2g-1及图2g-2所示的一些实施例，第一介电遮罩层134形成于半导体结构100上。在一些实施例中，第一介电遮罩层134沿着并覆盖源极/漏极凹陷128a及128b的下表面与侧壁、栅极间隔物层122及120的侧壁与上表面、以及虚置栅极层116的上表面。第一介电遮罩层134亦沿着并覆盖鳍状物间隔物层120’及122’的上表面与侧壁以及隔离结构110的上表面。
98.在一些实施例中，第一介电遮罩层134的组成为含硅的介电材料，比如氧化硅、氮化硅、碳化硅、氮氧化硅、另一合适的含硅介电材料、及/或上述的组合。在一些实施例中，全面顺应性地沉积第一介电遮罩层134的方法可采用原子层沉积、化学气相沉积(如低压化学气相沉积、等离子体辅助化学气相沉积、高密度等离子体化学气相沉积、高深宽比制程、或可流动的化学气相沉积)、另一合适方法、及/或上述的组合。
99.在一些实施例中，第一介电遮罩层134的组成不同于栅极间隔物层120及122与内侧间隔物132的组成。第一介电遮罩层134的蚀刻选择性不同于栅极间隔物层120及122与内侧间隔物132的蚀刻选择性。在一些实施例中，第一介电遮罩层134的组成为低介电常数(如小于约7)的介电材料。在一实施例中，第一介电遮罩层134的组成为氧化硅。在一些实施例中，第一介电遮罩层134的介电常数，大于栅极间隔物层120及122与内侧间隔物132的介电常数。在一些实施例中，第一介电遮罩层134的厚度t1为约至约至约
100.如图2g-1及图2g-2所示的一些实施例，可形成第二介电遮罩层136于第一介电遮罩层134上。在一些实施例中，第一介电遮罩层134与第二介电遮罩层136可部分填入源极/漏极凹陷128a及128b。
101.在一些实施例中，第二介电遮罩层136的组成为无硅的介电材料。在一些实施例中，第二介电遮罩层136的组成为两性金属的氧化物，比如氧化锌、氧化铝、氧化锡、氧化铅、氧化铍、氧化铬(如一氧化铬、三氧化二铬、或四氧化三铬)、及/或上述的组合。在一些实施例中，全面顺应性地沉积第二介电遮罩层136的方法可采用原子层沉积、化学气相沉积(如低压化学气相沉积、等离子体辅助化学气相沉积、高密度等离子体化学气相沉积、高深宽比制程、或可流动的化学气相沉积)、物理气相沉积、另一合适方法、或上述的组合。在一些实施例中，第二介电遮罩层136亦可形成于晶圆的背侧与侧壁(或斜面)上。在沉积制程之后，可进行清洁制程以移除晶圆的背侧与侧壁(或斜面)上的第二介电遮罩层136。不清洁晶圆前侧上的第二介电遮罩层136，因此无材料损失。
102.在一些实施例中，第二介电遮罩层136的组成材料与第一介电遮罩层134不同。在一些实施例中，第二介电遮罩层136的蚀刻选择性与第一介电遮罩层134不同。在一些实施例中，第二介电遮罩层136的组成为高介电常数(如大于约7)的介电材料。在一些实施例中，第二介电遮罩层136的组成为氧化铝。在一些实施例中，第二介电遮罩层136的介电常数高于第一介电遮罩层134、栅极间隔物层120及122、与内侧间隔物132的介电常数。在一些实施例中，第二介电遮罩层136的厚度t2为约至约在一些实施例中，第二介电遮罩层
136的厚度t2可大于、实质上等于、或小于第一介电遮罩层134的厚度t1。
103.图2h-1及图2h-2是一些实施例中，形成三层遮罩结构之后的半导体结构100的剖视图。
104.如图2h-1及图2h-2所示的一些实施例，填充层138形成于第二介电遮罩层136上，并超填源极/漏极凹陷128a及128b的其余部分。在一些实施例中，填充层138形成于虚置栅极结构112的上表面上。填充层138可作为平坦化层，以提供后续光微影制程所用的实质上平坦表面。
105.在一些实施例中，填充层138为底抗反射涂层如无机材料或有机材料(如聚合物、寡聚物、或单体)。在一些实施例中，填充层138的组成为含碳与氧的有机材料，其组成为交联的光敏材料。在一些实施例中，填充层138的形成方法可为旋转涂布制程、化学气相沉积制程(如低压化学气相沉积、等离子体辅助化学气相沉积、高密度等离子体化学气相沉积、高深宽比制程、或可流动的化学气相沉积)、另一合适方法、或上述的组合。在一些实施例中，填充层138的蚀刻选择性与第二介电遮罩层136不同。在一些实施例中，填充层138的厚度t3为约至约其可自源极/漏极凹陷128a或128b的底部量测。
106.在一些实施例中，三层遮罩结构形成于填充层138上。如图2h-1及2h-2所示的一些实施例，三层遮罩结构包括第三介电遮罩层140作为底层、底抗反射涂层142作为中间层、与及顶部光阻遮罩144。在一些实施例中，第三介电遮罩层140形成于填充层138上。在一些实施例中，第三介电遮罩层140的组成为无硅的介电材料。在一些实施例中，第三介电遮罩层140的组成为两性金属的氧化物，比如氧化锌、氧化铝、氧化锡、氧化铅、氧化铍、氧化铬(如一氧化铬、三氧化二铬、或四氧化三铬)、及/或上述的组合。在一些实施例中，全面顺应性地沉积第三介电遮罩层140的方法可采用原子层沉积、化学气相沉积(如低压化学气相沉积、等离子体辅助化学气相沉积、高密度等离子体化学气相沉积、高深宽比制程、或可流动的化学气相沉积)、物理气相沉积、另一合适方法、或上述的组合。
107.在一些实施例中，第三介电遮罩层140的组成为高介电常数(如大于约7)的介电材料。在一些实施例中，第三介电遮罩层140的组成材料与第二介电遮罩层136相同。在一些实施例中，第三介电遮罩层140的组成为氧化铝。在一些实施例中，第三介电遮罩层140的蚀刻选择性不同于下方的填充层138与上方的底抗反射涂层142的蚀刻选择性。在一些实施例中，第三介电遮罩层140的厚度t4为约至约在一些实施例中，第三介电遮罩层140的厚度t4大于第一介电遮罩层134的厚度t1与第二介电遮罩层136的厚度t2。
108.在一些实施例中，底抗反射涂层142形成于填充层138上。底抗反射涂层142可与上述的底抗反射涂层材料类似或相同。在一些实施例中，底抗反射涂层142的厚度t5为约至约在一些实施例中，底抗反射涂层142的厚度t5大于第三介电遮罩层140的厚度t3。
109.在一些实施例中，顶部光阻遮罩144形成于底抗反射涂层142上。在一些实施例中，顶部光阻遮罩144覆盖基板102的第二装置区50b，且未覆盖第一装置区50a。在一些实施例中，顶部光阻遮罩144的厚度t6为约至约在一些实施例中，顶部光阻遮罩144的厚度t6大于底抗反射涂层142的厚度t5。
110.在一些实施例中，顶部光阻遮罩144的形成方法为光微影制程。光微影制程可包含
形成光阻层于底抗反射涂层142上(如旋转涂布)、进行曝光前烘烤制程、采用光罩进行曝光制程、进行曝光后烘烤制程、以及进行显影制程。在曝光制程时，光阻层可曝光至射线能量(如紫外光、深紫外光、或极紫外光)，其中光罩阻挡、穿透、及/或反射射线至光阻层，端视光照的光照图案及/或光罩种类而定，以投影对应光罩图案的影像至光阻层上。由于光阻层对射线能量敏感，光阻层的曝光部分将产生化学变化，而光阻层的曝光部分(或未曝光部分)在显影制程时将溶解，端视光阻层的特性与显影制程中所用的显影溶液的特性而定。在显影之后，图案化的光阻层形成底部光阻遮罩144，其包括光阻图案以对应光罩。
111.图2i-1及图2i-2是一些实施例中，进行一或多道蚀刻制程之后的半导体结构100的剖视图。
112.如图2i-1及图2i-2所示的一些实施例，采用顶部光阻遮罩144进行一或多道蚀刻制程，以移除基板102的第一装置区50a中的底抗反射涂层142、第三介电遮罩层140、与填充层138的部分，并露出第一装置区50a中的第二介电遮罩层136。一些实施例在一或多道蚀刻制程之后，露出第二装置区50b中的第三介电遮罩层140的一部分。
113.举例来说，可进行第一蚀刻制程以移除第一装置区50a中的底抗反射涂层142的一部分，直到露出第三介电遮罩层140(其可作为第一蚀刻制程中的蚀刻停止层)。在一些实施例中，第一蚀刻制程可为非等向蚀刻制程(如干式等离子体蚀刻)、等向蚀刻制程(如干式化学蚀刻、远端等离子体蚀刻、或湿式化学蚀刻)、灰化制程、及/或上述的组合。在第一蚀刻制程之后可完全消耗第二装置区50b中的顶部光阻遮罩144，或者改由额外的灰化制程移除第二装置区50b中的顶部光阻遮罩144，以露出第二装置区50b中的底抗反射涂层142的一部分，其可作为后续蚀刻制程所用的蚀刻遮罩。
114.接着可进行第二蚀刻制程以移除第一装置区50a中的第三介电遮罩层140的一部分，直到露出填充层138(其可作为第二蚀刻制程中的蚀刻停止层)。在一些实施例中，第二蚀刻制程为湿蚀刻制程，其采用ph值为约3至约6.8的酸性溶液，或ph值为约7.2至约11的碱性溶液。在一些实施例中，第二蚀刻制程采用caros溶液，其包含硫酸与过氧化氢。在第二蚀刻制程之后，可由额外的蚀刻制程或灰化制程移除第二装置区50b中的底抗反射涂层142，以露出第二装置区50b中的第三介电遮罩层140的一部分。第三介电遮罩层140可作为后续蚀刻制程所用的蚀刻遮罩。
115.之后可进行第三蚀刻制程以移除第一装置区50a中的填充层138的一部分，直到露出第二介电遮罩层136。第二介电遮罩层136可作为第三蚀刻制程中的蚀刻停止层。在一些实施例中，第三蚀刻制程可为非等向干蚀刻制程(如干式等离子体蚀刻)、等向蚀刻制程(如干式化学蚀刻、远端等离子体蚀刻、或湿式化学蚀刻)、灰化制程、及/或上述的组合。在第三蚀刻制程之后，第二装置区50b中的第三介电遮罩层140的一部分可维持实质上未蚀刻，且可作为后续蚀刻制程中的蚀刻遮罩。
116.图2j-1及图2j-2是一些实施例中，移除第一装置区50a中的第二介电遮罩层136的一部分之后的半导体结构100的剖视图。
117.如图2j-1及图2j-2所示的一些实施例，进行蚀刻制程以移除第一装置区50a中的第二介电遮罩层136的部分，以露出第一装置区50a中的第一介电遮罩层134的一部分。一些实施例在蚀刻制程时，亦可移除第二装置区50b中的第三介电遮罩层140，以露出第二装置区50b中的填充层138。在一些实施例中，源极/漏极遮罩结构覆盖第二装置区50b，并部分填
入源极/漏极凹陷128b。
118.在一些实施例中，蚀刻制程采用湿蚀刻制程，其可采用ph值为约3至约6.8的酸性溶液，比如稀释氯化氢溶液、稀释氢氟酸溶液、另一合适溶液、及/或上述的组合。在一些实施例中，稀氢氟酸溶液的氢氟酸浓度为约0.1体积％至约0.3体积％。在一些实施例中，蚀刻制程采用蚀刻制程，其采用的碱性溶液其ph值为约7.2至约11，比如稀氢氧化铵溶液。
119.图2k-1及图2k-2是一些实施例中，移除第一装置区50a中的第一介电遮罩层134的一部分之后的半导体结构100的剖视图。
120.如图2k-1及图2k-2所示的一些实施例，进行蚀刻制程以移除第一装置区50a中的第一介电遮罩层134的部分，以露出鳍状结构104a的源极/漏极区、内侧间隔物132、栅极间隔物层122及120、与虚置栅极层116。在一些实施例中，亦可露出第一装置区50a中的鳍状物间隔物层120’及122’与隔离结构110。在一些实施例中，第二装置区50b中的第一介电遮罩层134与第二介电遮罩层136的部分可一起作为源极/漏极遮罩结构。
121.在一些实施例中，蚀刻制程采用湿蚀刻制程，其采用ph值为约3至约6.8的酸性溶液，比如稀释氯化氢溶液或稀释氢氟酸溶液。在一些实施例中，稀释氢氟酸溶液的氢氟酸浓度为约0.1体积％至约0.3体积％。在一些实施例中，蚀刻制程采用湿蚀刻制程，其采用ph值为约7.2至约11的碱性溶液，比如稀释氢氧化铵溶液。在一些实施例中，移除第二介电遮罩层136所用的蚀刻制程与移除第一介电遮罩层134所用的蚀刻制程为单一的连续蚀刻制程，因此可同时移除第二介电遮罩层136与第一介电遮罩层134。在一些实施例中，移除第二介电遮罩层136所用的蚀刻制程与移除第一介电遮罩层134所用的蚀刻制程为分开的蚀刻制程。
122.在一些实施例中，移除第一介电遮罩层134所用的蚀刻制程可包含主要蚀刻步骤，其自第一装置区50a移除第一介电遮罩层134的主要部分。一旦开始自第一介电遮罩层134露出一些层状物(如鳍状结构104a、内侧间隔物132、栅极间隔物层122及120、虚置栅极层116、隔离结构110、及/或鳍状物间隔物层120’)，则完成主要蚀刻步骤。主要蚀刻步骤的时间取决于蚀刻的时间模式或终点模式。
123.在一些实施例中，移除第一介电遮罩层134所用的蚀刻制程亦包括在主要蚀刻步骤之后的过蚀刻步骤，以自第一装置区50a部分或完全移除第一介电遮罩层134的其余部分。过蚀刻步骤的时间可为主要蚀刻步骤的时间的5％至约30％。为了避免移除第一介电遮罩层134所用的蚀刻制程时，额外损失栅极间隔物层122及120及/或内侧间隔物132，过蚀刻步骤的时间可取决于第一介电遮罩层134与栅极间隔物层122及120(或内侧间隔物132)之间的蚀刻选择性差异。栅极间隔物层122及120及/或内侧间隔物132的低介电常数材料损失可能劣化最终半导体装置的效能如速度。在一些实施例中，移除第一介电遮罩层134所用的蚀刻制程不包括过蚀刻制程，而第一介电遮罩层134的残留物可能保留于上述的层状物上。
124.举例来说，当第一介电遮罩层134与栅极间隔物层122及120(或内侧间隔物132)之间的蚀刻选择性差异较大时，可进行过蚀刻步骤直到完全移除残留的第一介电遮罩层134。当第一介电遮罩层134与栅极间隔物层122及120(或内侧间隔物132)之间的蚀刻选择性差异较小时，过蚀刻步骤之后的第一介电遮罩层134可少量残留于鳍状结构104a的源极/漏极区、内侧间隔物132、及/或栅极间隔物层122及120上。
125.当第一介电遮罩层134少量残留于鳍状结构104a的源极/漏极区上时，不会负面影
及122’，因此源极/漏极结构146a具有狭窄的底部。一旦成长源极/漏极结构146a以自鳍状物间隔物层120’及122’凸起，源极/漏极结构146a可成长为具有特定结晶方向的晶面表面，使源极/漏极结构146a具有较宽的上侧部分。虽然图式中的源极/漏极结构146a具有晶面平面，但一些其他实施例中的源极/漏极结构146a可具有弧形表面。
135.图2n-1及图2n-2是一些实施例中，移除第二装置区50b中的第二介电遮罩层136与第一介电遮罩层134的部分之后的半导体结构100的剖视图。
136.如图2n-1及图2n-2所示的一些实施例，自基板102的第二装置区50b移除第二介电遮罩层136与第一介电遮罩层134，以露出鳍状结构104b的源极/漏极区、内侧间隔物132、栅极间隔物层122及120、与虚置栅极层116。在一些实施例中，亦露出第二装置区50b中的隔离结构110与鳍状物间隔物层120’与122’。
137.在一些实施例中，第二介电遮罩层136与第一介电遮罩层134的移除制程可为蚀刻制程，其采用含硫酸与过氧化氢的caros溶液。在一些实施例中，移除第二介电遮罩层136的方法可为蚀刻制程，其可与图2j-1及图2j-2相关的上述蚀刻制程相同或类似。在一些实施例中，第一介电遮罩层134的移除制程可为蚀刻制程，其可与图2k-1及图2k-2所示的上述蚀刻制程类似或相同。在蚀刻制程时，由于第一介电遮罩层134与第二介电遮罩层136的蚀刻选择性与源极/漏极结构146a的蚀刻选择性之间的差异大，源极/漏极结构146a的外延半导体材料损失少。
138.类似地，当第一介电遮罩层134少量残留于鳍状结构104b的源极/漏极区上时，不会负面影响后续外延成长源极/漏极结构。此外，残留于栅极间隔物层120及122及/或内侧间隔物132上的第一介电遮罩层134，不会明显增加后续形成的源极/漏极结构与最终栅极堆叠之间的整体电容。
139.如图2o-1至图2p-2所示，形成第一装置区50a所用的源极/漏极遮罩结构。第一装置区50a所用的源极/漏极遮罩结构的形成方法，可与图2g-1至图2l-1所示的第二装置区50b所用的源极/漏极遮罩结构的形成方法类似。图2o-1及图2o-2是一些实施例中，形成三层遮罩结构之后的半导体结构100的剖视图。
140.如图2o-1及图2o-2所示的一些实施例，依序形成第四介电遮罩层148、第五介电遮罩层150、填充层152、与三层遮罩结构于半导体结构100上。在一些实施例中，三层遮罩结构包括第六介电遮罩层154作为底层、底抗反射涂层156作为中间层、以及顶部光阻遮罩158。在一些实施例中，顶部光阻遮罩158覆盖基板102的第一装置区50a而不覆盖第二装置区50b。
141.第四介电遮罩层148与第五介电遮罩层150的材料与形成方法，可与图2g-1及图2g-2所示的上述第一介电遮罩层134与第二介电遮罩层136的材料与形成方法类似或相同。填充层152、第六介电遮罩层154、底抗反射涂层156、与顶部光阻遮罩158的材料与形成方法，可与图2h-1及图2h-2的上述填充层138、第三介电遮罩层140、底抗反射涂层142、与顶部光阻遮罩144的材料与形成方法类似或相同。
142.图2p-1及图2p-2是一些实施例中，形成第一装置区50a所用的源极/漏极遮罩结构之后的半导体结构100的剖视图。
143.如图2p-1及图2p-2所示的一些实施例，可采用顶部光阻遮罩158进行多个蚀刻制程于半导体结构100上，以自第二装置区50b移除底抗反射涂层156、第六介电遮罩层154、填
充层152、第五介电遮罩层150、与第四介电遮罩层148，并露出鳍状结构104b的源极/漏极区、内侧间隔物132、栅极间隔物层122及120、与虚置栅极层116。在一些实施例中，亦露出第二装置区50b中的隔离结构110与鳍状物间隔物层120’及122’。
144.移除底抗反射涂层156、第六介电遮罩层154、与填充层152所用的蚀刻制程，可与图2i-1及图2i-2所示的上述蚀刻制程类似或相同。移除第五介电遮罩层150所用的蚀刻制程，可与图2j-1及图2j-2所示的上述蚀刻制程类似或相同。移除第四介电遮罩层148所用的蚀刻制程，可与图2k-1及图2k-2所示的上述蚀刻制程类似或相同。
145.在一些实施例中，之后自第一装置区50b移除填充层152。移除填充层152所用的蚀刻制程，可与图2l-1及图2l-2所示的上述蚀刻制程类似或相同。
146.类似地，移除第四介电遮罩层148所用的蚀刻制程之后，若第四介电遮罩层148少量残留于鳍状结构104b的源极/漏极区上，不会负面影响后续外延成长源极/漏极结构，因为第四介电遮罩层148的组成为含硅介电材料(如氧化硅)。此外，第四介电遮罩层148残留于栅极间隔物层122及120及/或内侧间隔物132上，不会明显增加后续形成的源极/漏极结构与最终栅极堆叠之间的整体电容，因为第四介电遮罩层148具有较低的介电常数。
147.本公开实施例采用低介电常数的第四介电遮罩层148作为源极/漏极结构的底层，因此可实质上完全移除高介电常数的第五介电遮罩层150。此外，低介电常数的第四介电遮罩层148可提供低介电常数的间隔物损失与源极/漏极遮罩结构的残留之间的良好平衡，进而加大图案化源极/漏极遮罩结构的制程容许范围。
148.图2q-1及图2q-2是一些实施例中，形成源极/漏极结构146b之后的半导体结构100的剖视图。
149.如图2q-1及图2q-2所示的一些实施例，采用外延成长制程形成源极/漏极结构146b于半导体结构100的第二装置区50b的源极/漏极凹陷128b中。外延成长制程可为分子束外延、有机金属化学气相沉积、气相外延、另一合适技术、或上述的组合。可在外延成长制程之前进行预清洁制程。举例来说，可采用稀释氢氧化铵溶液的湿式清洁及/或硅钴镍清洁制程。在一些实施例中，源极/漏极结构146b成长于鳍状结构104b的源极/漏极区上。在一些实施例中，源极/漏极结构146b邻接鳍状结构104b的第二半导体层108与内侧间隔物层132。
150.在一些实施例中，鳍状结构104b用于形成n型通道的纳米结构晶体管，而源极/漏极结构146b的组成为半导体材料如磷化硅、砷化硅、碳磷化硅、碳化硅、硅、砷化镓、另一合适的半导体材料、或上述的组合。在一些实施例中，源极/漏极结构146b可在外延成长制程时掺杂n型掺质。举例来说，n型掺质可为磷或砷。举例来说，源极/漏极结构146b可为外延成长的硅且掺杂磷以形成掺杂磷的硅源极/漏极结构，及/或掺杂砷以形成掺杂砷的硅源极/漏极结构。
151.在一些实施例中，源极/漏极遮罩结构的第五介电遮罩层150在源极/漏极结构146b的外延成长制程时，足以避免外延的半导体材料成长于第五介电遮罩层150的介电表面上。如此一来，后续制程可轻易移除源极/漏极遮罩结构。源极/漏极结构146b的狭窄底部可局限于鳍状物间隔物层120’及122’之间，而较宽的上侧部分具有晶面表面。虽然图式中的源极/漏极结构146b具有晶面表面，一些其他实施例中的源极/漏极结构146b可具有弧形表面。
152.图2r-1及图2r-2是一些实施例中，移除第一装置区50a中的第五介电遮罩层150与
第四介电遮罩层148的部分之后的半导体结构100的剖视图。
153.如图2r-1及图2r-2所示的一些实施例，自基板102的第一装置区50a移除第五介电遮罩层150与第四介电遮罩层148，以露出源极/漏极结构146a、栅极间隔物层122及120、与虚置栅极层116。在一些实施例中，亦露出隔离结构110与第一装置区50a中的鳍状物间隔物层120’及122’。移除制程可与图2n-1及图2n-2的上述移除制程类似或相同。类似地，当第四介电遮罩层148少量残留于栅极间隔物层122及120上，源极/漏极结构146a与后续形成的最终栅极堆叠之间的整体电容不会明显增加。
154.图2s-1及图2s-2是一些实施例中，形成接点蚀刻停止层160与层间介电层162之后的半导体结构100的剖视图。
155.如图2s-1及图2s-2所示的一些实施例，接点蚀刻停止层160形成于半导体结构100上。在一些实施例中，接点蚀刻停止层160覆盖并沿着源极/漏极结构146a及146b的较宽上侧部分的表面、栅极间隔物层122的侧壁、鳍状物间隔物层122’的上侧部分的侧壁、鳍状物间隔物层120’的上侧部分、与隔离结构110的上侧表面延伸。如图2s-1及图2s-2所示的一些实施例中，之后形成层间介电层162于接点蚀刻停止层160上。
156.在一些实施例中，接点蚀刻停止层160的组成为含硅介电材料，比如氧化硅、氮化硅、碳氧化硅、碳化硅、掺杂氧的碳化硅、掺杂氧的碳氮化硅、或上述的组合。在一些实施例中，可全面地顺应性沉积接点蚀刻停止层160所用的介电材料于半导体结构100上，且沉积方法可采用化学气相沉积(如低压化学气相沉积、等离子体辅助化学气相沉积、高密度等离子体化学气相沉积、高深宽比制程、或可流动的化学气相沉积)、原子层沉积、另一合适方法、或上述的组合。
157.在一些实施例中，层间介电层162的组成为介电材料如未掺杂的硅酸盐玻璃、掺杂的氧化硅(如硼磷硅酸盐玻璃、氟硅酸盐玻璃、磷硅酸盐玻璃、硼硅酸盐玻璃)、及/或另一合适的介电材料。在一些实施例中，层间介电层162的材料可与接点蚀刻停止层160不同。在一些实施例中，层间介电层162所用的介电材料的沉积方法可采用化学气相沉积(如高密度等离子体化学气相沉积、等离子体辅助化学气相沉积、高深宽比制程、或可流动的化学气相沉积)、另一合适技术、及/或上述的组合。之后采用化学机械研磨等方法移除高于虚置栅极层116的上表面的接点蚀刻停止层160与层间介电层162的介电材料，直到露出虚置栅极结构112的上表面。在一些实施例中，层间介电层162的上表面与虚置栅极层116的上表面实质上共平面。
158.图2t-1及图2t-2是一些实施例中，形成栅极沟槽164与间隙166之后的半导体结构100的剖视图。
159.如图2t-1所示的一些实施例，采用蚀刻制程移除虚置栅极结构112以形成栅极沟槽164。在一些实施例中，栅极沟槽164露出鳍状结构104a及104b的通道区ch。在一些实施例中，栅极沟槽164亦露出栅极间隔物层120面对通道区的内侧侧壁。
160.在一些实施例中，蚀刻制程包括一或多道蚀刻制程。举例来说，当虚置栅极层116的组成为多晶硅时，可采用湿蚀刻剂如氢氧化四甲基铵以选择性移除虚置栅极层116。举例来说，之后可采用等离子体干蚀刻、干式化学蚀刻、及/或湿蚀刻移除虚置栅极介电层114。
161.如图2t-1所示的一些实施例，采用蚀刻制程移除鳍状结构104a及104b的第一半导体层106以形成间隙166。内侧间隔物层132可作为蚀刻制程中的蚀刻停止层，其可保护源
极/漏极结构146a及146b免于损伤。在一些实施例中，间隙166形成于鳍状结构104a与鳍状结构104b其相邻的第二半导体层108之间，以及最下侧的第二半导体层108与下侧鳍状物单元104l之间。在一些实施例中，间隙166亦露出内侧间隔物层132面对通道区的内侧侧壁。
162.一些实施例在蚀刻制程之后，露出第二半导体层108的四个主要表面(图2t-1仅显示上表面与下表面)。在一些实施例中，露出的第二半导体层108可形成纳米结构，其作为最终半导体装置(如纳米结构晶体管)的通道区。
163.在一些实施例中，蚀刻制程包括选择性湿蚀刻制程如采用氢氧化铵、过氧化氢、与水的混合物的蚀刻制程。在一些实施例中，湿蚀刻制程采用蚀刻剂如氢氧化铵、氢氧化四甲基铵、乙二胺邻苯二酚、及/或氢氧化钾溶液。在一些实施例中，内侧间隔物层132作为蚀刻制程中的蚀刻停止层。
164.图2u-1及图2u-2是一些实施例中，形成最终栅极堆叠168之后的半导体结构100的剖视图。
165.如图2u-1所示的一些实施例，栅极介电层170形成于纳米结构如第二半导体层108的露出表面上，并包覆纳米结构如第二半导体层108的露出表面。在一些实施例中，栅极介电层170亦沿着并覆盖栅极间隔物层120面对通道区的内侧侧壁。在一些实施例中，栅极介电层170亦沿着并覆盖内侧间隔物层132面对通道区的内侧侧壁。
166.栅极介电层170可包含界面层与形成于界面层上的高介电常数的介电层。界面层的组成可为化学形成的氧化硅，其形成方法可为一或多道清洁制程如含臭氧、氢氧化铵与过氧化氢与水的混合物、及/或氯化氢与过氧化氢与水的混合物的清洁制程。界面层的形成方法可为氧化纳米结构如第二半导体层108的外侧部分，且可形成于纳米结构如第二半导体层108其露出的主要表面上，而不形成于介电层(如栅极间隔物与内侧间隔物)的表面上。在一些实施例中，高介电常数的介电层之组成为具有高介电常数(比如大于3.9)的介电材料。在一些实施例中，高介电常数的介电层包括氧化铪、氧化钛、氧化铪锆、三氧化二钽、氧化铪硅、氧化锆、氧化锆硅、氧化镧、氧化铝、氧化锆、氧化钛、五氧化二钽、氧化钇、钛酸锶、钛酸钡、氧化钡锆、氧化铪锆、氧化铪镧、氧化铪硅、氧化镧硅、氧化铝硅、氧化铪钽、氧化铪钛、钛酸钡锶、氮化硅、氮氧化硅、上述的组合、或另一合适材料。高介电常数的介电层的沉积方法可采用原子层沉积、物理气相沉积、化学气相沉积、及/或另一合适技术。
167.如图2u-1所示的一些实施例，金属栅极层172形成于栅极介电层170上并填入栅极沟槽164与间隙的其余部分。在一些实施例中，金属栅极层172包覆纳米结构如第二半导体层108。在一些实施例中，金属栅极层172的组成为多种导电材料如金属、金属合金、导电金属氧化物及/或氮化物、另一合适导电材料、及/或上述的组合。举例来说，金属栅极层172的组成可为钛、银、吕、氮化钛铝、碳化钽、碳氮化钽、氮化钽硅、锰、锆、氮化钛、氮化钽、钌、钼、铝、氮化钨、铜、钨、铼、铱、钴、镍、另一合适的导电材料、或上述的多层。
168.金属栅极层172可为扩散阻障层、具有选定功函数以增进n型通道场效晶体管或p型通道场效晶体管所用的装置效能(如临界电压)的功函数层、避免氧化功函数层的盖层、使功函数层粘着至下一层的粘着层、降低栅极堆叠的总店组的金属填充层、及/或另一合适层状物的多种组合的多层结构。金属栅极层172的形成方法可采用原子层沉积、物理气相沉积、化学气相沉积、电子束蒸镀、或另一合适制程。可分开形成n型通道纳米结构晶体管(如第二装置区50b中的晶体管)与p型纳米结构晶体管(如第一装置区50a中的晶体管)所用的
金属栅极层172，使其可采用不同的功函数材料。
169.在一些实施例中，可进行平坦化制程如化学机械研磨于半导体结构100上，以移除高于层间介电层162的上表面之栅极介电层170与金属栅极层172的材料。一些实施例在平坦化制程之后，金属栅极层172的上表面与层间介电层162的上表面实质上共平面。
170.在一些实施例中，栅极介电层170与金属栅极层172可结合成最终栅极堆叠168。在一些实施例中，最终栅极堆叠168延伸于y方向中。因此在一些实施例中，最终栅极堆叠168的纵轴平行于y方向。在一些实施例中，最终栅极堆叠168包覆每一纳米结构如第二半导体层108，并插置于源极/漏极结构146a之间以及源极/漏极结构146b之间。
171.一些实施例在第一装置区50a中，最终栅极堆叠168与源极/漏极结构146a结合以形成纳米结构晶体管如p型通道纳米结构晶体管。一些实施例在第二装置区50b中，最终栅极堆叠168与源极/漏极结构146b结合以形成纳米结构晶体管如n型通道纳米结构晶体管。最终栅极堆叠147可接合纳米结构如第二半导体层108的通道区，使操作时的电流可流动于源极/漏极结构146a之间以及源极/漏极结构146b之间。
172.应理解的是，半导体结构100可进行后续的互补式金属氧化物半导体制程以形成多种结构(如多层内连线结构，比如连接至栅极及/或源极/漏极结构的接点、通孔、线路、金属间介电层、钝化层、或类似物)于半导体结构100上。
173.本公开实施例采用双层的源极/漏极遮罩结构，其包括含硅介电遮罩层(如第一介电遮罩层134与第四介电遮罩层148)，以及高介电常数的介电遮罩层(如第二介电遮罩层136与第五介电遮罩层150)位于含硅介电遮罩层上。可提供低介电常数的间隔物损失与源极/漏极遮罩结构残留量之间的良好平衡，进而加大图案化源极/漏极遮罩结构的制程容许范围。如此一来，可改善最终半导体装置的良率与效能。
174.图3a至图3g是一些实施例中，多种中间阶段的半导体结构对应图1所示的剖面x-x的剖视图。图3a至图3g的实施例与图2a-1至图2u-2所示的实施例类似，差别在于第一介电遮罩层134保留于内侧间隔物132中。
175.图3a是一些实施例中，进行图2a-1至图2f-2的上述步骤之后的半导体结构200的剖视图。
176.在一些实施例中，形成鳍状结构104a及104b于基板102上，并形成隔离结构110(图2a-2)以围绕鳍状结构104a及104b的下侧鳍状物单元104l。在一些实施例中，形成虚置栅极结构112以围绕鳍状结构104a及104b的通道区，并依序形成栅极间隔物层120及122于半导体结构200上。一些实施例进行一或多道蚀刻制程，以移除栅极间隔物层120及122的水平部分，并使鳍状结构104a及104b的源极/漏极区凹陷以形成源极/漏极凹陷128a于第一装置区50a中，并形成源极/漏极凹陷128b于第二装置区50b中。一些实施例在半导体结构200上进行蚀刻制程，以自源极/漏极凹陷128a及128b使鳍状结构104a及104b的第一半导体层106横向凹陷，而形成缺口130以邻接鳍状结构104a及104b的第一半导体层106。如图3a所示的一些实施例，由于顺应性沉积内侧间隔物层132，因此形成缝隙202于内侧间隔物层132中。
177.图3b是一些实施例中，进行图2g-1至图2h-2的上述步骤之后的半导体结构200的剖视图。
178.在一些实施例中，第一介电遮罩层134、第二介电遮罩层136、填充层138、与含有第三介电遮罩层140、底抗反射涂层142、与顶部光阻遮罩144的三层遮罩结构形成于半导体结
构200上。在一些实施例中，形成第一介电遮罩层134、第二介电遮罩层136、填充层138、与含有第三介电遮罩层140、底抗反射涂层142、与顶部光阻遮罩144的三层遮罩结构于半导体结构200上。如图3b所示的一些实施例，形成第一介电遮罩层134以填入缝隙202。
179.图3c是一些实施例中，进行图2i-1至图2l-2所示的上述步骤之后的半导体结构200的剖视图。
180.在一些实施例中，采用顶部光阻遮罩144进行一或多道蚀刻制程，以移除基板102的第一装置区50a中的底抗反射涂层142、第三介电遮罩层140、填充层138、第二介电遮罩层136、与第一介电遮罩层134的部分，进而露出鳍状结构104a的源极/漏极区。一些实施例在移除第一介电遮罩层134的蚀刻制程(图2k-1及图2k-2)之后，填入缝隙202的第一介电遮罩层134的部分保留于内侧间隔物132中，并标示为保留部分134’。第一介电遮罩层134的保留部分134’可作为内侧间隔物的一部分。
181.图3d是一些实施例中，进行图2m-1至图2m-2的上述步骤之后的半导体结构200的剖视图。
182.在一些实施例中，采用外延成长制程形成源极/漏极结构146a于半导体结构200的第一装置区50a的源极/漏极凹陷128a中。
183.图3e是一些实施例中，进行图2n-1至图2p-2的上述步骤之后的半导体结构200的剖视图。
184.在一些实施例中，移除第二装置区50b所用的遮罩结构。一些实施例在移除第一介电遮罩层134的蚀刻制程(图2n-1及图2n-2)之后，填入缝隙202的第一介电遮罩层134的部分保留于内侧间隔物132中，并标示为保留部分134’。第一介电遮罩层134的保留部分134’可作为内侧间隔物的一部分。
185.在一些实施例中，第四介电遮罩层148、第五介电遮罩层150、填充层152(图2o-1)、与含有第六介电遮罩层154、底抗反射涂层156、与顶部光阻遮罩158的三层遮罩结构(图2o-1)形成于半导体结构200上。在一些实施例中，采用顶部光阻遮罩158进行一或多道蚀刻制程，以移除基板102的第二装置区50b中的底抗反射涂层156、第六介电遮罩层154、填充层152、第五介电遮罩层150、与第四介电遮罩层148，进而露出鳍状结构104b的源极/漏极区。
186.图3f是一些实施例中，进行图2q-1至图2r-2的上述步骤之后的半导体结构200的剖视图。
187.在一些实施例中，采用外延成长制程形成源极/漏极结构146b于半导体结构200的第二装置区50b的源极/漏极凹陷128b中。在一些实施例中，移除第一装置区50a所用的遮罩结构。
188.图3g是一些实施例中，进行图2s-1至图2u-2的上述步骤之后的半导体结构200的剖视图。
189.在一些实施例中，依序形成接点蚀刻停止层160与层间介电层162于半导体结构200上。在一些实施例中，采用蚀刻制程移除虚置栅极结构112以形成栅极沟槽164(图2t-1)。在一些实施例中，采用蚀刻制程移除鳍状结构104a及104b的第一半导体层106，以形成间隙166(图2t-1)。在一些实施例中，形成最终栅极堆叠168以包覆每一纳米结构(如鳍状结构104a的第二半导体层108)。
190.第一介电遮罩层134的保留部分134’保留于内侧间隔物132中，不会负面影响源
极/漏极结构的外延成长。此外，不会明显增加源极/漏极结构与最终栅极堆叠之间的整体电容。此外，由于第一介电遮罩层134的保留部分134’填入缝隙202，内侧间隔物层132(与保留部分134’)可更坚固以抵抗形成间隙166(图2u-1)所用的蚀刻制程。如此一来，可改善最终半导体装置的良率与效能。
191.图4是一些实施例中，半导体结构400的剖视图。图4所示的半导体结构400与图2u-1所示的半导体结构100类似，差别在于第一介电遮罩层134保留于栅极间隔物层122上。
192.一些实施例在自第一装置区50a移除第一介电遮罩层134的蚀刻制程(图2k-1及图2k-2)之后，第一介电遮罩层134的一部分保留于第一装置区50a中的栅极间隔物层122上。一些实施例在自第二装置区50b移除第一介电遮罩层134的蚀刻制程(图2n-1及图2n-2)之后，可保留第一介电遮罩层134的一部分于第二装置区50b中的栅极间隔物层122上。第一介电遮罩层134的保留部分可作为栅极间隔物层的一部分，且可标示为保留部分134”。第一介电遮罩层134保留于栅极间隔物层122上的保留部分134”不会负面影响源极/漏极结构的外延成长。此外，源极/漏极结构与最终栅极堆叠之间的整体电容不会明显增加。
193.图5a-1及图5a-2是一些实施例中，形成半导体结构的多种中间阶段的剖视图，其中图式末尾为「-1」者(如图5a-1)为对应图1所示的剖面x-x的剖视图，而图式末尾为「-2」者(如图5a-2)为对应图1所示的剖面y-y的剖视图。图5a-1及图5a-2的实施例与图2a-1至图2u-2所示的实施例类似，差别在于全绕式栅极场效晶体管形成于第一装置区50a中，而鳍状场效晶体管装置形成于第二装置区50b中。
194.图5a-1及图5a-2是一些实施例中，形成鳍状结构104a、鳍状结构404b、与隔离结构110之后的半导体结构400的剖视图。
195.如图5a-1及图5a-2所示的一些实施例，基板102包括鳍状结构104a形成其中的第一装置区50a，与鳍状结构404b形成其中的第二装置区50b。在一些实施例中，第一装置区50a为p型装置区，且可用于形成p型半导体装置(如p型通道纳米结构晶体管)。在一些实施例中，第二装置区50b为n型装置区，且可用于形成n型半导体装置(如n型通道鳍状场效晶体管)。
196.在一些实施例中，形成鳍状结构104a及404b的方法包括采用蚀刻制程使第一装置区50a的基板102之上侧部分凹陷，以形成空间于第一装置区50a中。接着采用外延成长制程以形成外延堆叠于基板102上。蚀刻制程可为非等向蚀刻制程如杆式等离子体蚀刻、等向蚀刻制程如干式化学蚀刻、远端等离子体蚀刻或湿式化学蚀刻、及/或上述的组合。外延堆叠的材料、组成、与形成方法可与图2a-1及图2a-2所示的上述外延堆叠类似或相同。在一些实施例中，可进行平坦化制程如化学机械研磨或回蚀刻制程，以移除基板102上的外延堆叠的一部分，直到露出基板102的上表面。一些实施例在平坦化制程之后，外延堆叠的上表面与基板102的上表面可实质上共平面。在一些实施例中，之后可图案化第一装置区50a中的外延堆叠与第二装置区50b中的基板102的上侧部分，以形成第一装置区50a中的鳍状结构104a与第二装置区50b中的鳍状结构404b。如此一来，一些实施例的鳍状结构404b与基板102的上侧部分可由单一的连续半导体材料所形成。
197.如图5a-2所示的一些实施例，形成隔离结构110以围绕鳍状结构104a的下侧鳍状物单元104l与鳍状结构404b的下侧鳍状物单元404l。在一些实施例中，鳍状结构404b包括自隔离结构110之间凸起的上侧鳍状物单元。隔离结构110的材料与形成方法，可与图2a-1
及图2a-2所示的上述隔离结构110类似或相同。
198.图5b-1及5b-2是一些实施例中，进行图2b-1至图2f-2的上述步骤之后的半导体结构400的剖视图。
199.在一些实施例中，形成虚置栅极结构112以围绕鳍状结构104a的通道区与鳍状结构404b的通道区，并依序形成栅极间隔物层120及122于半导体结构400上。在一些实施例中，进行一或多个蚀刻制程以移除栅极间隔物层120及122的水平部分，并使鳍状结构104a的源极/漏极区与鳍状结构404b的源极/漏极区凹陷，以形成源极/漏极凹陷128a于第一装置区50a中，并形成源极/漏极凹陷128b于第二装置区50b中。一些实施例在半导体结构400上进行蚀刻制程，以自源极/漏极凹陷128a使鳍状结构104a的第一半导体层106凹陷而形成缺口130(图2e-1)，并形成内侧间隔物层132于缺口130中以邻接鳍状结构104的第一半导体层106。
200.图5c-1及图5c-2是一些实施例中，进行图2g-1至图2m-2的上述步骤之后的半导体结构400的剖视图。
201.在一些实施例中，含有第一介电遮罩层134与第二介电遮罩层136的遮罩结构覆盖第二装置区50b。在一些实施例中，采用外延成长制程形成源极/漏极结构146a于半导体结构400的第一装置区50a的源极/漏极凹陷128a中。
202.图5d-1及图5d-2是一些实施例中，进行图2n-1至图2q-2的上述步骤之后的半导体结构400的剖视图。
203.在一些实施例中，移除第二装置区50b所用的遮罩结构。在一些实施例中，形成含有第四介电遮罩层148与第五介电遮罩层150的遮罩结构，以覆盖第一装置区50a。一些实施例采用外延成长制程，以形成源极/漏极结构146b于半导体结构400的第二装置区50b的源极/漏极凹陷128b中。
204.图5e-1及图5e-2是一些实施例中，进行图2r-1至图2u-2所示的上述步骤之后的半导体结构400的剖视图。
205.在一些实施例中，移除第一装置区50a所用的遮罩结构。在一些实施例中，依序形成接点蚀刻停止层160与层间介电层162于半导体结构400上。在一些实施例中，采用蚀刻制程移除虚置栅极结构112，以形成栅极沟槽164(图2t-1)。在一些实施例中，采用蚀刻制程移除鳍状结构104a的第一半导体层106，以形成间隙166(图2t-1)。在一些实施例中，最终栅极堆叠168包覆每一纳米结构(如鳍状结构104a的第二半导体层108)与鳍状结构404b的通道区，以形成p型通道的全绕式栅极场效晶体管于第一装置区50a中，并形成n型通道的鳍状场效晶体管于第二装置区50b中。
206.实施例提供的混合结构含有全绕式栅极场效晶体管与鳍状场效晶体管形成于相同的半导体基板(或晶圆)上。含有混合结构的集成电路可具有较佳电性效能与较大的设计弹性。图5a-2至5e-2显示p型通道全绕式栅极场效晶体管与n型通道鳍状场效晶体管的实施例，但不限于此。本公开实施例用于形成源极/漏极遮罩结构，其亦可实施于p型通道鳍状场效晶体管与n型通道全绕式栅极场效晶体管，及/或p型通道鳍状场效晶体管与n型通道鳍状场效晶体管的实施例。
207.如上所述，本公开实施例关于分开形成不同装置区中的源极/漏极结构。实施例的方法包括形成含硅介电遮罩层(如第一介电遮罩层134或第四介电遮罩层148)与高介电常
数的介电遮罩层(如第二介电遮罩层136或第五介电遮罩层150)于含硅介电遮罩层上，图案化介电遮罩层成源极/漏极遮罩结构以覆盖一装置区并露出另一装置区，接着成长源极/漏极结构于露出的装置区中。因此本公开实施例采用含硅介电遮罩层作为源极/漏极遮罩结构的底层，其可提供低介电常数的间隔物(如栅极间隔物层120及122及/或内侧间隔物132)的损失以及源极/漏极遮罩结构的残留量之间的良好平衡。因此可加大图案化源极/漏极遮罩结构的制程容许范围。
208.实施例可提供半导体结构的形成方法。方法可包含形成第一鳍状结构与第二鳍状结构，并形成第一遮罩结构以覆盖第二鳍状结构。第一遮罩结构包括第一介电遮罩层与其上的第二介电遮罩层，而第一介电遮罩层与第二介电遮罩层的材料不同。方法亦包括形成第一源极/漏极结构于第一鳍状结构中，并移除第一遮罩结构以露出第二鳍状结构。因此可提供低介电常数的间隔物损失以及源极/漏极遮罩结构的残留量之间的良好平衡，进而加大图案化源极/漏极遮罩结构的制程容许范围。
209.在一些实施例中，提供半导体结构的形成方法。方法包括形成第一鳍状结构与第二鳍状结构于基板上，且第一鳍状结构与第二鳍状结构的每一者包括交错堆叠的多个第一半导体层与多个第二半导体层。方法亦包括形成第一遮罩结构以覆盖第二鳍状结构。第一遮罩结构包括第一介电层与第二介电层位于第一介电层上，且第一介电层与第二介电层的材料不同。方法亦包括形成第一源极/漏极结构于第一鳍状结构中；移除第一遮罩结构；以及形成第二源极/漏极结构于第二鳍状结构中。方法亦包括移除第一鳍状结构与第二鳍状结构的每一者的第一半导体层，以自第一鳍状结构的第二半导体层形成多个第一纳米结构，并自第二鳍状结构的第二半导体层形成多个第二纳米结构；以及形成栅极堆叠于第一纳米结构与第二纳米结构周围。
210.在一些实施例中，形成第一遮罩结构的步骤包括：依序形成第一介电层与第二介电层于第一鳍状结构与第二鳍状结构上；以及蚀刻第一鳍状结构上的第一介电层与第二介电层的第一部分以露出第一鳍状结构，并保留第一介电层与第二介电层的第二部分于第二鳍状结构上以形成第一遮罩结构。
211.在一些实施例中，上述方法还包括：蚀刻第一鳍状结构与第二鳍状结构以分别形成第一源极/漏极凹陷与第二源极/漏极凹陷，其中第一介电层与第二介电层部分填入第一源极/漏极凹陷与第二源极/漏极凹陷。
212.在一些实施例中，上述方法还包括：将填充层超填第一源极/漏极凹陷与第二源极/漏极凹陷；形成介电遮罩于填充层上并覆盖第二鳍状结构；采用介电遮罩并蚀刻填充层，直到露出第一鳍状结构上的第二介电层的第一部分；以及在蚀刻第一鳍状结构上的第一介电层与第二介电层的第一部分时，蚀刻介电遮罩。
213.在一些实施例中，第一介电层的组成为氧化硅，而第二介电层的组成为两性金属的氧化物。
214.在一些实施例中，第一源极/漏极结构与第二源极/漏极结构具有不同导电型态。
215.在一些实施例中，上述方法还包括：在形成第二源极/漏极结构于第二鳍状结构中之前，形成第二遮罩结构以覆盖第一源极/漏极结构，其中第二遮罩结构包括第三介电层与第四介电层位于第三介电层上，且第三介电层与第四介电层的组成为不同材料；以及在形成第二源极/漏极结构于第二鳍状结构中之后，移除第二遮罩结构以露出第一源极/漏极结
构。
216.在一些实施例中，提供半导体结构的形成方法。方法包括交错堆叠第一半导体层与第二半导体层于基板上；以及图案化第一半导体层与第二半导体层成第一鳍状结构于基板的第一区中，以及第二鳍状结构于基板的第二区中。方法亦包括蚀刻第一鳍状结构以形成第一凹陷，并蚀刻第二鳍状结构以形成第二凹陷；以及形成第一遮罩结构以覆盖第二凹陷并露出第一凹陷。第一遮罩结构包括第一介电层与第二介电层位于第一介电层上，且第一介电层的介电常数低于第二介电层的介电常数。方法亦包括形成第一源极/漏极结构于第一凹陷中；以及移除第一遮罩结构。方法亦包括形成第二遮罩结构以覆盖第一源极/漏极结构并露出第二凹陷；形成第二源极/漏极结构于第二凹陷中；以及移除第二遮罩结构。
217.在一些实施例中，上述方法还包括：形成第一介电层以覆盖基板的第一区与第二区；形成第二介电层于第一介电层上；蚀刻第一区中的第二介电层的一部分；以及蚀刻第一区中的第一介电层的一部分。
218.在一些实施例中，蚀刻第二介电层的部分之步骤包括湿蚀刻制程，其采用的碱性溶液的ph值为约7.2至约11。
219.在一些实施例中，蚀刻第一介电层的部分之步骤包括湿蚀刻制程，其采用的酸性溶液的ph值为约3至约6.8。
220.在一些实施例中，上述方法还包括：自第二凹陷使第二鳍状结构的第一半导体层横向凹陷，以形成多个缺口；形成多个内侧间隔物于缺口中，其中内侧间隔物与第二介电层隔有第一介电层。
221.在一些实施例中，内侧间隔物具有面对第二凹陷的侧壁，且移除第一遮罩结构之后的第一介电层的保留部分保留于内侧间隔物的侧壁上。
222.在一些实施例中，第二遮罩结构包括第三介电层与第四介电层位于第三介电层上，且第三介电层的介电常数小于第四介电层的介电常数。
223.在一些实施例中，提供半导体结构的形成方法。方法包括形成第一鳍状结构与第二鳍状结构于基板上；以及形成第一凹陷于第一鳍状结构的第一源极/漏极区中，并形成第二凹陷于第二鳍状结构的第二源极/漏极区中。方法亦包括依序形成第一介电层与第二介电层于第一凹陷与第二凹陷中，第一介电层的组成为含硅介电材料，而第二介电层的组成为两性金属的氧化物。方法亦包括形成介电遮罩于第二介电层上并覆盖第二凹陷；以及移除第一凹陷中的第一介电层与第二介电层的第一部分与介电遮罩。方法亦包括成长第一源极/漏极结构于第一凹陷中的第一鳍状结构上。
224.在一些实施例中，第一鳍状结构包括交错堆叠的第一半导体层与第二半导体层，且第二鳍状结构与基板的上侧部分的组成为单一的连续材料。
225.在一些实施例中，上述方法还包括在成长第一源极/漏极结构之后，移除第二凹陷中的第一介电层与第二介电层的第二部分；成长第二源极/漏极结构于第二凹陷中的第二鳍状结构上；以及形成栅极堆叠以越过第一鳍状结构与第二鳍状结构。
226.在一些实施例中，移除第一凹陷中的第一介电层与第二介电层的第一部分与介电遮罩的步骤包括湿蚀刻制程，其采用的酸性溶液的ph值为约3至约6.8。
227.在一些实施例中，上述方法还包括：形成虚置栅极结构以越过第一鳍状结构与第二鳍状结构；以及沿着虚置栅极结构的侧壁形成栅极间隔物层，其中第一介电层位于栅极
间隔物层与第二介电层之间；以及在成长第二源极/漏极结构之后移除虚置栅极结构。
228.在一些实施例中，移除第一凹陷中的第一介电层的第一部分之后，第一介电层的其余部分保留于栅极间隔物层的侧壁上。
229.上述实施例的特征有利于本技术领域中具有通常知识者理解本公开。本技术领域中具有通常知识者应理解可采用本公开作基础，设计并变化其他制程与结构以完成上述实施例的相同目的及/或相同优点。本技术领域中具有通常知识者亦应理解，这些等效置换并未脱离本公开精神与范畴，并可在未脱离本公开的精神与范畴的前提下进行改变、替换、或更动。