半导体结构的制备方法、半导体结构和半导体存储器与流程

1.本公开涉及半导体技术领域，尤其涉及一种半导体结构的制备方法、半导体结构和半导体存储器。


背景技术：

2.电容器是动态随机存取存储器(dynamic random access memory，dram)中用来储存数据的部分，每一个存储单元(memory cell)的数据值是由其电容器所带的电荷来判读。然而，随着动态随机存取存储器集成度的增加，该电容器的尺寸与面积也相对地减小。


技术实现要素：

3.本公开的技术方案是这样实现的：
4.第一方面，本公开实施例提供了一种半导体结构的制备方法，包括：
5.提供衬底；
6.对所述衬底进行图案化处理，形成衬底层和多个硅柱；
7.于所述多个硅柱之间的衬底层表面形成氧化层；
8.于所述氧化层的上方形成隔离结构，所述隔离结构的上部与所述硅柱之间形成有间隙；
9.于所述间隙中形成第一导电层；
10.去除部分所述隔离结构，保留所述第一导电层下方的隔离结构，形成隔离层；
11.于所述隔离层、所述氧化层、所述第一导电层以及所述硅柱的表面形成介质层和第二导电层。
12.在一些实施例中，所述对所述衬底进行图案化处理，形成衬底层和多个硅柱，包括：
13.于所述衬底上方形成第一掩膜层；其中，所述第一掩膜层具有沿第一方向延伸的第一图案；
14.以所述第一掩膜层为掩膜，将所述第一图案转移至部分所述衬底；
15.于所述衬底上方形成第二掩膜层；其中，所述第二掩膜层具有沿第二方向延伸的第二图案；
16.以所述第二掩膜层为掩膜，将所述第二图案转移至部分所述衬底，形成所述衬底层和所述多个硅柱。
17.在一些实施例中，所述对所述衬底进行图案化处理，形成衬底层和多个硅柱，包括：
18.于所述衬底上方形成第三掩膜层；所述第三掩膜层包括呈阵列排布的多个子掩膜，所述第三掩膜层具有第三图案，所述第三图案由沿第一方向延伸的第一图案和沿第二方向延伸的第二图案组成；
19.以所述第三掩膜层为掩膜，将所述第三图案转移至部分所述衬底，形成所述衬底
层和所述多个硅柱。
20.在一些实施例中，所述于所述多个硅柱之间的衬底层表面形成氧化层，包括：
21.于所述多个硅柱的表面和所述多个硅柱之间的衬底层表面形成初始氧化层；
22.去除位于所述多个硅柱的表面的初始氧化层，保留的所述初始氧化层形成所述氧化层。
23.在一些实施例中，所述于所述氧化层的上方形成隔离结构，包括：
24.于所述氧化层的表面形成第一隔离结构；
25.于所述第一隔离结构上方形成第二隔离结构，所述第二隔离结构与所述硅柱之间形成有间隙，所述第一隔离结构和所述第二隔离结构组成所述隔离结构。
26.在一些实施例中，所述于所述氧化层的表面形成第一隔离结构，包括：
27.于所述氧化层和每一个所述硅柱的表面形成初始第一隔离结构；
28.去除部分所述初始第一隔离结构，保留在所述氧化层表面的所述初始第一隔离结构形成所述第一隔离结构。
29.在一些实施例中，所述于所述第一隔离结构上方形成第二隔离结构，包括：
30.于所述硅柱的表面形成牺牲层；
31.于所述牺牲层的表面和所述第一隔离结构的上方形成初始第二隔离结构；
32.去除位于所述牺牲层的顶面所在平面上方的所述初始第二隔离结构，保留的所述初始第二隔离结构形成所述第二隔离结构；
33.去除所述牺牲层，以在所述隔离结构和所述硅柱之间形成所述间隙。
34.在一些实施例中，所述去除部分所述隔离结构，包括：
35.去除所述第二隔离结构，以及去除位于所述第二隔离结构下方的所述第一隔离结构，保留所述第一导电层下方的所述第一隔离结构。
36.在一些实施例中，形成所述牺牲层的方式为热氧化。
37.在一些实施例中，所述于所述间隙中形成第一导电层，包括：
38.于所述间隙中、所述多个硅柱和所述隔离结构的顶面形成初始第一导电层；
39.去除位于所述硅柱的顶面所在平面上方的初始第一导电层，保留的所述初始第一导电层形成所述第一导电层。
40.在一些实施例中，在所述去除位于所述硅柱的顶面所在平面上方的初始第一导电层时，该方法还包括：
41.去除位于所述硅柱的顶面所在平面上方的隔离结构。
42.在一些实施例中，所述于所述隔离层、所述氧化层、所述第一导电层以及所述硅柱的表面形成介质层和第二导电层，包括：
43.于所述隔离层、所述氧化层、所述第一导电层以及所述硅柱的表面形成所述介质层；
44.于所述介质层的表面形成所述第二导电层。
45.在一些实施例中，所述第二导电层完全填充所述介质层的间隙。
46.在一些实施例中，所述第一隔离结构和所述第二隔离结构的材料相同。
47.在一些实施例中，所述隔离结构的底部完全覆盖所述氧化层。
48.在一些实施例中，所述隔离结构的底部侧面与相邻所述硅柱直接接触。
49.在一些实施例中，所述第一导电层用于形成所述半导体结构的下电极，所述第二导电层用于形成所述半导体结构的上电极。
50.在一些实施例中，所述多个硅柱呈阵列排布。
51.第二方面，本公开实施例提供了一种半导体结构，该半导体结构是由如第一方面中所述的制备方法进行制备得到。
52.第三方面，本公开实施例提供了一种半导体存储器，包括如第二方面所述的半导体结构。
53.本公开实施例提供了一种半导体结构的制备方法、半导体结构和半导体存储器，通过提供衬底；对衬底进行图案化处理，形成衬底层和多个硅柱；于多个硅柱之间的衬底层表面形成氧化层；于氧化层的上方形成隔离结构，隔离结构的上部与硅柱之间形成有间隙；于间隙中形成第一导电层；去除部分隔离结构，保留第一导电层下方的隔离结构，形成隔离层；于隔离层、氧化层、第一导电层以及硅柱的表面形成介质层和第二导电层。这样，在制备半导体结构时，通过在硅柱和隔离结构之间形成间隙，并在该间隙中形成第一导电层，然后去除部分隔离结构得到隔离层，再进一步形成介质层和第二导电层；这种制备方法的工艺过程简单，易于实现，而且能够节约半导体结构的制造成本。
附图说明
54.图1为本公开实施例提供的一种半导体结构的制备方法的流程示意图；
55.图2为本公开实施例提供的一种衬底的结构示意图；
56.图3为本公开实施例提供的一种形成衬底层和硅柱后所得的结构示意图；
57.图4为本公开实施例提供的一种形成第一掩膜层后所得的结构示意图；
58.图5为本公开实施例提供的一种转移第一图案后所得的结构示意图；
59.图6为本公开实施例提供的一种形成第二掩膜层后所得的结构示意图；
60.图7为本公开实施例提供的一种形成第三掩膜层后所得的结构示意图；
61.图8为本公开实施例提供的一种形成初始氧化层后所得的结构示意图；
62.图9为本公开实施例提供的一种形成氧化层后所得的结构示意图；
63.图10为本公开实施例提供的一种形成初始第一隔离结构后所得的结构示意图；
64.图11为本公开实施例提供的一种形成第一隔离结构后所得的结构示意图；
65.图12为本公开实施例提供的一种形成牺牲层后所得的结构示意图；
66.图13为本公开实施例提供的一种形成初始第二隔离结构后所得的结构示意图；
67.图14为本公开实施例提供的一种形成第二隔离结构后所得的结构示意图；
68.图15为本公开实施例提供的一种去除牺牲层后所得的结构示意图；
69.图16为本公开实施例提供的一种形成初始第一导电层后所得的结构示意图；
70.图17为本公开实施例提供的一种形成第一导电层后所得的结构示意图；
71.图18为本公开实施例提供的一种形成隔离层后所得的结构示意图；
72.图19为本公开实施例提供的一种形成介质层后所得的结构示意图；
73.图20为本公开实施例提供的一种半导体结构的组成结构示意图；
74.图21本公开实施例提供的一种形成半导体结构的简化过程示意图；
75.图22为本公开实施例提供的一种半导体存储器的组成结构示意图。
具体实施方式
76.下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述。可以理解的是，此处所描述的具体实施例仅仅用于解释相关公开，而非对该公开的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与有关公开相关的部分。
77.除非另有定义，本文所使用中所有的技术和科学术语与属于本公开的技术领域的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述本公开实施例的目的，不是旨在限制本公开。
78.在以下的描述中，涉及到“一些实施例”，其描述了所有可能实施例的子集，但是可以理解，“一些实施例”可以是所有可能实施例的相同子集或不同子集，并且可以在不冲突的情况下相互结合。
79.需要指出，本公开实施例所涉及的术语“第一\第二\第三”仅是用于区别类似的对象，不代表针对对象的特定排序，可以理解地，“第一\第二\第三”在允许的情况下可以互换特定的顺序或先后次序，以使这里描述的本公开实施例能够以除了在这里图示或描述的以外的顺序实施。
80.随着动态随机存取存储器集成度的增加，动态随机存取存储器中电容器的尺寸与面积也相对地减小。例如，随着半导体工业的向着更高的器件密度和更高性能发展，开发了三维(3dimension，3d)半导体器件，例如3d存储器。随着3d半导体器件的发展，需要开发用于3d半导体器件的电容器。然而，制备3d存储器中的电容器的工艺过程复杂，且成本高，经常不能满足现实需求。
81.基于此，本公开实施例提供了一种半导体结构的制备方法，该方法的基本思想是：提供衬底；对衬底进行图案化处理，形成衬底层和多个硅柱；于多个硅柱之间的衬底层表面形成氧化层；于氧化层的上方形成隔离结构，隔离结构的上部与硅柱之间形成有间隙；于间隙中形成第一导电层；去除部分隔离结构，保留第一导电层下方的隔离结构，形成隔离层；于隔离层、氧化层、第一导电层以及硅柱的表面形成介质层和第二导电层。这样，在制备半导体结构时，通过在硅柱和隔离结构之间形成间隙，并在该间隙中形成第一导电层，然后去除部分隔离结构得到隔离层，再进一步形成介质层和第二导电层；这种制备方法的工艺过程简单，易于实现，而且能够提升制造良率。
82.下面将结合附图对本公开各实施例进行详细说明。
83.在进行详细说明之前，需要说明的是，在下述实施例的描述中，附图中所使用的标号与半导体结构中的各部件的对应关系如下：
84.10：衬底；11：衬底层；12：硅柱；131：第一掩模层；1311：第一沟槽；132：第二掩膜层；1321：第二沟槽；133：中间结构；134：子掩模；141：初始氧化层；14：氧化层；151：初始第一隔离结构；15：第一隔离结构；16：牺牲层；171：初始第二隔离结构；17：第二隔离结构；181：初始第一导电层；18：第一导电层；19：隔离层；20：介质层；21：第二导电层。
85.本公开的一实施例中，参见图1，其示出了本公开实施例提供的一种半导体结构的制备方法的流程示意图。如图1所示，该方法包括：
86.s101、提供衬底。
87.需要说明的是，本公开实施例提供的一种半导体结构的制备方法，该半导体结构可以为电容器，该电容器可以应用于具有3d结构的半导体器件(例如3d dram结构)中。该方
法可以应用于电容器上的晶体管(transistor on the capacitor，toc)架构中，用于形成该架构中的电容器。
88.参见图2，其示出了本公开实施例提供的一种衬底10的结构示意图。其中，(a)和(b)为剖面图，(c)为俯视图；(a)为在(c)中的aa’方向的剖面图，(b)为在(c)中的bb’方向的剖面图。
89.还需要说明的是，衬底10可以为硅衬底或者硅、锗、硅锗化合物等其它合适的衬底材料，例如掺杂或者非掺杂的单晶硅衬底、多晶硅衬底等，对此不作具体限定。在本公开实施例中，以硅衬底为例进行描述。
90.s102、对衬底进行图案化处理，形成衬底层和多个硅柱。
91.需要说明的是，对衬底10进行图案化处理，将衬底10分为两部分：衬底层11和多个硅柱12。其中，衬底10的上部被图案化，形成多个硅柱12，衬底10的下部未被图案化，形成衬底层11。
92.参见图3，其示出了本公开实施例提供的一种形成衬底层11和硅柱12后所得的结构示意图；其中，(a)和(b)为剖面图，(c)为俯视图；(a)为在(c)中的aa’方向的剖面图，(b)为在(c)中的bb’方向的剖面图。
93.也就是说，(a)是在第一方向上，形成有硅柱12的剖面示意图，(b)是在第一方向上，相邻的硅柱12之间的剖面示意图，即未形成硅柱12的部分的剖面示意图。另外，与图3相同，在后续步骤所涉及的附图中，图中的(a)均为aa’方向的剖面图，图中的(b)均为bb’方向的剖面图，图中的(c)均为俯视图，后续将不再赘述。
94.如图3所示，对衬底10进行图案化处理后，衬底10的上部被部分去除，形成多个硅柱12，多个硅柱12下方保留的衬底10形成衬底层11。如图3中的(a)所示，在aa’方向上，相邻硅柱12之间形成有空隙；如图3中的(b)所示，在bb’方向上，衬底层11的上方不存在硅柱12；如图3中的(c)所示，从俯视图中可以看出，在该结构中形成有多个硅柱12。
95.其中，衬底层11的厚度和硅柱12的高度可以结合实际的工艺水平的具体需求进行设定，本公开实施例对此不作具体限定。
96.对于多个硅柱12，在一些实施例中，多个硅柱12呈阵列排布。
97.需要说明的是，多个硅柱12可以呈规则的阵列排布。例如图3中所示的，多个硅柱12规则地排列在第一方向和第二方向，第一方向和第二方向之间的夹角为90
°
，这时候能够形成截面为方形的硅柱12；另外，第一方向和第二方向之间的夹角也可以为其它角度，例如60
°
等角度，这时候，能够形成截面为菱形或者其它形状的硅柱12。
98.由于形成的多个硅柱12呈规则的阵列排布，这样，在对衬底进行图案化处理时，加工方式可以比较简单，易于实现。
99.在对衬底10进行图案化处理时，在一种可能的实现方式中，对衬底10进行图案化处理，形成衬底层11和多个硅柱12，可以包括：
100.于衬底10上方形成第一掩膜层131；其中，第一掩膜131层具有沿第一方向延伸的第一图案；
101.以第一掩膜层131为掩膜，将第一图案转移至部分衬底10；
102.于衬底10上方形成第二掩膜层132；其中，第二掩膜层132具有沿第二方向延伸的第二图案；
103.以第二掩膜层132为掩膜，将第二图案转移至部分衬底10，形成衬底层10和多个硅柱12。
104.需要说明的是，在对衬底10进行图案化时，可以对衬底10进行两次图案化处理，以形成多个硅柱12。具体地，首先将第一图案转移至衬底10，得到具有第一图案的衬底10，然后将第二图案转移至已经具有第一图案的衬底10，第一图案和第二图案将衬底10分割为多个硅柱12，未被图案化的衬底10保留形成衬底层11。
105.参见图4，其示出了本公开实施例提供的一种形成第一掩膜层131后所得的结构示意图。如图4中的(c)所示，第一掩膜层13具有沿第一方向延伸的第一图案；如图4中的(a)所示，在aa’方向上，衬底10上方形成有掩模材料；如图4中的(b)所示，在bb’方向上，衬底10上方未形成掩模材料。
106.将第一图案转移至衬底10，在衬底10中形成多个第一沟槽1311，并去除第一掩膜层131。参见图5，其示出了本公开实施例提供的一种转移第一图案后所得的结构示意图。如图4和图5所示，以第一掩膜层131为掩模，将第一图案转移至衬底10的部分，转移第一图案的部分即用于形成多个硅柱12的部分。这里，可以通过刻蚀(etch)的方式将衬底10中未覆盖掩模材料的部分去除一定高度，从而在衬底10中形成多个第一沟槽1311。将第一图案转移至衬底10之后，去除第一掩膜层131。
107.如图5中的(a)所示，在aa’方向上，衬底10的高度不变，或者有可能由于在去除第一掩膜层131时，被部分损耗而略有降低；如图5中的(b)所示，在bb’方向上，衬底10的上部被去除，高度明显降低。
108.另外，如图5中的(c)所示，为了区分衬底10中的已去除和未去除部分，将形成有第一沟槽1311衬底10以无填充图案示出，但是可以理解，虽然未示出填充图案，但是这部分与其余部分的材料是相同的。
109.将第一图案转移至衬底10后，继续在衬底10上方形成第二图案。参见图6，其示出了本公开实施例提供的一种形成第二掩膜层132后所得的结构示意图。如图5和6所示，在形成第二掩膜层132时，可以首先在第一沟槽1311中形成中间结构133，或者，中间结构133的高度还可以高于第一沟槽1311的高度，完全填充第一沟槽1311并覆盖衬底10。
110.以图6为例，中间结构133填充第一沟槽1311。然后，在中间结构133和衬底10上方形成第二掩膜层132，第二掩膜层132具有沿第二方向延伸的第二图案。在图6中，第二方向和第一方向的夹角为90
°
，在实际生产中，该夹角也可以结合实际需求设置为其它角度，本公开实施例不作限定。
111.如图6中的(a)所示，在aa’方向上，第二掩膜层132形成在衬底10的上方；如图6中的(b)所示，在bb’方向上，第二掩膜层132形成在中间结构133的上方。
112.以第二掩膜层132为掩模，将第二图案转移至衬底10和中间结构133，并去除第二掩模层132和中间结构133；其中，第二图案的转移深度和第一图案的转移深度相同。这样，就形成了衬底层11和多个硅柱12。
113.如图3所示，转移第二图案在衬底10中形成第二沟槽1321，第一沟槽1311和第二沟槽1321共同形成硅柱12之间的空隙。
114.需要说明的是，中间结构133可以是相比衬底10更易刻蚀去除的材料，从而保证能够完全将中间结构133去除。
115.在对衬底10进行图案化处理时，在另一种可能的实现方式中，对衬底10进行图案化处理，形成衬底层11和多个硅柱12，可以包括：
116.于衬底10上方形成第三掩膜层；第三掩膜层包括呈阵列排布的多个子掩膜134，第三掩膜层具有第三图案，第三图案由沿第一方向延伸的第一图案和沿第二方向延伸的第二图案组成；
117.以第三掩膜层为掩膜，将第三图案转移至部分衬底10，形成衬底层11和多个硅柱12。
118.需要说明的是，本公开实施例还可以只对衬底10进行一次图案化处理，得到多个硅柱12。首先在衬底10上方形成第三掩膜层，第三掩膜层具有第三图案，第三图案由第一图案和第二图案组成，第一图案沿第一方向延伸，第二图案沿第二方向延伸；其中，第一方向和第二方向的夹角可以为90
°
，或者其它角度，本公开实施例对此不作具体限定。将第三图案转移至衬底10，就得到了衬底层10和多个硅柱12。
119.参见图7，其示出了本公开实施例提供的一种形成第三掩膜层后所得的结构示意图。在图7中，如图7中的(c)所示，第三掩模层由多个子掩模134组成，多个子掩模134可以呈规则的阵列排布，第一方向和第二方向的夹角为90
°
，每个子掩模134的位置就是后续形成每个硅柱12的位置。如图7中的(a)所示，在aa’方向上，衬底10上方形成有多个子掩模134；如图7中的(b)所示，在bb’方向上，衬底10上方未形成子掩模134。
120.以第三掩膜层为掩模，将第三图案转移至衬底10的一定高度，从而衬底10被分为上部和下部，上部形成多个硅柱12，下部形成衬底层11。形成衬底层11和多个硅柱12后的结构如图3所示。
121.还需要说明的是，如图3所示，在对衬底10进行图案化处理时，硅柱12之间的衬底层11的表面可以形成为图中所示的圆弧状。
122.还需要说明的是，对于第一掩膜层131、第二掩模层132以及第三掩膜层，形成方式均可以为沉积形成。掩膜层的材料可以为光刻胶等，掩膜层可以为单层，也可以结合实际选择复合的掩模材料，进行图案转移以及去除掩膜层等步骤时，采用的工艺均可以为刻蚀，本公开实施例对此不作具体限定。
123.s103、于多个硅柱之间的衬底层表面形成氧化层。
124.需要说明的是，经过图案化处理之后，衬底10被分为上部的多个硅柱12和下部的衬底层11，然后在多个硅柱12之间的衬底层11的表面形成氧化层14。
125.在一些实施例中，于多个硅柱12之间的衬底层11表面形成氧化层14，可以包括：
126.于多个硅柱12的表面和多个硅柱12之间的衬底层11表面形成初始氧化层141；
127.去除位于多个硅柱12的表面的初始氧化层141，保留的初始氧化层141形成氧化层14。
128.需要说明的是，在形成氧化层14时，首先形成初始氧化层141。参见图8，其示出了本公开实施例提供的一种形成初始氧化层141后所得的结构示意图。如图8所示，初始氧化层141形成在多个硅柱12的表面(在图8中，硅柱12的表面包括硅柱12的顶面和四个侧面)以及多个硅柱12之间的衬底层11的表面。初始氧化层141覆盖硅柱12的顶面和四个侧面。
129.如图8中的(a)所示，可以看出在aa’方向，初始氧化层141形成在衬底层11的表面以及硅柱12的表面；如图8中的(b)所示，可以看出在bb’方向，不存在硅柱，初始氧化层141
形成在衬底层11的表面；如图8中的(c)所示，在俯视图方向，初始氧化层141完全覆盖衬底层11和多个硅柱12，为了便于示出硅柱12所在的位置，在(c)中，将形成在硅柱12的顶面的初始氧化层141的轮廓用方框示出。
130.需要说明的是，初始氧化层141的材料可以为氧化物，在本公开实施例中，初始氧化层141的材料可以为氧化硅，形成初始氧化层141的方式可以为沉积(deposition，dep)，例如化学气相沉积(chemical vapor deposition，cvd)、物理气相沉积(physical vapor deposition，pvd)等。
131.将初始氧化层141去除部分，保留的初始氧化层141形成氧化层14。参见图9，其示出了本公开实施例提供的一种形成氧化层14后所得的结构示意图。如图8和图9所示，去除每个硅柱12的顶面和侧面的初始氧化层141，只保留形成在衬底层11的表面的初始氧化层141，保留的初始氧化层141形成氧化层14。其中，去除初始氧化层141的方式可以为刻蚀。
132.s104、于氧化层的上方形成隔离结构，隔离结构的上部与硅柱之间形成有间隙。
133.需要说明的是，在氧化层14上方形成隔离结构，而且隔离结构的上部与硅柱12之间形成有间隙。也就是说，在每个硅柱的四个侧面，与隔离结构之间形成有“一圈间隙”。
134.在一些实施例中，于氧化层14的上方形成隔离结构，包括：
135.于氧化层14的表面形成第一隔离结构15；
136.于第一隔离结构15上方形成第二隔离结构17，第二隔离结构17与硅柱12之间形成有间隙，第一隔离结构15和第二隔离17结构组成隔离结构。
137.需要说明的是，隔离结构可以由第一隔离结构15和第二隔离结构17组成。在形成隔离结构时，首先在氧化层14的表面形成第一隔离结构15，然后在第一隔离结构15的上方形成第二隔离结构17。第二隔离结构17形成在多个硅柱12之间，而且第二隔离结构17和硅柱12之间形成有间隙。也就是说，隔离结构和硅柱12之间的间隙就是指第二隔离结构17和硅柱12之间的间隙。
138.进一步地，对于第一隔离结构15，在一些实施例中，于氧化层14的表面形成第一隔离结构15，包括：
139.于氧化层14和每一个硅柱12的表面形成初始第一隔离结构151；
140.去除部分初始第一隔离结构151，保留在氧化层14表面的初始第一隔离结构151形成第一隔离结构15。
141.需要说明的是，在形成第一隔离结构15时，首先形成初始第一隔离结构151。参见图10，示出了本公开实施例提供的一种形成初始第一隔离结构151后所得的结构示意图。如图10所示，初始第一隔离结构151形成在氧化层14和每个硅柱12的表面。初始第一隔离结构151覆盖硅柱12的顶面和四个侧面。
142.如图10中的(a)所示，可以看出在aa’方向，初始第一隔离结构151形成在氧化层14和硅柱12的表面；如图10中的(b)所示，可以看出在bb’方向，初始第一隔离结构151形成在氧化层14的表面；如图10中的(c)所示，在俯视图方向，初始第一隔离结构151完全覆盖氧化层14和多个硅柱12，为了便于示出硅柱12所在的位置，在(c)中，将形成在硅柱12的顶面的初始第一隔离结构151的轮廓用方框示出。
143.需要说明的是，初始第一隔离结构151的材料可以为氮化硅，形成初始第一隔离结构151的方式可以为沉积，例如cvd、pvd等。
144.将初始第一隔离结构151去除部分，保留的初始第一隔离结构151形成第一隔离结构15。
145.参见图11，其示出了本公开实施例提供的一种形成第一隔离结构15后所得的结构示意图。如图10和图11所示，去除位于每个硅柱12的顶面的初始隔离结构151，以及去除位于每个硅柱12的侧面的部分初始第一隔离结构151，只保留形成在氧化层14表面的初始第一隔离结构151，保留的初始第一隔离结构151形成第一隔离结构15。也就是说，第一隔离结构15完全覆盖氧化层14，而且第一隔离结构15的与相邻的硅柱12直接接触。
146.其中，去除初始第一隔离结构15的方式可以为刻蚀。
147.对于第二隔离结构17，在一些实施例中，于第一隔离结构15上方形成第二隔离结构17，包括：
148.于硅柱12的表面形成牺牲层16；
149.于牺牲层16的表面和第一隔离结构15的上方形成初始第二隔离结构171；
150.去除位于牺牲层16的顶面所在平面上方的初始第二隔离结构171，保留的初始第二隔离结构171形成第二隔离结构17；
151.去除牺牲层16，以在隔离结构和硅柱12之间形成间隙。
152.需要说明的是，在形成第二隔离结构17时，首先在多个硅柱12的表面形成牺牲层16。参见图12，其示出了本公开实施例提供的一种形成牺牲层16后所得的结构示意图。如图12所示，牺牲层16形成在每个硅柱12的表面，具体是形成在每个硅柱12的顶面和四个侧面。也就是说，牺牲层16仅形成在硅柱12的表面，同时会覆盖第一隔离结构15中与硅柱相接触部分临近的部分表面，但是并不会形成在第一隔离结构15的所有表面。
153.如图12中的(a)所示，可以看出在aa’方向，牺牲层16形成硅柱12的顶面和侧面；如图10中的(b)所示，可以看出在bb’方向，不存在硅柱12，而且牺牲层16不在第一隔离结构15的表面形成(除去与硅柱12的接触位置临近的部分表面)，因此，在bb’方向看不到牺牲层16；如图12中的(c)所示，在俯视图方向，牺牲层16完全覆盖多个硅柱12，牺牲层16之间的空隙暴露第一隔离结构15。
154.需要说明的是，牺牲层16的材料可以为氧化物，例如氧化硅。在一些实施例中，形成牺牲层16的方式还可以为热氧化。
155.需要说明的是，牺牲层16和氧化层14可以为相同的材料，例如均为氧化硅。因此，在附图中将两者以相同的图案填充表示。在本步骤形成牺牲层16时，采用的工艺可以为热氧化(thermal oxide)，这样，可以直接氧化硅柱12的表面形成氧化硅，得到牺牲层16，不需要进行复杂的工艺处理，有利于简化工艺过程。作为对比，如果采用沉积的方式形成牺牲层，那么牺牲层还会覆盖第一隔离结构15的表面，那么还需要设法去除这部分牺牲层，导致工艺复杂。
156.在形成牺牲层16之后，继续形成初始第二隔离结构171。参见图13，其示出了本公开实施例提供的一种形成初始第二隔离结构171后所得的结构示意图。如图13所示，初始第二隔离结构171形成于牺牲层16的表面和第一隔离结构15的上方。在图13中，初始第二隔离结构171完全覆盖牺牲层16和第一隔离结构15，且填充满牺牲层16之间的空隙。
157.如图13中的(a)所示，可以看出在aa’方向，初始第二隔离结构171形成在牺牲层16和第一隔离结构15的表面；如图10中的(b)所示，可以看出在bb’方向，初始第二隔离结构
171完全形成在第一隔离结构15的上方；如图12中的(c)所示，在俯视图方向，初始第二隔离结构171完全覆盖牺牲层16和第一隔离结构15。
158.需要说明的是，初始第二隔离结构171和第一隔离结构15可以为同种材料，例如均为氮化硅，因此，在图13中将两者以相同的填充示出，为了便于区分，在两者的分界处增加线段进行区分。可以理解，在实际生产中，由于第一隔离结构15和初始第二隔离结构171的材料相同，两者之间一般不会存在明显的分界线。形成初始第二隔离结构171的方式可以为沉积，例如cvd、pvd等。
159.在形成初始第二隔离结构171之后，将位于牺牲层16的顶面所在平面上方的初始第二隔离结构171去除，保留的初始第二隔离结构171形成第二隔离结构17。参见图14，其示出了本公开实施例提供的一种形成第二隔离结构17后所得的结构示意图。
160.如图14中的(a)所示，可以看出在aa’方向，第二隔离结构17的顶面与牺牲层16的顶面平齐；如图12中的(b)所示，可以看出在bb’方向，第一隔离结构15上方完全形成第二隔离结构17；如图12中的(c)所示，在俯视图方向，牺牲层16覆盖硅柱12表面，因此俯视图中看不到硅柱12，只能看到牺牲层16和牺牲层16之间的空隙中的第二隔离结构17。
161.需要说明的是，如图14所示，第一隔离结构15和第二隔离结构17共同组成隔离结构。第一隔离结构15形成在氧化层14的表面，而且完全覆盖氧化层14，第一隔离结构15为隔离结构的底部。也就是说，隔离结构的底部完全覆盖氧化层14。
162.另外，第一隔离结构14的侧面与相邻的硅柱12的侧面是直接接触的。也就是说，隔离结构的底部侧面与相邻硅柱12直接接触。
163.这样，隔离结构的地步侧面与相邻的硅柱12直接接触，从而能够将硅柱12与结构中的其它部件进行绝缘隔离，避免漏电。
164.将牺牲层16去除，就形成了隔离结构和硅柱12之间的间隙。参见图15，其示出了本公开实施例提供的一种去除牺牲层16后所得的结构示意图。如图14和图15所示，第一隔离结构15和第二隔离结构17共同组成隔离结构，将牺牲层16全部去除，原牺牲层16所在的位置即形成隔离结构和硅柱12之间的间隙，如图15的(a)中的箭头所指。其中，去除牺牲层16的方式可以为刻蚀。
165.如图15中的(a)所示，可以看出在aa’方向，在隔离结构和硅柱12之间形成有间隙；如图15中的(b)所示，bb’方向不存在硅柱12，而且bb’方向不是形成间隙的剖面，因此，在bb’方向上，看不到间隙，只能够看到氧化层14上方的隔离结构；如图15中的(c)所示，在俯视图方向，可以看到硅柱12、第一隔离结构15和第二隔离结构17，其中，第二隔离结构17和硅柱12之间的间隙暴露第一隔离结构15。
166.这样，本公开实施例通过先形成牺牲层16，再将牺牲层16进行去除的方式，得到形成在隔离结构和硅柱12之间的间隙，该间隙用于后续形成第一导电层18；而且，在间隙下方已经形成有用于绝缘隔离的隔离结构。这种方式简单易实现，且成本低。
167.s105、于间隙中形成第一导电层18。
168.需要说明的是，在隔离结构和硅柱12之间形成间隙之后，在间隙中形成第一导电层18。其中，第一导电层用于形成半导体结构的下电极。
169.在一些实施例中，于间隙中形成第一导电层18，包括：
170.于间隙中、多个硅柱12和隔离结构的顶面形成初始第一导电层181；
171.去除位于硅柱12的顶面所在平面上方的初始第一导电层181，保留的初始第一导电层181形成第一导电层18。
172.需要说明的是，在形成第一导电层18时，首先形成初始第一导电层181。参见图16，其示出了本公开实施例提供的一种形成初始第一导电层181后所得的结构示意图。如图16所示，初始第一导电层181形成在隔离结构和硅柱12之间的间隙中，同时还形成在隔离结构和每个硅柱12的顶面。也就是说，初始第一导电层181完全填充隔离结构和每个硅柱12之间的间隙并覆盖隔离结构和每个硅柱12的顶面。
173.如图16中的(a)所示，可以看出在aa’方向，初始第一导电层181完全填充隔离结构和硅柱12之间的间隙，而且初始第一导电层181还形成在隔离结构和硅柱12的顶面上方；如图16中的(b)所示，可以看出在bb’方向，初始第一导电层181覆盖隔离结构；如图15中的(c)所示，由于初始第一隔离结构完全覆盖隔离结构和每个硅柱12的顶面，因此在俯视图方向，只能够看到初始第一隔离结构181。
174.其中，初始第一导电层181的材料可以为氮化钛，形成初始第一导电层181的方式可以为沉积，例如cvd、pvd等。
175.将初始第一导电层181部分去除，得到第一导电层18。参见图17，其示出了本公开实施例提供的一种形成第一导电层18后所得的结构示意图。如图16和图17所示，将位于硅柱12的顶面所在平面上方的初始第一导电层181去除，保留在隔离结构和硅柱12之间的间隙中的初始第一导电层181形成第一导电层18。
176.需要说明的是，在去除位于硅柱12的顶面所在平面上方的初始第一导电层181时，可以采用刻蚀的方式，也可以采用化学机械抛光(chemical mechanical polishing，cmp)的方式。当采用cmp的方式时，高于硅柱12的顶面所在平面的部分第二隔离结构17也会同时被去除。
177.因此，在一些实施例中，在去除位于硅柱12的顶面所在平面上方的初始第一导电层181时，该方法还可以包括：
178.去除位于硅柱12的顶面所在平面上方的隔离结构。
179.需要说明的是，如图16和图17所示，硅柱12的顶面所在平面上方的初始第一导电层181和部分隔离结构(高于硅柱12的顶面所在平面的第二隔离结构17)均被去除。
180.这样，通过cmp的方式将高于硅柱12的顶面所在平面的初始第一导电层181和隔离结构同时去除，可以简化工艺步骤，降低成本。
181.如图17中的(a)所示，可以看出在aa’方向，隔离结构(主要指第二隔离结构17)、第一导电层18、硅柱12的顶面平齐；如图17中的(b)所示，可以看出在bb’方向，不存在硅柱12，能够看到被部分去除后的隔离结构；如图15中的(c)所示，在俯视图方向，能够看出第一导电层18环绕硅柱12，其余区域则为隔离结构，能够在俯视图中看到的隔离结构为第二隔离结构17。
182.s106、去除部分隔离结构，保留第一导电层下方的隔离结构，形成隔离层。
183.需要说明的是，在形成第一导电层18之后，将隔离结构部分去除，仅保留第一导电层18下方的隔离结构，保留的隔离结构形成隔离层19。
184.在一些实施例中，去除部分隔离结构，包括：
185.去除第二隔离结构17，以及去除位于第二隔离结构17下方的第一隔离结构15，保
留第一导电层18下方的第一隔离结构15。
186.需要说明的是，参见图18，其示出了本公开实施例提供的一种形成隔离层19后所得的结构示意图。如图17和18所示，将第二隔离结构17和位于第二隔离结构17下方的第一隔离结构15去除，保留在第一导电层18下方的第一隔离结构15形成隔离层19。
187.如图18中的(a)所示，在aa’方向，第二隔离结构17和位于第二隔离结构17下方的第一隔离结构15均被去除，位于第一导电层18下方的第一隔离结构15被保留，形成隔离层19；如图17中的(b)所示，在bb’方向不存在硅柱12，而且该方向的隔离结构均被去除，因此，在bb’方向上，只能够看到衬底层11和氧化层14；如图15中的(c)所示，在俯视图方向，可以看到第一导电层18环绕硅柱12，其余区域则为被第一导电层18之间的空隙暴露的氧化层14。
188.可以理解，在第一导电层18下方，隔离层19也环绕硅柱12。也就是说，在每一个硅柱12的侧面，侧面的下部形成有环绕硅柱12的隔离层19，而且隔离层19直接接触环绕硅柱12的侧面下部；侧面的上部形成有环绕硅柱12的第一导电层18，而且导电层18也直接接触环绕硅柱12的侧面上部。这样，隔离层19将第一导电层18和衬底进行绝缘隔离，即将下电极与衬底进行绝缘隔离，能够防止发生漏电。
189.还需要说明的是，在本公开实施例中，第一隔离结构15和第二隔离结构的材料17相同。由于第一隔离结构15和第二隔离结构17采用的是相同的材料，这样，在去除隔离结构时，例如以刻蚀的方式去除隔离结构时，可以选择相同的刻蚀选择比，一次将第二隔离结构17和位于第二隔离结构17下方的第一隔离结构15去除，无需进行多次刻蚀过程，也不需要额外调节刻蚀参数，简化了工艺流程，节省成本。
190.s107、于隔离层19、氧化层14、第一导电层18以及硅柱12的表面形成介质层20和第二导电层21。
191.需要说明的是，在形成隔离层19之后，进一步形成介质层20和第二导电层21。
192.在一些实施例中，于隔离层19、氧化层14、第一导电层18以及硅柱12的表面形成介质层20和第二导电层21，包括：
193.于隔离层19、氧化层14、第一导电层18以及硅柱12的表面形成介质层20；
194.于介质层20的表面形成第二导电层21。
195.需要说明的是，参见图19，其示出了本公开实施例提供的一种形成介质层20后所得的结构示意图。如图19所示，介质层20形成在隔离层19、氧化层14以及每个硅柱12的表面。
196.如图19中的(a)所示，在aa’方向可以看出，介质层21形成在氧化层14、第一导电层18和每个硅柱12的表面；如图18中的(b)所示，在bb’方向不存在硅柱12，因此，在bb’方向上，介质层20形成在氧化层14表面；如图18中的(c)所示，在俯视图方向，由于介质层20完全覆盖隔离层19、氧化层14、第一导电层18以及硅柱12，因此只能够看到介质层20，在(c)中，为了区分形成在不同面的介质层20，将覆盖在硅柱12和第一导电层18的顶面的介质层20以方框示出。
197.其中，介质层20的材料可以为高介电常数(high k)材料，例如氧化铪、氧化锆、氧化镧、氧化铝、铪硅氧化物、铪氮氧化物等。形成介质层20的方式可以为沉积，例如cvd、pvd等。
198.形成介质层20之后，在介质层20的表面形成第二导电层21。参见图20，其示出了本公开实施例提供的一种半导体结构100的组成结构示意图。如图20所示，第二导电层21形成在介质层20的表面。
199.如图20中的(a)所示，在aa’方向，第二导电层20形成在介质层20的表面；如图18中的(b)所示，在bb’方向，由于该方向不存在硅柱12，因此，在bb’方向上，在介质层20上方，只能够看到第二导电层21；如图18中的(c)所示，在俯视图方向，可以看到介质层完全覆盖介质层20的第二导电层21。
200.另外，第二导电层21和第一导电层18可以为相同的材料，例如均为氮化钛，因此，在图20中将两者以相同的填充示出。另外，形成第二导电层21的方式可以为沉积，例如cvd、pvd等。
201.如图20所示，第二导电层21完全填充介质层20的间隙。
202.需要说明的是，具体如图20中的(b)所示，第二导电层21完全填充介质层20之间的间隙。
203.其中，第二导电层21用于形成上电极。
204.需要说明的是，该半导体结构100可以为电容器，其中，第一导电层18用于形成电容器的下电极，第二导电层21用于形成电容器的上电极，介质层20为上电极和下电极之间的介质层。
205.作为对比，参见图21，其示出了本公开实施例提供的一种形成半导体结构的简化过程示意图，该方法与前述形成半导体结构的方法不同。如图21所示，在该方法中，在形成氧化层14之后，通过选择性原子层沉积(selective atomic layer deposition，selective ald)氮化钛的方式，在多个硅柱12的侧面形成氮化钛层182，然后再设法将氮化钛层182的底部与氧化层14接触的部分去除，再形成隔离层19以及其它部位。该方法的工艺实施难度较大，而且成本较高。
206.相比之下，通过提供衬底；对衬底进行图案化处理，形成衬底层和多个硅柱；于多个硅柱之间的衬底层表面形成氧化层；于氧化层的上方形成隔离结构，隔离结构的上部与硅柱之间形成有间隙；于间隙中形成第一导电层；去除部分隔离结构，保留第一导电层下方的隔离结构，形成隔离层；于隔离层、氧化层、第一导电层以及硅柱的表面形成介质层和第二导电层。这样，在制备半导体结构时，通过在硅柱和隔离结构之间形成间隙，并在该间隙中形成第一导电层，然后去除部分隔离结构得到隔离层，再进一步形成介质层和第二导电层；这种制备方法的工艺过程简单，易于实现，而且能够节约半导体结构的制造成本，在实际生产中，工艺过程更容易实施。
207.基于前述的半导体结构的制备方法，本公开实施例还提供的一种半导体结构，该半导体结构是由前述实施例任一项所述的制备方法制备得到。示例性地，参见图20，其示出了本公开实施例提供的一种半导体结构100的组成结构示意图。
208.在一些实施例中，该半导体结构100包括电容器，其中，电容器的上电极为第一导电层18，电容器的下电极为第二导电层20。
209.对于该半导体结构100而言，由于其是通过前述实施例所述的半导体结构的制备方法制备得到，从而该半导体结构100的制备成本较低，而且该半导体结构100可以适用于集成度更高的3d存储器中，有利于存储器的集成化。
210.本公开的又一实施例中，参见图22，其示出了本公开实施例提供的一种半导体存储器200的组成结构示意图。如图22所示，该半导体存储器200包括前述实施例所述的半导体结构100。
211.在一些实施例中，该半导体存储器200可以为3d dram。
212.对于该半导体存储器200而言，由于其包括前述实施例所提供的的半导体结构100，从而能够得到集成度和精密度更高的半导体存储器，有利于半导体存储器的集成化。
213.以上，仅为本公开的较佳实施例而已，并非用于限定本公开的保护范围。
214.需要说明的是，在本公开中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
215.上述本公开实施例序号仅仅为了描述，不代表实施例的优劣。
216.本公开所提供的几个方法实施例中所揭露的方法，在不冲突的情况下可以任意组合，得到新的方法实施例。
217.本公开所提供的几个产品实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的产品实施例。
218.本公开所提供的几个方法或设备实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的方法实施例或设备实施例。
219.以上，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以权利要求的保护范围为准。