显示装置及其制造方法与流程

显示装置及其制造方法
1.本技术要求于2021年6月14日提交的第10-2021-0076799号韩国专利申请的优先权和权益，出于所有目的，通过引用将该韩国专利申请包含于此，如在此充分地阐述一样。
技术领域
2.发明的实施例总体上涉及一种显示装置及其制造方法，并且更具体地，涉及一种具有连接到辅助电极的共电压线的显示装置及其制造方法。


背景技术：

3.显示装置是用于显示图像的装置，并且包括液晶显示器(lcd)、有机发光二极管(oled)显示器等。显示装置用于各种电子装置，诸如移动电话、导航装置、数码相机、电子书、便携式游戏机和各种终端。
4.有机发光显示装置包括两个电极和置于两个电极之间的有机发光层，其中，从一个电极注入的电子和从另一电极注入的空穴在有机发光层中复合以产生激子。所产生的激子从激发态变为基态，释放能量以发光。
5.这种有机发光显示装置包括多个像素，所述像素包括作为自发射元件的有机发光二极管，并且在每个像素中，可以形成用于驱动有机发光二极管的多个晶体管和至少一个电容器。
6.在这种情况下，为了改善显示装置的透射率，形成有机发光二极管的部分的阴极电极的厚度可以薄薄地形成。
7.在该背景技术部分中公开的上述信息仅用于理解发明构思的背景技术，因此，其可以包含不构成现有技术的信息。


技术实现要素：

8.申请人发现，随着阴极电极的厚度减小，其电阻会增大，并且阴极电极会在一些区域中分离，这会导致电压降现象。因此，由于显示装置的发光二极管的阴极电极的电压降，显示装置会具有不均匀的亮度。
9.根据发明的原理和说明性实施例构造的显示装置及其制造方法能够减小或防止其发光二极管的阴极电极的电压降，使得显示装置具有基本上均匀的亮度。
10.发明构思的附加特征将在下面的描述中进行阐述，并且将部分地通过描述而明显，或者可以通过发明构思的实践来获悉。
11.根据发明的一个方面，显示装置包括：基底；晶体管，设置在基底上；第一电极，连接到晶体管；发射层，设置在第一电极上；第二电极，设置在发射层上；共电压线，连接到第二电极；以及第三电极和第四电极，设置在共电压线与第二电极之间。
12.第三电极可以包括与共电压线的侧表面接触的第一辅助电极，并且第四电极可以包括设置在第一辅助电极上的第二辅助电极。
13.第一辅助电极可以包括与共电压线的侧表面相邻的第一倾斜表面，并且第二辅助
电极可以包括与第一辅助电极的第一倾斜表面相邻的第二倾斜表面，并且其中：第一辅助电极的第一倾斜表面可以以第一倾斜角度设置，共电压线的侧表面可以以第二倾斜角度设置，第一倾斜角度小于第二倾斜角度，并且第二辅助电极的第二倾斜表面可以以小于第一倾斜角度的第三倾斜角度设置。
14.第二电极可以与第二辅助电极接触。
15.共电压线可以包括：下层；中间层，设置在下层上；以及上层，设置在中间层上，并且上层具有比中间层的宽度宽的宽度。
16.第三电极可以与中间层的侧表面接触，并且第四电极可以设置在第三电极上。
17.下层可以具有比中间层的宽度宽的宽度。
18.显示装置还可以包括：第一层，设置在第一电极上，第一层包括与第一电极叠置的像素开口；以及第二层，设置在第一层上，其中，第二辅助电极和第二层可以设置在同一层。
19.第一层可以包括具有上表面的堤层，第二层可以包括具有与堤层的像素开口相邻的边缘的分离器层，并且分离器层的边缘可以具有与像素开口相邻并且可以不与堤层的上表面接触的下表面。
20.分离器层的边缘的与像素开口相邻的下表面可以与第二电极接触。
21.堤层的与像素开口相邻的部分可以具有比堤层的剩余部分的厚度薄的厚度。
22.第二辅助电极可以连接到第二层。
23.发射层的与第二层叠置的部分和发射层的不与第二层叠置的部分可以彼此分离。
24.发射层的与共电压线叠置的部分和发射层的不与共电压线叠置的部分可以彼此分离。
25.第二电极的与第二层叠置的部分和第二电极的不与第二层叠置的部分可以彼此连接。
26.第二电极的与共电压线叠置的部分和第二电极的不与共电压线叠置的部分可以彼此分离。
27.发射层可以包括：多个发光单元；以及电荷产生层，设置在多个发光单元之间。
28.晶体管可以包括：半导体，设置在基底上；栅电极，与半导体叠置；以及源电极和漏电极，连接到半导体，并且其中，共电压线、源电极和漏电极可以设置在同一层。
29.第三电极和第一电极可以由相同的材料形成。
30.根据发明的另一方面，一种制造显示装置的方法包括以下步骤：在基底上形成晶体管；在基底上形成与晶体管间隔开的共电压线；形成连接到晶体管的第一电极；形成连接到共电压线的第三电极；在第三电极上形成第四电极；在第一电极上形成发射层；以及在发射层和第四电极上形成第二电极。
31.第三电极可以与共电压线的侧表面接触。
32.第三电极可以包括第一辅助电极，第一辅助电极具有与共电压线的侧表面相邻的第一倾斜表面；并且第四电极可以包括第二辅助电极，第二辅助电极具有与第一辅助电极的第一倾斜表面相邻的第二倾斜表面，并且其中：第一辅助电极的第一倾斜表面可以以第一倾斜角度设置，共电压线的侧表面可以以第二倾斜角度设置，第一倾斜角度小于第二倾斜角度，并且第二辅助电极的第二倾斜表面可以以小于第一倾斜角度的第三倾斜角度设置。
33.第二电极可以与第二辅助电极接触。
34.共电压线可以包括：下层；中间层，设置在下层上；以及上层，设置在中间层上，并且中间层由与上层的材料不同的材料制成，并且中间层具有通过在形成共电压线之后蚀刻中间层而变得比上层的宽度窄的宽度。
35.第三电极可以与中间层的侧表面接触。
36.中间层可以由与下层的材料不同的材料制成，并且中间层可以具有通过中间层的蚀刻工艺而变得比下层的宽度窄的宽度。
37.方法还可以包括以下步骤：在第一电极上形成第一层；在第一层中形成与第一电极叠置的像素开口；在第一层上形成第二层；以及对第一层执行灰化工艺，以去除第一层的设置在第二层下方的一部分，其中，第四电极和第二层可以由相同的材料制成并且通过同一工艺形成。
38.发射层可以包括：多个发光单元；以及电荷产生层，设置在多个发光单元之间。
39.晶体管可以包括：半导体，设置在基底上；栅电极，与半导体叠置；以及源电极和漏电极，连接到半导体，并且共电压线与源电极和漏电极由相同的材料制成并且通过同一工艺形成。
40.第三电极和第一电极可以由相同的材料制成并且通过同一工艺形成。
41.将理解的是，前面的一般描述和下面的详细描述都是说明性和解释性的，并且旨在提供对所要求保护的发明的进一步解释。
附图说明
42.附图示出了发明的说明性实施例，并且与描述一起用于解释发明构思，附图被包括以提供对本发明的进一步理解，并且被并入本说明书中并构成本说明书的一部分。
43.图1示出了根据发明的原理构造的显示装置的实施例的剖视图。
44.图2示意性地示出了图1的部分区域aa的放大图。
45.图3示出了图1的显示装置的发射层的多个层。
46.图4示出了根据参考示例的显示装置的剖视图。
47.图5示出了图1的显示装置的代表性像素的电路图。
48.图6、图7、图8、图9、图10、图11、图12、图13、图14、图15、图16、图17和图18示出了图1的显示装置的制造方法的说明性顺序工艺剖视图。
49.图19示出了图1的显示装置的发射层的另一实施例的剖视图。
50.图20示出了根据发明的原理构造的显示装置的另一实施例的剖视图。
具体实施方式
51.在下面的描述中，出于解释的目的，阐述了许多具体细节以提供对发明的各种实施例或实施方式的透彻理解。如这里所使用的，“实施例”和“实施方式”是可互换的词语，并且其是采用这里公开的发明构思中的一个或更多个的装置或方法的非限制性示例。然而，明显的是，可以在没有这些具体细节或具有一个或更多个等同布置的情况下实践各种实施例。在其他情况下，以框图形式示出了公知的结构和装置，以避免使各种实施例不必要地模糊。此外，各种实施例可以是不同的，但是不必是排他性的。例如，在不脱离发明构思的情况
下，实施例的具体形状、配置和特性可以在另一实施例中使用或实施。
52.除非另有说明，否则示出的实施例将被理解为提供可以在实践中实施发明构思的一些方式的变化细节的说明性特征。因此，除非另有说明，否则在不脱离发明构思的情况下，各种实施例的特征、组件、模块、层、膜、面板、区域和/或方面等(在下文中，单独或统称为“元件”)可以另外组合、分离、互换和/或重新布置。
53.通常提供附图中的交叉影线和/或阴影的使用，以使相邻元件之间的边界清晰。如此，除非说明，否则交叉影线或阴影的存在与否都不传达或表明对元件的特定材料、材料性质、尺寸、比例、示出的元件之间的共性和/或元件的任何其他特性、属性、性质等的任何偏好或要求。此外，在附图中，为了清楚和/或描述性目的，可以夸大元件的尺寸和相对尺寸。当可以不同地实施实施例时，可以与所描述的顺序不同地执行具体的工艺顺序。例如，可以基本上同时执行或者按照与所描述的顺序相反的顺序来执行两个连续描述的工艺。此外，同样的附图标记表示同样的元件。
54.当元件或层被称为“在”另一元件或层“上”、“连接到”或者“结合到”另一元件或层时，该元件或层可以直接在所述另一元件或层上、直接连接到或者直接结合到所述另一元件或层，或者可以存在居间元件或居间层。然而，当元件或层被称为“直接在”另一元件或层“上”、“直接连接到”或“直接结合到”另一元件或层时，不存在居间元件或居间层。为此，术语“连接”可以指具有或不具有居间元件的物理连接、电气连接和/或流体连接。此外，d1轴、d2轴和d3轴不限于直角坐标系的三个轴(诸如x轴、y轴和z轴)，而可以以更广泛的含义来解释。例如，d1轴、d2轴和d3轴可以彼此垂直，或者可以表示彼此不垂直的不同方向。出于本公开的目的，“x、y和z中的至少一个(者/种)”和“从由x、y和z组成的组中选择的至少一个(者/种)”可以被解释为仅x、仅y、仅z或者x、y和z中的两个(者/种)或更多个(者/种)的任何组合，诸如以xyz、xyy、yz和zz为例。如这里所使用的，术语“和/或”包括相关所列项中的一个或更多个的任何组合和所有组合。
55.尽管这里可以使用术语“第一”、“第二”等来描述各种类型的元件，但是这些元件不应受这些术语限制。这些术语用于将一个元件与另一元件区分开。因此，在不脱离公开的教导的情况下，下面讨论的第一元件可以被称为第二元件。
56.出于描述的目的，在这里可以诸如“在
……
之下”、“在
……
下方”、“在
……
下面”、“下”、“在
……
上方”、“上”、“在
……
之上”、“较高”、“侧”(例如，如在“侧壁”中)等的空间相对术语，并由此来描述如附图中示出的一个元件与另一(其他)元件的关系。除了附图中描绘的方位之外，空间相对术语旨在涵盖设备在使用、操作和/或制造中的不同方位。例如，如果附图中的设备被翻转，则被描述为“在”其他元件或特征“下方”或“之下”的元件随后将被定位为“在”所述其他元件或特征“上方”。因此，术语“在
……
下方”可以涵盖在
……
上方和在
……
下方两种方位。此外，设备可以被另外定位(例如，旋转90度或处于其他方位)，如此，相应地解释这里使用的空间相对描述语。
57.这里使用的术语是出于描述特定实施例的目的，而不旨在是限制性的。如这里所使用的，除非上下文另外明确地指出，否则单数形式“一”、“一个(种/者)”和“该(所述)”也旨在包括复数形式。此外，当在本说明书中使用术语“包括”和/或“包含”时，说明存在所陈述的特征、整体、步骤、操作、元件、组件和/或它们的组，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。还注意的是，如这里使用的，术语“基本上”、“约”和其他相似术语用作近似术语而不用作程度术语，如此用于解释本领域普通技术人员将认识到的测量值、计算值和/或提供值的固有偏差。
58.这里参照作为理想化实施例和/或中间结构的示意性图示的剖视图和/或分解图来描述各种实施例。如此，将预计出现由例如制造技术和/或公差引起的图示的形状的变化。因此，这里公开的实施例不应必须被解释为限于区域的特定的示出形状，而是包括例如由制造导致的形状的偏差。以这种方式，附图中示出的区域本质上可以是示意性的，并且这些区域的形状可以不反映装置的区域的实际形状，如此不必旨在是限制性的。
59.除非另有定义，否则这里使用的所有术语(包括技术术语和科学术语)具有与本公开是其一部分的领域的普通技术人员通常理解的意思相同的意思。术语(诸如在常用词典中定义的术语)应被解释为具有与它们在相关领域的上下文中的意思一致的意思，并且不应以理想化或过于形式化的含义来解释，除非这里明确地如此定义。
60.在下文中，将参照图1、图2和图3描述根据发明的实施例的显示装置。
61.图1示出了根据发明的原理构造的显示装置的实施例的剖视图，图2示出了图1的部分区域aa的放大图，并且图3示出了图1的显示装置的发射层的多个层。图2示出了根据实施例的显示装置的共电压线和第二电极的接触部分，并且图3示出了根据实施例的构造显示装置的发射层的多个层。
62.如图1中所示，显示装置可以包括基底110和设置在基底110上的半导体1130、栅电极1151、源电极1173和漏电极1175。
63.基底110可以包括聚苯乙烯、聚乙烯醇、聚甲基丙烯酸甲酯、聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯、三乙酸纤维素和乙酸丙酸纤维素中的至少一种。基底110可以包括可被弯曲或折叠的柔性材料。例如，基底110可以是单层或多层。
64.缓冲层111可以设置在基底110上。缓冲层111可以具有单层结构或多层结构。缓冲层111可以包括诸如氮化硅(sin
x
)、氧化硅(sio
x
)和氮氧化硅(sio
x
ny)的无机绝缘材料或有机绝缘材料。在一些实施例中，可以省略缓冲层111。例如，阻挡层还可以设置在基底110与缓冲层111之间。阻挡层可以具有单层结构或多层结构。阻挡层可以包括诸如氮化硅(sin
x
)、氧化硅(sio
x
)和氮氧化硅(sio
x
ny)的无机绝缘材料。
65.半导体1130可以设置在缓冲层111上。半导体1130可以包括第一区域1131、沟道1132和第二区域1133。第一区域1131和第二区域1133可以设置在半导体1130的沟道1132的相应侧处。半导体1130可以包括诸如非晶硅、多晶硅或氧化物半导体的半导体材料。
66.第一栅极绝缘膜141可以设置在半导体1130上。第一栅极绝缘膜141可以具有单层结构或多层结构。第一栅极绝缘膜141可以包括诸如氮化硅(sin
x
)、氧化硅(sio
x
)和氮氧化硅(sio
x
ny)的无机绝缘材料。
67.栅电极1151可以设置在第一栅极绝缘膜141上。栅电极1151可以与半导体1130的沟道1132叠置。栅电极1151可以具有单层结构或多层结构。栅电极1151可以包括诸如钼(mo)、铝(al)、铜(cu)和/或钛(ti)的金属材料。在形成栅电极1151之后，可以对半导体1130执行掺杂工艺或等离子体处理。半导体1130的被栅电极1151覆盖的部分可以不被掺杂或等离子体处理，并且半导体1130的未被栅电极1151覆盖的部分可以被掺杂或等离子体处理，以能够具有与掺杂半导体的特性相同的特性。
68.第二栅极绝缘膜142可以设置在栅电极1151上。第二栅极绝缘膜142可以具有单层结构或多层结构。第二栅极绝缘膜142可以包括诸如氮化硅(sin
x
)、氧化硅(sio
x
)和氮氧化硅(sio
x
ny)的无机绝缘材料。
69.第一存储电极1153可以设置在第二栅极绝缘膜142上。第一存储电极1153可以具有单层结构或多层结构。第一存储电极1153可以包括诸如钼(mo)、铝(al)、铜(cu)和/或钛(ti)的金属材料。第一存储电极1153可以与栅电极1151叠置以形成存储电容器。
70.层间绝缘膜160可以设置在第一存储电极1153上。层间绝缘膜160可以具有单层结构或多层结构。层间绝缘膜160可以包括无机绝缘材料或有机绝缘材料。
71.源电极1173和漏电极1175可以设置在层间绝缘膜160上。源电极1173和漏电极1175可以具有单层结构或多层结构。源电极1173和漏电极1175可以包括铝(al)、铂(pt)、钯(pd)、银(ag)、镁(mg)、金(au)、镍(ni)、钕(nd)、铱(ir)、铬(cr)、钙(ca)、钼(mo)、钛(ti)、钨(w)和/或铜(cu)。
72.源电极1173和漏电极1175可以包括下层1173a和1175a、中间层1173b和1175b以及上层1173c和1175c。下层1173a和1175a可以直接设置在层间绝缘膜160上。中间层1173b和1175b可以设置在下层1173a和1175a上。上层1173c和1175c可以设置在中间层1173b和1175b上。中间层1173b和1175b可以由与下层1173a和1175a以及上层1173c和1175c的材料不同的材料制成。例如，中间层1173b和1175b可以由铝(al)制成，而下层1173a和1175a以及上层1173c和1175c可以由钛(ti)制成。然而，这仅是示例，下层1173a和1175a、中间层1173b和1175b以及上层1173c和1175c的材料可以进行各种改变。另外，源电极1173和漏电极1175可以形成为双层，或者可以形成为具有其中沉积有四层或更多层的形式。
73.层间绝缘膜160可以包括与源电极1173和半导体1130的第一区域1131叠置的开口。源电极1173可以通过开口连接到半导体1130的第一区域1131。层间绝缘膜160可以包括与漏电极1175和半导体1130的第二区域1133叠置的开口。漏电极1175可以通过开口连接到半导体1130的第二区域1133。
74.半导体1130、栅电极1151、源电极1173和漏电极1175构成一个晶体管tft。在一些实施例中，晶体管tft可以仅包括半导体1130的源区和漏区而不包括源电极1173和漏电极1175。
75.共电压线500可以设置在层间绝缘膜160上。共电压线500可以具有单层结构或多层结构。共电压线500可以包括铝(al)、铂(pt)、钯(pd)、银(ag)、镁(mg)、金(au)、镍(ni)、钕(nd)、铱(ir)、铬(cr)、钙(ca)、钼(mo)、钛(ti)、钨(w)和/或铜(cu)。共电压线500可以与源电极1173和漏电极1175设置在同一层。共电压线500可以由与源电极1173和漏电极1175的材料相同的材料制成，并且可以与源电极1173和漏电极1175在同一工艺中形成。
76.共电压线500可以包括下层500a、中间层500b和上层500c。下层500a可以直接设置在层间绝缘膜160上。中间层500b可以设置在下层500a上。上层500c可以设置在中间层500b上。中间层500b可以由与下层500a和上层500c的材料不同的材料制成。例如，中间层500b可以由铝(al)制成，并且下层500a和上层500c可以由钛(ti)制成。然而，这仅是示例，下层500a、中间层500b和上层500c的材料可以进行各种改变。另外，共电压线500可以形成为双层，或者可以形成为其中沉积有四层或更多层的形式。
77.如图2中所示，共电压线500的上层500c的宽度可以比中间层500b的宽度宽。因此，
上层500c的侧表面os3可以具有不与中间层500b的侧表面os2对准并且比中间层500b的侧表面os2突出得多的形状。上层500c的下表面可以与中间层500b的上表面接触。然而，上层500c的下表面的至少一部分可以不与中间层500b的上表面接触。上层500c的下表面的边缘部分可以不接触中间层500b的上表面。
78.共电压线500的下层500a的宽度可以与共电压线500的上层500c的宽度基本上相同。共电压线500的下层500a的宽度可以比共电压线500的中间层500b的宽度宽。因此，下层500a的侧表面os1可以具有不与中间层500b的侧表面os2对准并且比中间层500b的侧表面os2突出得多的形状。下层500a的上表面可以与中间层500b的下表面接触。然而，下层500a的上表面的至少一部分可以不与中间层500b的下表面接触。下层500a的上表面的边缘部分可以不接触中间层500b的下表面。
79.钝化膜180可以设置在源电极1173和漏电极1175上。钝化膜180可以包括有机绝缘材料，诸如通用聚合物(诸如聚甲基丙烯酸甲酯(pmma)或聚苯乙烯(ps))、具有酚基的聚合物衍生物、丙烯酰类聚合物、酰亚胺类聚合物、聚酰亚胺和硅氧烷类聚合物。
80.第一电极191可以设置在钝化膜180上。第一电极191也被称为阳极电极，并且可以形成为包括透明导电氧化物膜或金属材料的单层或多层。透明导电氧化物膜可以包括氧化铟锡(ito)、聚-ito、氧化铟锌(izo)、氧化铟镓锌(igzo)和氧化铟锡锌(itzo)。金属材料可以包括银(ag)、钼(mo)、铜(cu)、金(au)和铝(al)。例如，第一电极191可以具有其中顺序地堆叠有由ito制成的层、由银(ag)制成的层和由ito制成的层的结构。
81.钝化膜180可以包括与漏电极1175和第一电极191叠置的开口181。第一电极191可以通过开口181连接到漏电极1175。第一电极191可以与漏电极1175的上层1175c的上表面接触。因此，第一电极191可以接收将从漏电极1175传输到发射层370的输出电流。
82.钝化膜180可以包括与共电压线500叠置的开口183。共电压线500可以不被钝化膜180覆盖。例如，共电压线500的上表面和侧表面ss可以通过开口183完全暴露。此外，层间绝缘膜160的设置在共电压线500周围的上表面也可以通过开口183暴露。
83.可以呈第一辅助电极600的形式的第三电极可以设置在钝化膜180的开口183内。第一辅助电极600也可以设置在钝化膜180上。第一辅助电极600可以与第一电极191设置在同一层。第一辅助电极600可以与第一电极191由相同的材料制成，并且可以在同一工艺中形成。
84.第一辅助电极600可以设置在共电压线500上，并且可以与共电压线500的侧表面ss接触。第一辅助电极600可以设置在共电压线500的下层500a上，并且可以与中间层500b的侧表面os2接触。此外，第一辅助电极600可以设置在共电压线500的上层500c上。第一辅助电极600的与共电压线500的下层500a和中间层500b接触的部分可以与第一辅助电极600的设置在共电压线500的上层500c上的部分分离或断开。
85.可以呈堤层350的形式的第一层可以设置在第一电极191、第一辅助电极600和钝化膜180上。堤层350也可以被称为像素限定层(pdl)，并且可以包括与第一电极191叠置的像素开口351。在这种情况下，像素开口351可以与第一电极191的中心部分叠置，并且可以不与第一电极191的边缘部分叠置。因此，像素开口351的尺寸可以小于第一电极191的尺寸。堤层350可以是包括聚酰亚胺、聚酰胺、丙烯酰树脂、苯并环丁烯和酚醛树脂中的一种或更多种的有机绝缘膜。在一些实施例中，堤层350可以形成为包括黑色颜料的黑色像素限定
层(bpdl)。
86.堤层350可以包括与共电压线500叠置的开口353。堤层350的开口353也可以与钝化膜180的开口183叠置。堤层350的开口353可以具有比钝化膜180的开口183的宽度宽的宽度。堤层350的开口353的尺寸可以大于共电压线500的尺寸。
87.可以呈分离器层750的形式的第二层可以设置在堤层350上。分离器层750的边缘可以与堤层350的像素开口351相邻。堤层350的与分离器层750的边缘相邻的部分的厚度可以比堤层350的其他部分的厚度薄。例如，堤层350的与像素开口351相邻的部分的厚度可以比堤层350的剩余部分的厚度薄。分离器层750的下表面可以与堤层350的上表面接触。然而，分离器层750的下表面的边缘部分可以不接触堤层350的上表面。分离器层750可以由诸如氧化铟锡(ito)、聚-ito、氧化铟锌(izo)、氧化铟镓锌(igzo)和氧化铟锡锌(itzo)的透明导电氧化物膜形成。
88.可以呈第二辅助电极700的形式的第四电极可以设置在第一辅助电极600上。第二辅助电极700可以与分离器层750设置在同一层。第二辅助电极700可以由与分离器层750的材料相同的材料制成，并且可以与分离器层750在同一工艺中形成。第二辅助电极700可以连接或可以不连接到分离器层750。
89.第二辅助电极700可以与第一辅助电极600的上表面接触，并且可以与共电压线500的侧表面ss接触。第二辅助电极700可以与共电压线500的中间层500b的侧表面os2接触。第二辅助电极700也可以设置在共电压线500的上层500c上。第二辅助电极700的与共电压线500的中间层500b的侧表面os2接触的部分可以与第二辅助电极700的设置在共电压线500的上层500c上的部分分离或断开。
90.发射层370可以设置在第一电极191上。如图3中所示，发射层370可以包括多个发光单元1370和2370以及电荷产生层375，电荷产生层375设置在多个发光单元1370和2370之间。
91.多个发光单元1370和2370可以包括第一发光单元1370和第二发光单元2370。第一发光单元1370和第二发光单元2370中的每个可以包括多个层。第一发光单元1370和第二发光单元2370可以分别包括电子注入层1370a和2370a、电子传输层1370b和2370b、有机发射层1370c和2370c、空穴传输层1370d和2370d以及空穴注入层1370e和2370e。有机发射层1370c和2370c可以包括发射诸如红光、绿光和蓝光的光的低分子量有机材料或高分子量有机材料。在另一实施例中，可以省略电子注入层1370a和2370a、电子传输层1370b和2370b、空穴传输层1370d和2370d以及空穴注入层1370e和2370e中的至少一些。第一发光单元1370的电子注入层1370a可以与第一电极191接触。第二发光单元2370的空穴注入层2370e可以与第二电极270接触。
92.电荷产生层375可以设置在第一发光单元1370与第二发光单元2370之间。电荷产生层375可以是产生电子以用作彼此相邻的两个发光单元1370和2370中的一个的阴极并且产生空穴以用作两个发光单元1370和2370中的另一个的阳极的层。例如，电荷产生层375可以用作第一发光单元1370的阴极，并且可以用作第二发光单元2370的阳极。
93.电荷产生层375可以包括n型电荷产生层375a和p型电荷产生层375b。n型电荷产生层375a和p型电荷产生层375b可以彼此接触以形成np结。可以通过np结在n型电荷产生层375a与p型电荷产生层375b之间同时产生电子和空穴。所产生的电子可以通过n型电荷产生
层375a传输到彼此相邻的两个发光单元1370和2370中的一个。产生的空穴可以通过p型电荷产生层375b传输到彼此相邻的两个发光单元1370和2370中的另一个。
94.虽然上述发射层370包括两个发光单元，但是发明的实施例不限于此。在另一实施例中，发射层370可以包括三个或更多个发光单元。例如，发射层370可以包括三个发光单元以及设置在所述三个发光单元之间的两个电荷产生层。
95.发射层370不仅可以设置在第一电极191上，而且可以设置在基底110上的其他区域上。发射层370的有机发射层1370c和2370c可以被图案化以仅设置在像素开口351内。除了有机发射层1370c和2370c之外，剩余的层可以完全地设置在基底110上。电子注入层1370a和2370a、电子传输层1370b和2370b、空穴传输层1370d和2370d、空穴注入层1370e和2370e以及电荷产生层375可以完全地设置在基底110上。
96.发射层370的设置在第一电极191上的部分可以与发射层370的设置在除了第一电极191之外的剩余部分上的其他部分分离或断开。发射层370可以通过分离器层750在像素开口351的边缘部分处被分开。例如，设置在分离器层750的边缘部分的相应侧处的发射层370可以彼此分离。发射层370的与分离器层750叠置的部分和发射层370的不与分离器层750叠置的部分可以彼此分离。发射层370的设置在分离器层750上的部分和发射层370的设置在像素开口351内的部分可以彼此分离。发射层370可以形成为多个层，发射层370中的一些层可以在像素开口351的边缘部分处被分开，并且一些其他层可以彼此连接。例如，第一发光单元1370和电荷产生层375可以在像素开口351的边缘部分处被分开，并且第二发光单元2370可以彼此连接。
97.发射层370也可以设置在第二辅助电极700上。此外，发射层370可以设置在共电压线500的上层500c上，并且可以与共电压线500叠置。发射层370的与共电压线500叠置的部分可以与发射层370的不与共电压线500叠置的部分分离。发射层370的设置在共电压线500的上层500c的上表面上的部分可以与发射层370的与共电压线500的侧表面ss相邻的部分分离。例如，发射层370可以在共电压线500的边缘部分处被分开。发射层370可以形成为多个层，并且发射层370的全部层可以在共电压线500的边缘部分处被分开。共电压线500的侧表面ss可以不被发射层370覆盖。另外，第二辅助电极700的边缘的至少一部分可以不被发射层370覆盖。第二辅助电极700的与共电压线500的侧表面ss相邻的部分可以不被发射层370覆盖。
98.第二电极270可以设置在发射层370上。第二电极270也被称为阴极电极，并且可以由包括氧化铟锡(ito)、氧化铟锌(izo)、氧化铟镓锌(igzo)和氧化铟锡锌(itzo)的透明导电层形成。另外，第二电极270可以具有半透明特性，并且可以与第一电极191一起形成微腔。第一电极191、发射层370和第二电极270可以形成发光二极管(led)。
99.第二电极270可以接触发射层370。发射层370可以通过分离器层750在像素开口351的边缘周围被分开。设置在其中发射层370被分开的部分上的第二电极270彼此不分离，而是可以彼此连接。例如，第二电极270可以在像素开口351的边缘周围彼此连接。第二电极270的与分离器层750叠置的叠置部分和第二电极270的不与分离器层750叠置的非叠置部分可以彼此连接。然而，台阶会通过分开的发射层370形成，因此第二电极270的叠置部分和非叠置部分可以彼此不平滑地连接。第二电极270可以与分离器层750的部分区域接触。分离器层750的边缘的与像素开口351相邻的下表面可以与第二电极270接触，而不接触堤层
350的上表面。例如，第二电极270可以设置在分离器层750的与像素开口351相邻的边缘与堤层350之间。
100.第二电极270可以完全地设置在基底110上。第二电极270可以连接到共电压线500。共电压elvss可以施加到第二电极270和共电压线500。因此，当第二电极270在一些区域中未平滑地连接时，共电压线500可以防止或最小化第二电极270中的共电压elvss的电压降。
101.第二电极270可以与共电压线500的侧表面ss接触。第二电极270可以与共电压线500的侧表面ss直接接触。可选地，第二电极270可以不与共电压线500的侧表面ss直接接触。第一辅助电极600和第二辅助电极700可以设置在第二电极270与共电压线500之间。第一辅助电极600可以与共电压线500的中间层500b的侧表面os2接触，并且第二辅助电极700可以设置在第一辅助电极600上。第二电极270可以与第二辅助电极700接触。在其中第一辅助电极600与共电压线500的侧表面ss彼此接触的部分中，第一辅助电极600的第一侧表面is1以第一倾斜角度θ1设置。共电压线500的侧表面ss(os1、os2和os3)以第二倾斜角度θ2设置，并且第二辅助电极的第二侧表面is2可以以第三倾斜角度θ3设置。第一倾斜角度θ1可以小于共电压线500的侧表面os2的第二倾斜角度θ2，并且第二辅助电极700的第二侧表面is2的第三倾斜角度θ3可以小于第一辅助电极600的第一侧表面is1的第一倾斜角度θ1(见图2)。
102.第二电极270的与共电压线500叠置的部分可以与第二电极270的不与共电压线500叠置的部分分离或断开。第二电极270的设置在共电压线500的上层500c的上表面上的部分可以与第二电极270的与共电压线500的侧表面ss相邻的部分分离。
103.参照图4，将比较和描述根据参考示例的显示装置和根据图2的显示装置。图4示出了根据参考示例的显示装置的剖视图，在参考示例中，从显示装置中省略了第二辅助电极。
104.在根据参考示例的显示装置中，第一辅助电极600可以与共电压线500的侧表面ss接触，并且发射层370可以设置在第一辅助电极600上。第二电极270可以设置在发射层370上，并且第二电极270可以不连接到第一辅助电极600。第二电极270和第一辅助电极600可能无法通过设置在第二电极270与第一辅助电极600之间的发射层370彼此连接。因此，第二电极270和共电压线500可能无法连接，并且在第二电极270中会发生电压降。
105.在根据图2的实施例的显示装置中，由于第二辅助电极700可以设置在第一辅助电极600上，因此可以进一步减小第二电极270与共电压线500之间的连接部分cp的倾斜角度。因此，第二电极270可以平滑地连接到共电压线500，从而最小化或防止第二电极270的电压降发生。因此，能够实施作为整体具有均匀亮度的显示装置。
106.第一辅助电极600和第一电极191可以设置在同一层，并且第二辅助电极700和分离器层750可以设置在同一层。例如，第一辅助电极600和第一电极191可以在同一工艺中由相同的材料形成，并且第二辅助电极700和分离器层750可以在同一工艺中由相同的材料形成。因此，能够在没有附加工艺的情况下形成第一辅助电极600和第二辅助电极700，从而降低工艺成本。
107.封装层还可以设置在第二电极270上。封装层可以保护发光二极管(led)免受可能从外部渗透的湿气或氧的影响，并且可以包括至少一个无机膜和至少一个有机膜。例如，封装层可以具有其中可以堆叠有第一无机封装层、有机封装层和第二无机封装层的结构。然
而，这仅是示例，并且构造封装层的无机膜和有机膜的数量可以进行各种改变。
108.尽管以上已经描述了其中一个晶体管连接到发光二极管(led)的结构，但是每个发光二极管(led)可以连接到多个晶体管。在下文中，参照图5，将描述显示装置的一个代表性像素的示例。
109.图5示出了图1的显示装置的代表性像素的电路图。
110.如图5中所示，显示装置可以包括用于显示图像的多个像素px和多条信号线127、151、152、153、154、171和172。像素px可以包括连接到多条信号线127、151、152、153、154、171和172的多个晶体管t1、t2、t3、t4、t5、t6和t7、电容器cst和至少一个发光二极管led。在下面的描述中，将主要描述其中像素px包括一个发光二极管led的示例。
111.信号线127、151、152、153、154、171和172可以包括初始化电压线127、多条扫描线151、152和153、发射控制线154、数据线171和驱动电压线172。
112.初始化电压线127可以传输初始化电压vint。多条扫描线151、152和153可以分别传输扫描信号gwn、gin和gi(n+1)。扫描信号gwn、gin和gi(n+1)可以传输可以导通包括在像素px中的晶体管t2、t3、t4和t7的栅极导通电压以及可以截止包括在像素px中的晶体管t2、t3、t4和t7的栅极截止电压。
113.连接到像素px的扫描线151、152和153可以包括能够传输扫描信号gwn的第一扫描线151、能够以与第一扫描线151的时序不同的时序传输具有栅极导通电压的扫描信号gin的第二扫描线152以及能够传输扫描信号gi(n+1)的第三扫描线153。在示出的实施例中，将主要描述第二扫描线152以比第一扫描线151的时序早的时序传输栅极导通电压的示例。例如，当扫描信号gwn是在一帧期间施加的扫描信号之中的第n扫描信号sn(其中，n是1或更大的自然数)时，扫描信号gin可以是诸如第(n-1)扫描信号s(n-1)的先前扫描信号，并且扫描信号gi(n+1)可以是第n扫描信号sn。然而，实施例不限于此，扫描信号gi(n+1)可以是与第n扫描信号sn不同的扫描信号。
114.发射控制线154可以传输控制信号，并且具体地，可以传输能够控制包括在像素px中的发光二极管led的光发射的发射控制信号em。由发射控制线154传输的控制信号可以传输栅极导通电压和栅极截止电压，并且可以具有与由扫描线151、152和153传输的扫描信号的波形不同的波形。
115.数据线171可以传输数据信号dm，并且驱动电压线172可以传输驱动电压elvdd。数据信号dm可以根据输入到显示装置的图像信号而具有不同的电压电平，并且驱动电压elvdd可以具有基本上恒定的电压电平。
116.显示装置还可以包括将信号传输到多条信号线127、151、152、153、154、171和172的驱动器。
117.像素px中包括的多个晶体管t1、t2、t3、t4、t5、t6和t7可以包括第一晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4、第五晶体管t5、第六晶体管t6和第七晶体管t7。
118.第一扫描线151可以将扫描信号gwn传输到第二晶体管t2和第三晶体管t3，第二扫描线152可以将扫描信号gin传输到第四晶体管t4，第三扫描线153可以将扫描信号gi(n+1)传输到第七晶体管t7，并且发射控制线154可以将发射控制信号em传输到第五晶体管t5和第六晶体管t6。
119.第一晶体管t1的栅电极g1可以通过驱动栅极节点gn连接到电容器cst的一端，第
一晶体管t1的第一电极ea1可以经由第五晶体管t5连接到驱动电压线172，并且第一晶体管t1的第二电极eb1可以经由第六晶体管t6连接到发光二极管led的阳极。第一晶体管t1可以根据第二晶体管t2的开关操作接收由数据线171传输的数据信号dm，以将驱动电流id供应到发光二极管led。
120.第二晶体管t2的栅电极g2可以连接到第一扫描线151，第二晶体管t2的第一电极ea2可以连接到数据线171，并且第二晶体管t2的第二电极eb2可以连接到第一晶体管t1的第一电极ea1并且可以经由第五晶体管t5连接到驱动电压线172。第二晶体管t2可以根据通过第一扫描线151传输的扫描信号gwn导通，以将从数据线171传输的数据信号dm传输到第一晶体管t1的第一电极ea1。
121.第三晶体管t3的栅电极g3可以连接到第一扫描线151，并且第三晶体管t3的第一电极ea3可以连接到第一晶体管t1的第二电极eb1并且可以经由第六晶体管t6连接到发光二极管led的阳极。第三晶体管t3的第二电极eb3可以连接到第四晶体管t4的第二电极eb4、电容器cst的一端和第一晶体管t1的栅电极g1。第三晶体管t3可以响应于通过第一扫描线151传输的扫描信号gwn而导通，以将第一晶体管t1的栅电极g1和第二电极eb1彼此连接，以二极管连接第一晶体管t1。
122.第四晶体管t4的栅电极g4可以连接到第二扫描线152，第四晶体管t4的第一电极ea4可以连接到初始化电压vint的端子，并且第四晶体管t4的第二电极eb4可以通过第三晶体管t3的第二电极eb3连接到电容器cst的一端和第一晶体管t1的栅电极g1。第四晶体管t4可以根据通过第二扫描线152接收的扫描信号gin导通，以将初始化电压vint传输到第一晶体管t1的栅电极g1，以执行用于初始化第一晶体管t1的栅电极g1的电压的初始化操作。
123.第五晶体管t5的栅电极g5可以连接到发射控制线154，第五晶体管t5的第一电极ea5可以连接到驱动电压线172，并且第五晶体管t5的第二电极eb5可以连接到第一晶体管t1的第一电极ea1和第二晶体管t2的第二电极eb2。
124.第六晶体管t6的栅电极g6可以连接到发射控制线154，第六晶体管t6的第一电极ea6可以连接到第一晶体管t1的第二电极eb1和第三晶体管t3的第一电极ea3，并且第六晶体管t6的第二电极eb6可以电连接到发光二极管led的阳极。第五晶体管t5和第六晶体管t6可以响应于通过发射控制线154接收的发射控制信号em而同时导通，并且通过此，可以通过二极管连接的第一晶体管t1补偿驱动电压elvdd，以将驱动电压elvdd传输到发光二极管led。
125.第七晶体管t7的栅电极g7可以连接到第三扫描线153，第七晶体管t7的第一电极ea7可以连接到第六晶体管t6的第二电极eb6和发光二极管led的阳极，并且第七晶体管t7的第二电极eb7可以连接到初始化电压vint的端子和第四晶体管t4的第一电极ea4。
126.晶体管t1、t2、t3、t4、t5、t6和t7可以是诸如pmos的p型沟道晶体管，但是实施例不限于此，晶体管t1、t2、t3、t4、t5、t6和t7中的至少一者可以是n型沟道晶体管。
127.如上所述，电容器cst的一端可以连接到第一晶体管t1的栅电极g1，并且电容器cst的另一端可以连接到驱动电压线172。发光二极管led的阴极可以连接到传输共电压elvss以接收共电压elvss的共电压elvss端子。
128.虽然在以上将像素px描述为包括七个晶体管t1、t2、t3、t4、t5、t6和t7、一个电容器cst和一个发光二极管led，但是这仅是示例，晶体管的数量、电容器的数量、发光二极管
led的数量和它们的连接关系可以进行各种改变。
129.在下文中，将参照图6至图18描述根据实施例的制造显示装置的方法。
130.图6、图7、图8、图9、图10、图11、图12、图13、图14、图15、图16、图17和图18示出了图1的显示装置的制造方法的顺序工艺剖视图。
131.如图6中所示，可以通过使用无机绝缘材料或有机绝缘材料在基底110上形成缓冲层111。可以通过使用半导体材料在缓冲层111上形成半导体1130。半导体材料可以由非晶硅、多晶硅、氧化物半导体等制成。可以通过使用无机绝缘材料在半导体1130和缓冲层111上形成第一栅极绝缘膜141。
132.可以通过在第一栅极绝缘膜141上沉积金属材料并且使沉积的金属材料图案化来形成栅电极1151。栅电极1151可以与半导体1130叠置。在形成栅电极1151之后，可以通过掺杂工艺或等离子体处理来处理半导体1130的不与栅电极1151叠置的部分以使其具有掺杂半导体性质。因此，半导体1130的与栅电极1151叠置的部分变为沟道1132，半导体1130的不与栅电极1151叠置的部分变为第一区域1131和第二区域1133。可以通过在栅电极1151和第一栅极绝缘膜141上使用无机绝缘材料来形成第二栅极绝缘膜142。
133.可以通过在第二栅极绝缘膜142上沉积金属材料并且使沉积的金属材料图案化来形成第一存储电极1153。第一存储电极1153可以与栅电极1151叠置。可以通过在第一存储电极1153和第二栅极绝缘膜142上使用无机绝缘材料或有机绝缘材料来形成层间绝缘膜160。层间绝缘膜160可以被图案化以形成使半导体1130的第一区域1131和第二区域1133的至少一部分暴露的开口。
134.可以将金属材料连续地沉积在层间绝缘膜160上并且对其进行图案化以形成源电极1173和漏电极1175。源电极1173可以通过开口连接到半导体1130的第一区域1131，并且漏电极1175可以通过开口连接到半导体1130的第二区域1133。金属材料可以包括铝(al)、铂(pt)、钯(pd)、银(ag)、镁(mg)、金(au)、镍(ni)、钕(nd)、铱(ir)、铬(cr)、钙(ca)、钼(mo)、钛(ti)、钨(w)和/或铜(cu)。例如，可以通过顺序地堆叠钛(ti)、铝(al)和钛(ti)来形成三层。源电极1173和漏电极1175可以包括下层1173a和1175a、中间层1173b和1175b以及上层1173c和1175c。
135.可以在层间绝缘膜160上形成共电压线500。共电压线500、源电极1173和漏电极1175可以由相同的材料并且在同一工艺制成。例如，可以通过连续地沉积和图案化金属材料来一起形成源电极1173、漏电极1175和共电压线500。因此，共电压线500、源电极1173和漏电极1175可以设置在同一层(例如，层间绝缘膜160)上。共电压线500可以包括下层500a、中间层500b和上层500c。共电压线500的下层500a、源电极1173的下层1173a和漏电极1175的下层1175a可以由相同的材料制成，并且可以设置在同一层(例如，层间绝缘膜160)上。共电压线500的中间层500b、源电极1173的中间层1173b和漏电极1175的中间层1175b可以由相同的材料制成，并且可以设置在相同的材料层(例如，下层1173a、1175a和500a)上。共电压线500的上层500c、源电极1173的上层1173c和漏电极1175的上层1175c可以由相同的材料制成，并且可以设置在相同的材料层(中间层1173b、1175b和500b)上。
136.如图7中所示，可以通过在源电极1173、漏电极1175和共电压线500上使用有机绝缘材料来形成钝化膜180。例如，可以通过对钝化膜180进行图案化来形成开口181和183。
137.漏电极1175的至少一部分可以通过开口181暴露。漏电极1175的上层1175c的上表
面的至少一部分可以通过开口181暴露。
138.共电压线500的至少一部分可以通过开口183暴露。共电压线500的上层500c的上表面、下层500a的侧表面os1(见图8)、中间层500b的侧表面和上层500c的侧表面os3(见图8)可以通过开口183暴露。另外，层间绝缘膜160的设置在共电压线500周围的上表面也可以通过开口183暴露。
139.如图8中所示，可以蚀刻共电压线500的中间层500b。共电压线500的中间层500b可以由与共电压线500的上层500c和下层500a的材料不同的材料制成。例如，可以通过在蚀刻工艺中仅能够蚀刻中间层500b的蚀刻剂来选择性地蚀刻中间层500b。因此，可以蚀刻中间层500b以形成通过开口183暴露的侧表面os2，并且中间层500b的宽度可以变得比上层500c的宽度窄。因此，上层500c的侧表面os3可以具有不与中间层500b的侧表面os2对准并且比中间层500b的侧表面os2突出得多的形状。上层500c的下表面的边缘部分可以不接触中间层500b的上表面。此外，中间层500b的宽度可以比下层500a的宽度窄。因此，下层500a的侧表面os1可以具有不与中间层500b的侧表面os2对准并且比中间层500b的侧表面os2突出得多的形状。下层500a的上表面的边缘部分可以不接触中间层500b的下表面。
140.在蚀刻共电压线500的中间层500b的步骤中，可以不蚀刻源电极1173和漏电极1175。由于源电极1173完全被钝化膜180覆盖，因此源电极1173可以不被蚀刻。由于仅漏电极1175的上层1175c的上表面通过开口181暴露，并且漏电极1175的中间层1175b未通过开口181暴露，因此漏电极1175的中间层1175b可以不被蚀刻。
141.如图9中所示，可以在钝化膜180上形成第一导电材料层1900。可以将第一导电材料层1900形成为包括透明导电氧化物膜或金属材料的单层，或者包括透明导电氧化物膜或金属材料的多层。例如，可以通过顺序地堆叠ito、银(ag)和ito来形成第一导电材料层1900。第一导电材料层1900可以完全形成在基底110上。第一导电材料层1900可以直接设置在钝化膜180上。第一导电材料层1900也可以形成在钝化膜180的开口181和183中。在钝化膜180的开口183中，第一导电材料层1900也可以设置在共电压线500上。第一导电材料层1900可以与共电压线500的下层500a的上表面和侧表面os1(见图8)接触，可以与中间层500b的侧表面os2(见图8)接触，并且可以与上层500c的上表面接触。第一导电材料层1900的接触共电压线500的下层500a和中间层500b的部分1900_1(见图10)可以与第一导电材料层1900的接触共电压线500的上层500c的部分1900_2(见图10)分离或断开。
142.如图10中所示，可以在第一导电材料层1900上涂覆光致抗蚀剂900，并且可以执行光处理。光致抗蚀剂900可以是包括光敏性、粘合性和耐腐蚀性中的全部的聚合物化合物，并且当光照射在光致抗蚀剂900上时，其性质会改变。通过对光致抗蚀剂900进行图案化，可以去除设置在一些区域中的光致抗蚀剂900。可以保留设置在晶体管tft与第一导电材料层1900之间的连接部分的外围区域中以及共电压线500的外围区域中的光致抗蚀剂900。可以形成光致抗蚀剂900以填充钝化膜180的开口183，并且共电压线500可以完全被光致抗蚀剂900覆盖。
143.如图11中所示，可以通过使用图案化的光致抗蚀剂900作为掩模来蚀刻第一导电材料层1900。通过对第一导电材料层1900进行图案化，可以形成第一电极191和第一辅助电极600。第一电极191可以通过钝化膜180的开口181连接到晶体管tft的漏电极1175。第一辅助电极600可以设置在钝化膜180的开口183内。第一辅助电极600也可以设置在钝化膜180
上。第一电极191和第一辅助电极600可以设置在同一层。第一电极191和第一辅助电极600可以由相同的材料制成，并且可以在同一工艺中形成。
144.可以在共电压线500上设置第一辅助电极600，并且可以使第一辅助电极600与共电压线500的侧表面ss(见图8)接触。第一辅助电极600可以设置在共电压线500的下层500a上，并且可以与中间层500b的侧表面os2接触。第一辅助电极600也可以设置在共电压线500的上层500c上。第一辅助电极600的与共电压线500的下层500a和中间层500b接触的部分600_1可以与第一辅助电极600的设置在共电压线500的上层500c上的部分600_2分离或断开。
145.在蚀刻第一导电材料层1900的步骤中，共电压线500可以被光致抗蚀剂900覆盖，因此共电压线500可以不受用于蚀刻第一导电材料层1900的蚀刻剂的影响。例如，共电压线500可以被光致抗蚀剂900保护。因此，光致抗蚀剂900可以防止共电压线500的中间层500b被蚀刻剂损坏。
146.如图12中所示，可以去除图案化的光致抗蚀剂900中的全部。因此，可以使设置在光致抗蚀剂900下方的第一电极191和第一辅助电极600暴露。
147.如图13中所示，可以通过使用有机绝缘材料在第一电极191、第一辅助电极600和钝化膜180上形成堤层350。可以对堤层350进行图案化以形成像素开口351和开口353。像素开口351可以与第一电极191叠置。例如，第一电极191可以通过像素开口351暴露。开口353可以与共电压线500叠置。例如，共电压线500可以通过开口353暴露。堤层350的开口353也可以与钝化膜180的开口183叠置。堤层350的开口353可以具有比钝化膜180的开口183的宽度宽的宽度。堤层350的开口353的尺寸可以大于共电压线500的尺寸。
148.如图14中所示，可以在第一电极191、第一辅助电极600和堤层350上形成第二导电材料层1700。第二导电材料层1700可以由诸如氧化铟锡(ito)、聚-ito、氧化铟锌(izo)、氧化铟镓锌(igzo)和氧化铟锡锌(itzo)的透明导电氧化物膜形成。第二导电材料层1700可以完全形成在基底110上。第二导电材料层1700也可以形成在堤层350的像素开口351和开口353中。
149.如图15中所示，可以通过对第二导电材料层1700进行图案化来形成分离器层750和第二辅助电极700。分离器层750和第二辅助电极700可以设置在同一层。分离器层750和第二辅助电极700可以由相同的材料制成，并且可以在同一工艺中形成。
150.可以将分离器层750形成为围绕堤层350的像素开口351。分离器层750的边缘可以与堤层350的像素开口351相邻。在这种情况下，分离器层750的边缘可以设置在堤层350的像素开口351外部。分离器层750的下表面可以与堤层350的上表面接触。
151.第二辅助电极700可以与第一辅助电极600的上表面接触，并且可以与共电压线500的侧表面ss(见图8)接触。第二辅助电极700可以与共电压线500的中间层500b的侧表面os2接触。第二辅助电极700也可以设置在共电压线500的上层500c上。第二辅助电极700的与共电压线500的中间层500b的侧表面os2接触的部分可以与第二辅助电极700的设置在共电压线500的上层500c上的部分分离或断开。
152.如图16中所示，可以通过执行灰化工艺来减小堤层350的一部分的厚度。堤层350中的大部分可以被分离器层750和第二辅助电极700覆盖。堤层350的设置在像素开口351周围的一部分可以不被分离器层750覆盖，而是被暴露。可以通过灰化工艺去除堤层350的设
置在像素开口351周围的一部分。因此，堤层350的与分离器层750的边缘相邻的部分的厚度可以比堤层350的其他部分的厚度薄。分离器层750的边缘的下表面可以不接触堤层350的上表面。
153.如图17中所示，可以在第一电极191、分离器层750和第二辅助电极700上形成发射层370。可以通过顺序地沉积多个层来形成发射层370。可以将多个层中的一些形成为仅设置在像素开口351内，并且可以将多个层中的其他层完全形成在基底110上。然而，实施例不限于此，多个层可以完全形成在基底110上。当发射层370包括多个发光单元时，可以在多个发光单元之间设置电荷产生层。
154.发射层370的设置在第一电极191上的部分可以与发射层370的设置在除了第一电极191之外的剩余部分上的其他部分分离或断开。发射层370可以在像素开口351的边缘部分处被分离器层750分开。可以将发射层370形成为多个层，可以在像素开口351的边缘部分处分开发射层370中的一些层，并且可以使一些其他层是连接的。
155.也可以在第二辅助电极700和共电压线500的上层500c上设置发射层370。发射层370的设置在第二辅助电极700上的部分370_1可以与发射层370的设置在共电压线500的上层500c上的部分370_2分离或断开。可以在共电压线500的边缘部分处分开发射层370。可以将发射层370形成为多个层，并且可以在共电压线500的边缘部分处将发射层370的全部层分开。共电压线500的侧表面ss(见图8)可以不被发射层370覆盖。此外，第二辅助电极700的边缘的至少一部分可以不被发射层370覆盖。
156.如图18中所示，可以通过在发射层370上使用导电材料来形成第二电极270。第二电极270可以由透明导电氧化物层或半透明导电材料形成。
157.可以在发射层370上直接设置第二电极270，并且可以将第二电极270完全形成在基底110上。第二电极270可以连接到共电压线500。可以将共电压elvss(见图5)施加到第二电极270和共电压线500。因此，即使第二电极270在一些区域中没有平滑地连接，也能够防止电压降发生。
158.第二电极270可以与共电压线500的侧表面ss(图2中的os1、os2和os3)接触。第二电极270可以或可以不与共电压线500的侧表面ss直接接触。第一辅助电极600和第二辅助电极700可以设置在第二电极270与共电压线500之间。第一辅助电极600可以与共电压线500的中间层500b的侧表面os2接触，并且第二辅助电极700可以设置在第一辅助电极600上。第二电极270可以与第二辅助电极700接触。在其中第一辅助电极600和共电压线500的侧表面ss彼此接触的部分中，第一辅助电极600的第一侧表面is1的第一倾斜角度θ1可以小于共电压线500的侧表面os2的第二倾斜角度θ2，并且第二辅助电极700的第二侧表面is2的第三倾斜角度θ3可以小于第一辅助电极600的第一侧表面is1的第一倾斜角度θ1(见图2)。因此，第二电极270和共电压线500可以通过第一辅助电极600和第二辅助电极700平滑地连接，并且可以减小或防止第二电极270中的共电压elvss的电压降，并且可以实现整体上具有基本上均匀的亮度的显示装置。
159.在下文中，将参照图19描述根据实施例的显示装置。
160.由于图19的显示装置的许多部分与图1的显示装置的部分相同，因此将省略重复的描述以避免冗余。示出的实施例与图1的先前描述的实施例的不同之处在于：发射层由单个发光单元形成，这将在下面进一步描述。
161.图19示出了图1的显示装置的发射层的另一实施例的剖视图。图19示出了根据实施例的构造显示装置的发射层的多个层。
162.如图19中所示，显示装置可以包括发射层370。在先前的实施例中，发射层370可以包括多个发光单元和设置在多个发光单元之间的电荷产生层，而在示出的实施例中，发射层370可以由单个发光单元形成。
163.发射层370可以包括电子注入层370a、电子传输层370b、有机发射层370c、空穴传输层370d和空穴注入层370e。有机发射层370c可以包括发射诸如红光、绿光和蓝光的光的低分子量有机材料或高分子量有机材料。在另一实施例中，可以省略电子注入层370a、电子传输层370b、空穴传输层370d和空穴注入层370e中的至少一些。电子注入层370a可以与第一电极接触。空穴注入层370e可以与第二电极接触。
164.在示出的实施例中，发射层370可以不包括电荷产生层。
165.在下文中，将参照图20描述根据实施例的显示装置。
166.由于图20的显示装置的许多部分与图1的显示装置的部分相同，因此将省略重复的描述以避免冗余。所示实施例与先前描述的图1的实施例的不同之处在于省略了分离器层，这将在下面进一步描述。
167.图20示出了图1的显示装置的另一实施例的剖视图。
168.如图20中所示，显示装置可以包括基底110、晶体管tft、第一电极191、发射层370、第二电极270、共电压线500、第一辅助电极600和第二辅助电极700。
169.在先前的实施例中，还可以包括分离器层750，并且发射层370可以在至少部分区域中被分离器层750分开。在示出的实施例中，可以省略分离器层750。
170.发射层370不在像素开口351的边缘部分处被分开，而是可以具有连接的结构。发射层370可以由单个发光单元形成，并且可以不包括电荷产生层。堤层350的与像素开口351相邻的部分的厚度可以与堤层350的其他部分的厚度基本上相同。例如，堤层350的厚度作为整体可以是均匀的。
171.第二辅助电极700可以设置在第一辅助电极600和堤层350上。然而，实施例不限于此，第二辅助电极700可以不设置在堤层350上。第二辅助电极700可以完全覆盖第一辅助电极600。然而，实施例不限于此，第二辅助电极700可以覆盖第一辅助电极600的一部分。
172.尽管这里已经描述了某些实施例和实施方式，但是根据该描述，其他实施例和修改将是明显的。因此，发明构思不限于这样的实施例，而是限于所附权利要求的较宽范围以及对于本领域普通技术人员将是明显的各种明显的修改和等同布置。