三维堆叠的扇出型芯片封装方法及封装结构与流程

1.本发明属于半导体技术领域，具体涉及一种三维堆叠的扇出型芯片封装方法及封装结构。


背景技术：

2.在扇出型封装中，如图1所示，芯片10被放置于硅基槽内，
3.通过光刻胶，使其固定成一个整体。在晶圆的正面，制作焊球14，
4.与外界连接，再通过硅通孔11，穿透至晶圆背面，制作焊盘12，实现与外界的更多连接，达到芯片高密度集成封装的目的。对于上述结构，一般采用倒装的方式，将芯片进行叠层放置，以提高封装的集成度。采用倒装的方式焊点尺寸和间距均较大，使用的封装i/o密度低，且叠层间常采用胶层填充，散热能力差。
5.针对上述问题，有必要提出一种设计合理且有效解决上述问题的一种三维堆叠的扇出型芯片封装方法及封装结构。


技术实现要素：

6.本发明旨在至少解决现有技术中存在的技术问题之一，提供一种三维堆叠的扇出型芯片封装方法及封装结构。
7.本发明的一方面提供一种三维堆叠的扇出型芯片封装方法，所述方法包括：
8.提供第一基板、第二基板和多个芯片，其中，所述第一基板的边缘区域设置有多个第一电互连结构，所述第二基板的边缘区域设置有多个与所述第一电互连结构相对应的第二电互连结构；
9.在所述第一基板的第一表面的中央区域形成槽体，并将所述多个芯片的第一表面固定在所述槽体内，其中，所述多个芯片与所述第一电互连结构电连接；
10.将所述第一基板的第二表面进行减薄，以露出所述第一电互连结构；
11.将所述第一基板的第二表面与所述第二基板进行混合键合。
12.可选的，所述第二基板朝向所述第一基板的一侧设置有第一钝化层和第一金属焊盘；
13.所述将所述第一基板的第二表面与所述第二基板进行混合键合，包括：
14.在所述第一基板的第二表面形成第二钝化层和第二金属焊盘；
15.将所述第一钝化层与所述第二钝化层进行键合，将所述第一金属焊盘与所述第二金属焊盘进行键合。
16.可选的，所述将所述第一基板的第二表面进行减薄，以露出所述第一电互连结构，包括：
17.将所述第一基板的第一表面固定在临时载盘上；
18.对所述第一基板的第二表面进行减薄，以使所述第一电互连结构远离所述多个芯片的表面凸出于所述第一基板的第二表面；
19.对所述第一电互连结构远离所述多个芯片的一侧进行减薄，使所述第一电互连结构远离所述多个芯片的表面与减薄后的所述第一基板的第二表面齐平。
20.可选的，所述将所述第一基板的第二表面进行减薄，以露出所述第一电互连结构之后，所述方法还包括：
21.在减薄后的第一基板的第二表面形成所述第二钝化层；
22.图形化所述第二钝化层，在图形化后的所述第二钝化层上形成所述第二金属焊盘；
23.将所述第一基板的第一表面与所述临时载盘分离。
24.可选的，所述多个芯片的第二表面设置有第三金属焊盘，所述将所述多个芯片的第一表面固定在所述槽体内后，所述方法还包括：
25.在所述第一基板的第一表面和所述第三金属焊盘的表面形成介电层；
26.图形化所述介电层，在图形化后的所述介电层上形成多个焊球，其中，所述多个焊球分别与所述第三金属焊盘和所述第一电互连结构相对应分布。
27.本发明的另一方面提供一种三维堆叠的扇出型芯片封装结构，所述封装结构包括：
28.第一基板，其第一表面的中央区域设置有槽体，边缘区域设置有多个第一电互连结构；
29.第二基板，其边缘区域设置有多个第二电互连结构，所述多个第二电互连结构与所述多个第一电互连结构相对应；
30.多个芯片，所述多个芯片的第一表面固定设置在所述槽体中，并与所述第一电互连结构电连接；
31.混合键合结构，分别将所述第一基板的第二表面与所述第二基板混合键合连接。
32.可选的，所述混合键合结构包括：
33.第一钝化层和第一金属焊盘，设置在所述第二基板朝向所述第一基板的一侧；
34.第二钝化层和第二金属焊盘，设置在所述第一基板的第二表面；
35.所述第一钝化层与所述第二钝化层键合连接，所述第一金属焊盘与所述第二金属焊盘键合连接。
36.可选的，所述封装结构还包括：
37.第三金属焊盘，设置在所述多个芯片的第二表面；
38.介电层，设置在所述第一基板的第一表面和所述第三金属焊盘的表面；
39.多个焊球，设置在所述介电层上，其中，所述多个焊球分别与所述第三金属焊盘和所述第一电互连结构相对应分布。
40.可选的，所述多个芯片的第一表面为所述多个芯片的背面。
41.可选的，所述第一电互连结构和所述第二电互连结构均为硅通孔。
42.本发明的三维堆叠的扇出型芯片封装方法及封装结构，在第一基板的第一表面形成槽体，并将多个芯片的第一表面固定在槽体内，多个芯片与第一基板所形成的总厚度与第一基板的厚度差不多，从而可以有效降低埋入式封装结构的厚度；将第一基板的第二表面与第二基板进行混合键合，实现封装结构超短距离互连，可大大缩小两个基板之间的间距，降低了封装结构整体的封装厚度，提升了芯片封装的i/o密度，减小电信号阻抗和封装
热阻，提升器件的性能。
附图说明
43.图1为现有技术中埋入式的扇出型芯片封装结构示意图；
44.图2为本发明一实施例的一种三维堆叠的扇出型芯片封装方法的流程示意图；
45.图3～图14为本发明另一实施例的一种三维堆叠的扇出型芯片封装结构的封装工艺示意图。
具体实施方式
46.为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。
47.如图2所示，本发明的一个方面提供一种三维堆叠的扇出型芯片封装方法s100，所述封装方法s100包括：
48.s110、提供第一基板、第二基板和多个芯片，其中，所述第一基板的边缘区域设置有多个第一电互连结构，所述第二基板的边缘区域设置有多个与所述第一电互连结构相对应的第二电互连结构。
49.具体地，如图14所示，提供第一基板110、第二基板120和多个芯片130，其中，第一基板110的边缘区域设置有多个第一电互连结构111，第二基板120的边缘区域设置有多个与第一电互连结构111相对应的第二电互连结构121。在本实施例中，第一基板110采用硅基板，也可以采用玻璃、金属、有机基板等，本领域技术人员可以根据实际需要进行选择，本实施例不做具体限定。
50.需要说明的是，多个芯片130可以是同一类型的芯片，也可以是不同类型的芯片，本实施例不做具体限定。芯片130的个数本实施例也不做具体限定可以根据实际需要进行设定，在本实施例中，多个芯片130横向固定在槽体112内。
51.需要进一步说明的是，在本实施例中，第一电互连结构111和第二电互连结构121均采用硅通孔，也可以采用其他的电互连结构，本实施例不做具体限定。具体地，如图3所示，可以在第一基板110的第一表面，通过刻蚀等工艺，制作出盲孔，然后通过电镀、化学镀等工艺将盲孔制作成第一电互连结构111，也就是硅通孔。也可以采用其他的工艺制作第一电互连结构111，当然，在第二基板120朝向第一基板110的表面也可以采用相同的工艺形成多个第二电互连结构121。本实施例不做具体限定。采用硅通孔技术实现硅通孔的垂直电气互连，降低了封装高度。
52.s120、在所述第一基板的第一表面的中央区域形成槽体，并将所述多个芯片的第一表面固定在所述槽体内，其中，所述多个芯片与所述第一电互连结构电连接。
53.在本实施例中，多个芯片130的第一表面为多个芯片130的背面，也就是说，多个芯片130正面朝上固定在槽体112内。
54.具体地，如图4所示，可以采用光刻和刻蚀等工艺在第一基板110的第一表面的中央区域形成槽体112，并将多个芯片130的第一表面固定在槽体112内，也就是说，将多个芯片130的背面固定在槽体112内。
55.示例性的，如图5所示，多个芯片130的第二表面设置有第三金属焊盘131，也就是
说，多个芯片130的正面设置有第三金属焊盘131。
56.将所述多个芯片的第一表面固定在所述槽体内，包括：
57.如图5所示，将多个芯片130的第一表面形成第一粘合胶132，以将多个芯片130固定在槽体112中。也就是说，多个芯片130的背面形成第一粘合胶132，通过第一粘合胶132将多个芯片130的背面固定在槽体112中。
58.在第一基板110的第一表面及第三金属焊盘131表面形成第二粘合胶133，并使得部分第二粘合胶133填充至槽体112侧壁与芯片130之间的缝隙以及多个芯片130之间的缝隙，进一步将多个芯片130进行固定。
59.将第一基板110的第一表面及多个芯片的第二表面上的所述第二粘合胶(图中未标出)去除，以露出所述第三金属焊盘131。
60.多个芯片130与第一电互连结构111电连接，也就是说，多个芯片130通过第三金属焊盘131与多个第一电互连结构111，以将多个芯片130的信号引出。
61.示例性的，所述将所述多个芯片的第一表面固定在所述槽体内后，所述方法还包括：
62.首先，在所述第一基板的第一表面和所述第三金属焊盘的表面形成介电层。
63.具体地，如图6所示，在第一基板110的第一表面以及第三金属焊盘131的表面形成介电层134。也就是说，在第一基板110的第一表面以及第三金属焊盘131的表面涂敷介电层134，介电层134的材料为聚酰亚胺(pi)、聚苯并噁唑(pbo)等，涂敷方法通常为晶圆旋涂，本实施例不做具体限定。
64.其次，图形化所述介电层，在图形化后的所述介电层上形成多个焊球，其中，所述多个焊球分别与所述第三金属焊盘和所述第一电互连结构相对应分布。
65.具体地，如图6所示，在介电层134的表面涂敷光刻胶层，通过曝光和显影对光刻胶层进行图形化形成多个第一开口(图中未标出)，如图7所示，在多个第一开口处进行植球，形成多个焊球140。其中，多个焊球140分别鱼第三金属焊盘131和第一电互连结构111相对应分布，以将多个芯片130鱼外界进行连接。在本实施例中，焊球140的材料采用cunisnag，也可以采用sn或cusn或cunisn等，本实施例不做具体限定。
66.s130、将所述第一基板的第二表面进行减薄，以露出所述第一电互连结构。
67.首先，将所述第一基板的第一表面固定在临时载盘上。
68.具体地，如图8所示，将第一基板110的第一表面通过粘合层125固定在临时载盘126上。粘合层125将多个焊球140包裹，对焊球140起到保护作用。
69.其次，对所述第一基板的第二表面进行减薄，以使所述第一电互连结构远离所述多个芯片的表面凸出于所述第一基板的第二表面。
70.具体地，如图9所示，采用研磨和刻蚀等工艺对第一基板110的第二表面进行减薄，以使第一电互连结构111的表面凸出于第一基板110的第二表面。也就是说，只是将第一基板110的第二表面进行减薄，第一电互连结构111不进行减薄。
71.再次，对所述第一电互连结构远离所述多个芯片的一侧进行减薄，使所述第一电互连结构远离所述多个芯片的表面与减薄后的所述第一基板的第二表面齐平。
72.具体地，如图10所示，在减薄后的第一基板的第二表面和第一互连结构111远离所述多个芯片130的表面形成保护层115。在本实施例中，保护层115的材料可以是氧化硅或者
氮化硅，也可以采用其他的可以起到保护作用的材料，本实施例不做具体限定。
73.如图11所示，采用机械化学抛光等工艺，对第一电互连结构111远离多个芯片130的一侧进行减薄，以使第一电互连结构111远离多个芯片130的表面与减薄后的第一基板110的第二表面齐平。也就是说，通过机械化学抛光等工艺将保护层115去除，将第一电互连结构111也就是硅通孔凸出于第一基板110第二表面的部分去除，以使第一电互连结构111远离多个芯片130的表面与减薄后的第一基板110的第二表面齐平。
74.本发明中的第一基板的第二表面采用的减薄工艺，相对于常用的减薄工艺来说，工艺简单易于实施且成本交底。
75.步骤s130还可以采用一下工艺步骤进行实现。
76.在另一实施例中，采用研磨和刻蚀等工艺将第一基板110的第二表面减薄至指定厚度，然后通过抛光机进行背面抛光直至露出第一电互连结构111。在减薄后的第一基板110的第二表面形成第二钝化层113，采用光刻等工艺图形化第二钝化层113，其中，图形化后第二钝化层113露出第一电互连结构111。在图形化后的第二钝化层113上形成第二金属焊盘114，其中，有一部分第二金属焊盘114与第一电互连结构111相对应。
77.示例性的，所述将所述第一基板的第二表面进行减薄，以露出所述第一电互连结构之后，所述方法还包括：
78.首先，在减薄后的第一基板的第二表面形成第二钝化层；
79.具体地，如图12所示，在减薄后的第一基板110的第二表面沉积形成第二钝化层113。
80.其次，图形化所述第二钝化层，在图形化后的所述第二钝化层上形成所述第二金属焊盘。
81.具体地，如图12所示，采用光刻工艺图形化第二钝化层113，形成多个第二开口(图中未标出)，在多个第二开口处形成第二金属焊盘114。
82.再次，将所述第一基板的第一表面与所述临时载盘分离。
83.具体地，如图13所示，将第一基板110的第一表面与临时载盘126分离。为第一基板110与第二基板120的混合键合做准备。
84.s140、将所述第一基板的第二表面与所述第二基板进行混合键合。
85.具体地，如图14所示，第二基板120朝向所述第一基板的一侧设置有第一钝化层122和第一金属焊盘123；
86.将第一基板110的第二表面与第二基板120进行混合键合，包括：
87.如图12所示，在减薄后的在第一基板110的第二表面形成第二钝化层113和第二金属焊盘114。
88.如图14所示，将第一钝化层122与第二钝化层113进行键合，将第一金属焊盘123与所述第二金属焊盘114进行键合。
89.具体地，第一钝化层122与第二钝化层113的接触面都是平整的，将第一钝化层122与第二钝化层113对准，通过高温压合作用将第一钝化层122与第二钝化层113进行连接，然后在200℃以上温度下进行烘烤，使第一金属焊盘123与第二金属焊盘114受热膨胀形成键合。
90.需要说明的是，在本实施例中，第一钝化层122和第二钝化层113的材料都可以为
二氧化硅材料或者氮化硅材料，也可以是其他的起到钝化作用的材料，本实施例不做限定。第一金属焊盘123和第二金属焊盘114都可以为铜焊盘，也可以采用其他的金属材料，本实施例不做具体限定。第一金属焊盘123与第二金属焊盘114进行键合，也就是说，利用铜受热膨胀形成焊盘。
91.仍需要说明的是，本实施例提供的第二基板120可以为硅基板，但不局限于此，也可以是soi等其它类型的基板。本实施例提供第二基板120可以是晶圆，但不限于此，第二基板120也可以是埋入芯片的晶圆或其他芯片晶圆。也就是说，本实施例中，对于第二基板120的结构不做具体限定，只要第一基板110的第二表面与第二基板120能够进行混合键合即可。其中，键合方案可为第一基板110的第一表面(正面)和另一基板的第二表面(背面)结合(face-back)，当然位置也可颠倒，也就是说，第一基板110的第一表面(正面)与另一基板的第一表面(正面)相结合或第一基板110的第二表面(背面)与另一基板的第二表面(背面)键合(face-face)。
92.如图14所示，在本实施例中，第二基板120为与第一基板110类似的结构，第二基板120背离第一基板110的一侧设置有第一槽体124，第一槽体124内固定有多个第一芯片150，第一钝化层122和第一金属焊盘123分别形成在第二基板120朝向第一基板110的一侧。第一基板110的第二表面与第二基板120朝向第一基板110的表面键合(face-face)。在本实施例中，第二基板120背离第一基板110的一侧设置有多个第一焊球160。当然，对于第二基板120背离第一基板110的一侧具体如何设置本实施例不进行限制，可以设置焊球将芯片的信号引出，也可以设置焊盘继续堆叠芯片。
93.第一基板110的第二表面与第二基板120进行混合键合，可以实现芯片之间信号互连接通。
94.本发明的三维堆叠的扇出型芯片封装方法，在第一基板的第一表面形成槽体，并将多个芯片的第一表面固定在槽体内，多个芯片与第一基板所形成的总厚度与第一基板的厚度差不多，从而可以有效降低埋入式封装结构的厚度；将第一基板的第二表面与第二基板进行混合键合，实现封装结构超短距离互连，可大大缩小两个基板之间的间距，降低了封装结构整体的封装厚度，提升了芯片封装的i/o密度，减小电信号阻抗和封装热阻，提升器件的性能。
95.如图14所示，本发明的另一方面提供一种三维堆叠的扇出型芯片封装结构100，封装结构100包括：第一基板110、第二基板120、多个芯片130和混合键合结构(图中未标出)。
96.第一基板110的第一表面的中央区域设置有槽体112，第一基板110的边缘区域设置有多个第一电互连结构111。
97.第二基板120的边缘区域设置有多个第二电互连结构121，多个第二电互连结构121与多个第一电互连结构111相对应。
98.多个芯片130的第一表面固定设置在槽体112中，并与第一电互连结构111电连接。在本实施例中，多个芯片130的第一表面为多个芯片130的背面，也就是说，多个芯片130正面朝上固定在槽体112内。
99.混合键合结构分别将第一基板110的第二表面与第二基板120混合键合连接。
100.需要说明的是，在本实施例中，第一基板110采用硅基板，也可以采用玻璃、金属、有机基板等，本领域技术人员可以根据实际需要进行选择，本实施例不做具体限定。
101.仍需要说明的是，多个芯片130可以是同一类型的芯片，也可以是不同类型的芯片，本实施例不做具体限定。芯片130的个数本实施例也不做具体限定可以根据实际需要进行设定，在本实施例中，多个芯片130横向固定在槽体112内。
102.需要进一步说明的是，在本实施例中，第一电互连结构111和第二电互连结构121均采用硅通孔，也可以采用其他的电互连结构，本实施例不做具体限定。具体地，如图所示，可以在第一基板110的第一表面，通过刻蚀等工艺，制作出盲孔，然后通过电镀、化学镀等工艺将盲孔制作成第一电互连结构111，也就是硅通孔。也可以采用其他的工艺制作第一电互连结构111，当然，在第二基板120朝向第一基板110的表面也可以采用相同的工艺形成多个第二电互连结构121。本实施例不做具体限定。采用硅通孔技术实现硅通孔的垂直电气互连，降低了封装高度。
103.如图14所示，混合键合结构包括设置在第二基板120朝向第一基板110一侧的第一钝化层122和第一金属焊盘123、以及设置在第一基板110的第二表面的第二钝化层113和第二金属焊盘114。其中，第一钝化层122与第二钝化层113键合连接，第一金属焊盘123与第二金属焊盘114键合连接。
104.在本实施例中，第一钝化层122和第二钝化层113可以采用氧化硅和氮化硅，也可以采用其他采用起到钝化作用的材料，本实施例不做具体限定。第一金属焊盘123和第二金属焊盘114可以采用金属铜材料，也可以采用其他的金属材料，本实施例不做具体限定。
105.如图14所示，封装结构100还包括第三金属焊盘131、介电层134和多个焊球140，第三金属焊盘131设置在多个芯片130的第二表面，也就是说，第三金属焊盘131设置在多个芯片130的正面。
106.介电层134设置在第一基板110的第一表面和第三金属焊盘131的表面。在本实施例中，介电层134的材料为聚酰亚胺(pi)、聚苯并噁唑(pbo)等，本实施例不做具体限定。
107.多个焊球140设置在介电层134上，其中，多个焊球140分别与第三金属焊盘131和第一电互连结构111相对应分布。在本实施例中，焊球140的材料采用cunisnag，也可以采用sn或cusn或cunisn等，本实施例不做具体限定。
108.需要说明的是，本实施例提供的第二基板120可以为硅基板，但不局限于此，也可以是soi等其它类型的基板。本实施例提供第二基板120可以是晶圆，但不限于此，第二基板120也可以是埋入芯片的晶圆或其他芯片晶圆。也就是说，本实施例中，对于第二基板120的结构不做具体限定，只要第一基板110的第二表面与第二基板120可以通过混合键合结构进行混合键合连接即可。
109.如图14所示，在本实施例中，第二基板120为与第一基板110类似的结构，第二基板120背离第一基板110的一侧设置有第一槽体124，第一槽体124内固定有多个第一芯片150，第一钝化层122和第一金属焊盘123和分别形成在第二基板120朝向第一基板110的一侧。第一基板110的第二表面与第二基板120朝向第一基板110的表面键合(face-face)。在本实施例中，第二基板120背离第一基板110的一侧设置有多个第一焊球160。当然，对于第二基板120背离第一基板110的一侧具体如何设置本实施例不进行限制，可以设置焊球将芯片的信号引出，也可以设置焊盘继续堆叠芯片。
110.本发明的三维堆叠的扇出型芯片封装结构，可实现埋入芯片的超短距离的互连，提升芯片封装的i/o密度。同时，芯片间实现超短距离互连，可减小封装厚度，减小电信号阻
抗和封装热阻，提升器件的性能。
111.可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。