一种半导体结构的制备方法与流程

1.本发明涉及半导体制造领域，尤其涉及一种半导体结构的制备方法。


背景技术：

2.采用非易失性存储(non-volatile merory，nvm)技术的存储器目前被广泛应用于智能手机、平板电脑、数码相机等具有存储功能的电子产品中，nvm存储器中，nord闪存存储器具传输效率高及成本低的特点。
3.nord半导体结构的存储单元包含多个存储结构，各存储结构之间采用浅槽隔离结构进行隔离，在浅槽隔离结构的制备过程中，为了保证各存储结构之间的电性隔离效果，要求浅槽隔离结构的深度较深，但较深的浅槽隔离结构会增加浅槽隔离结构内的隔离材料层的填充难度，并且在填充过程中容易在浅槽隔离结构中产生缺陷，影响半导体器件的性能。现有技术一般通过减小所述浅槽隔离结构的深度来降低填充难度，但所述浅槽隔离结构深度的减小也会对各存储器件之间的电性隔离效果产生影响。


技术实现要素：

4.本发明的目的在于提供一种半导体结构的制备方法，在保证各存储器件之间的电性隔离效果的同时，降低所述浅槽隔离结构的填充难度。
5.为了达到上述目的，本发明提供了一种半导体结构的制备方法，包括：
6.提供衬底，在所述衬底上形成堆叠层，所述堆叠层包括依次堆叠在所述衬底上的浮栅多晶硅层、氮化硅层及先进图形膜层；
7.刻蚀所述堆叠层及部分所述衬底以形成开口，所述开口贯通所述堆叠层并延伸至所述衬底内；
8.除去所述先进图形膜层；
9.在所述开口中形成浅槽隔离结构。
10.可选的，形成所述氮化硅层的步骤包括：
11.在所述浮栅多晶硅层上形成氮化硅材料层，所述氮化硅材料层覆盖所述浮栅多晶硅层；
12.减薄所述氮化硅材料层的厚度，以形成所述氮化硅层。
13.可选的，所述氮化硅材料层的厚度为
14.可选的，所述氮化硅层的厚度为
15.可选的，所述开口位于所述衬底内的深度大于
16.可选的，所述堆叠层还包括：
17.所述堆叠层还包括抗反射层，所述抗反射层覆盖所述先进图形膜层，刻蚀所述堆叠层及部分所述衬底以形成开口的步骤包括：
18.在所述抗反射层上形成图形化的光刻胶层；
19.以所述图形化的光刻胶层为掩模依次刻蚀所述抗反射层及所述先进图形膜层，形成贯通所述先进图形膜层及所述抗反射层的所述开口；
20.去除所述光刻胶层及所述抗反射层；
21.沿所述开口刻蚀所述氮化硅层、所述浮栅多晶硅层及部分深度的所述衬底，以使所述开口延伸至所述衬底内。
22.可选的，形成所述浅槽隔离结构的步骤包括：
23.在所述衬底上形成隔离材料层，所述隔离材料层充满所述开口并延伸覆盖所述氮化硅层；
24.对所述隔离材料层进行平坦化工艺，减薄所述隔离材料层直至露出所述氮化硅层，所述开口中剩余的的所述隔离材料层构成所述浅槽隔离结构。
25.可选的，所述浅槽隔离结构的顶面高于所述浮栅多晶硅层的顶面。
26.可选的，形成所述浅槽隔离结构之后，还包括：
27.除去剩余的所述氮化硅层。
28.可选的，除去剩余的所述氮化硅层之后，还包括：
29.在所述浮栅层上依次形成ono层及控制栅多晶硅层。
30.本发明提供一种半导体结构的制备方法，包括：提供衬底，在所述衬底上形成堆叠层，所述堆叠层包括依次堆叠在所述衬底上的浮栅多晶硅层、氮化硅层及先进图形膜层；刻蚀所述堆叠层及部分所述衬底以形成开口，所述开口贯通所述堆叠层并延伸至所述衬底内；除去所述先进图形膜层；在所述开口中形成浅槽隔离结构。以所述先进图形膜层为掩膜刻蚀形成所述开口，使所述开口具有更好的形貌特征，所述先进图形膜层的引入可以在原有工艺上减薄所述氮化硅层的厚度，以使所述先进图形膜层被去除之后所述开口的深度更小，进而降低所述浅槽隔离结构的填充难度。
31.此外，减薄所述氮化硅层的厚度后，可以通过在所述开口内填充隔离材料层直接形成所述浅槽隔离结构，不需要对所述开口内的隔离材料层进行回刻，减少了工艺步骤。
附图说明
32.图1为一种半导体结构的制备方法的流程图；
33.图2～4为一种半导体结构的制备方法的相应步骤对应的结构示意图；
34.图5为本发明实施例提供的一种半导体结构的制备方法的流程图；
35.图6～14为本发明实施例提供的一种半导体结构的制备方法的相应步骤对应的结构示意图；
36.其中，附图说明为：
37.100、200-衬底；101、201-氧化层；102、202-浮栅多晶硅层；103-氮化硅材料层；104、203-氮化硅层；105-先进图形膜层；106-抗反射层；108-图形化的光刻胶层；107-光刻胶层；109、204-开口；110-隔离材料层；111、205-浅槽隔离结构。
具体实施方式
38.nord闪存存储器的存储单元包含多个存储结构，各存储结构之间采用浅槽隔离结构进行隔离，图1为一种半导体结构的制备方法的流程图，图2～4为一种半导体结构的制备
方法的相应步骤对应的结构示意图，如图1～4所示，所述半导体结构的制备方法包括：
39.步骤s11：在衬底200上形成堆叠层，所述堆叠层包括依次堆叠在所述衬底 200上的氧化层201、浮栅多晶硅层202及氮化硅层203；
40.步骤s12：刻蚀所述堆叠层及部分所述衬底200以形成开口204，所述开口 204贯通所述堆叠层并延伸至所述衬底200内；
41.步骤s13：在所述开口204内填充隔离材料层，所述隔离材料层充满所述开口204；
42.步骤s14：刻蚀所述隔离材料层，除去所述开口204内的部分所述隔离材料层，剩余的所述隔离材料层构成所述浅槽隔离结构205。
43.其中，所述开口204的深度为所述氮化硅层203的厚度、所述浮栅多晶硅层202的厚度、所述氧化层201的厚度及所述开口204位于所述衬底200内的深度之和，为了优化所述开口204的形貌特征，所述氮化硅层203的厚度需要较厚，由于所述氧化层201及所述浮栅多晶硅层202也具有一定的厚度，所述开口204的深度较深，增加了所述隔离材料层的填充难度，并且在填充过程中隔离材料层浅槽隔离结构205中容易产生空洞缺陷，影响半导体器件的性能。
44.下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
45.在下文中，术语“第一”“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换。类似的，如果本文所述的方法包括一系列步骤，且本文所呈现的这些步骤并非必须是可执行这些步骤的唯一顺序，且一些所述的步骤可被省略和/ 或一些文本未描述的其它步骤可被添加到该方法。
46.图5为本实施例提供的一种半导体结构的制备方法的流程图，如图5所示，本发明提供了一种半导体结构的制备方法，包括：
47.步骤s1：提供衬底，在所述衬底上形成堆叠层，所述堆叠层包括依次堆叠在所述衬底上的浮栅多晶硅层、氮化硅层及先进图形膜层；
48.步骤s2：刻蚀所述堆叠层及部分所述衬底以形成开口，所述开口贯通所述堆叠层并延伸至所述衬底内；
49.步骤s3：除去所述先进图形膜层；
50.步骤s4：在所述开口中形成浅槽隔离结构。
51.图6～14为本实施例提供的一种半导体结构的制备方法的相应步骤对应的结构示意图，下面结合附图6～14对本实施例提供的一种半导体结构的制备方法进行更详细的描述，其中图示了本发明的优选实施例。
52.如图6所示，提供衬底100，在所述衬底100上依次形成在所述衬底100上的氧化层101、浮栅多晶硅层102及氮化硅材料层103。
53.其中，所述浮栅多晶硅层102的材料为掺磷多晶硅，所述氮化硅材料层103 的厚度为
54.如图7所示，刻蚀所述氮化硅材料层103，以减薄所述氮化硅材料层103的厚度，剩余的所述氮化硅材料层103构成氮化硅层104；所述氮化硅层104的厚度为
55.在其它可选实施例中，可以直接形成厚度较薄的所述氮化硅层104。
56.如图8～11所示，在所述氮化硅层104依次堆叠先进图形膜层105(advancedpatterning film，apf)及抗反射层106(anti-reflective coating，darc)，所述抗反射层106、所述先进图形膜层105、所述氮化硅层104、所述浮栅多晶硅层 102及所述氧化层101构成堆叠层。
57.在所述抗反射层106上旋涂光刻胶层107，并对所述光刻胶层107进行曝光及显影处理，以得到图形化的光刻胶层108，以所述图形化的光刻胶层108为掩模依次刻蚀所述抗反射层106、所述先进图形膜层105、所述氮化硅层104、所述浮栅多晶硅层101及部分深度的所述衬底100，以形成开口109。
58.具体的，先以所述图形化的光刻胶层108为掩膜刻蚀所述抗反射层106及所述先进图形膜层105，形成贯通所述抗反射层106及所述先进图形膜层105的开口106；然后除去所述图形化的光刻胶层108及所述抗反射层106，以所述先进图形膜层105为掩膜继续刻蚀所述氮化硅层104、所述浮栅多晶硅层102、所述氧化层101及部分深度的所述衬底100，刻蚀完成后的所述开口109贯穿所述氮化硅层104、所述浮栅多晶硅层102及所述氧化层101，并延伸至所述衬底100 内，所述开口109位于所述衬底100内的深度大于
59.所述先进图形膜层105具有更稳定的图形转移能力，使用所述先进图形膜层105作为刻蚀窗口，在满足工艺需求的同时，还可以避免刻蚀后的所述开口 109出现边缘条纹及变形等问题。
60.进一步地，如图12所示，除去所述先进图形膜层105，在除去所述先进图形膜层105的过程中，所述氮化硅层104对所述浮栅多晶硅层102起到保护作用。
61.如图13所示，在所述衬底100上形成隔离材料层110，所述隔离材料层110 充满所述开口109并延伸覆盖所述氮化硅层104；对所述隔离材料层110进行平坦化工艺，减薄所述隔离材料层110直至露出所述氮化硅层104，所述开口109 中剩余的所述隔离材料层110构成浅槽隔离结构111，此时所述浅槽隔离结构111 的顶面低于所述氮化硅层105的顶面，且高于所述浮栅多晶硅层102的顶面。其中，采用hdp(high density plasma，高密度电浆沉积)工艺形成所述隔离材料层。
62.在进行所述隔离材料层110的填充时，所述开口109的深度为所述开口109 位于所述衬底100内部的深度、所述氧化层101的厚度、所述浮栅多晶硅层102 的厚度与所述氮化硅层105的厚度之和，为了保证所述半导体结构中各结构之间的电性隔离效果，所述浅槽隔离结构116位于所述衬底100内的深度需大于本实施例在不改变所述浅槽隔离结构116位于所述衬底100内的深度的前提下，通过降低所述氮化硅层105的厚度，减小了所述开口109的深度，便于所述隔离材料层110的填充。
63.如图14所示，刻蚀去除剩余的所述氮化硅层104，直至露出所述浮栅多晶硅层102；然后在所述浮栅多晶硅层102上依次形成ono层及控制栅多晶硅层 (未图示)。
64.在原有工艺中，除去所述氮化层106前需要对所述隔离材料层110进行刻蚀工艺以降低所述浅槽隔离结构111的高度，因此，本实施例中直接以较薄的所述氮化硅层104构成的开口形成的所述浅槽隔离结构111不会对半导体器件的性能造成影响，并且由于本实施例中的所述氮化硅层104的厚度较薄，除去所述氮化层106前不需要进行刻蚀工艺降低所述
浅槽隔离结构111的高度，节省了工艺步骤。
65.综上，本发明提供一种半导体结构的制备方法，包括：提供衬底100，在所述衬底100上形成堆叠层，所述堆叠层包括依次堆叠在所述衬底100上的浮栅多晶硅层102、氮化硅层104及先进图形膜层105；刻蚀所述堆叠层及部分所述衬底100以形成开口109，所述开口109贯通所述堆叠层并延伸至所述衬底100 内；除去所述先进图形膜层105；在所述开口109中形成浅槽隔离结构111。以所述先进图形膜层105为掩膜刻蚀形成所述开口109，使所述开口109具有更好的形貌特征，所述先进图形膜层105的引入可以在原有工艺上减薄所述氮化硅层104的厚度，以使所述先进图形膜层105被去除之后所述开口109的深度更小，进而降低所述浅槽隔离结构111的填充难度。
66.上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。