LDMOSFET器件、制作方法及芯片与流程

ldmosfet器件、制作方法及芯片
技术领域
1.本发明涉及芯片技术领域，具体地涉及一种ldmosfet器件、一种ldmosfet器件制作方法以及一种芯片。


背景技术：

2.双扩散金属氧化物半导体场效应管(double-diffused mos，简称dmos)具有耐压高、功耗低、大电流驱动能力等特点，广泛采用于电源管理电路中。双扩散金属氧化物半导体场效应管主要有两种类型，垂直双扩散金属氧化物半导体场效应管（vertical double-diffused mosfet，简称vdmosfet）和横向双扩散金属氧化物半导体场效应管（lateral double-diffused mosfet，简称ldmosfet）。
3.对于ldmosfet，特征导通电阻（specific on-resistance，rsp）和击穿电压（breakdown voltage，bv）是两个重要的指标，其外延层的厚度、掺杂浓度、漂移区的长度是最重要的特性参数。
4.通常，在制造高压ldmosfet的过程中，需要在ldmosfet的漏端设置漂移区（drift），以承受电压。漂移区越大，击穿电压通常越高。对于ldmosfet器件来说，击穿电压越高，性能越好。如何提高击穿电压一直是ldmosfet器件设计的难题。


技术实现要素：

5.本发明实施方式的目的是提供一种ldmosfet器件、制作方法及芯片，该ldmosfet器件将漏极区和源极区设置在半导体衬底的上方，不占漂移区和体区的部分区域，增大耗尽区面积，不影响漂移区对击穿电压的提升效果，不增加导通电阻，工艺简单。
6.为了实现上述目的，本发明第一方面提供一种ldmosfet器件，包括：半导体衬底、栅极、源极区、漏极区、体区以及漂移区；所述体区以及漂移区形成在所述半导体衬底内；所述栅极形成在半导体衬底上方且一端与所述体区相连，另一端位于所述漂移区上方；所述栅极与所述半导体衬底上方覆盖有介质层，所述介质层开设有接触孔，所述源极区形成在所述体区上方的接触孔内与所述体区相接，且位于栅极的一侧；所述漏极区形成在所述漂移区上方的接触孔内与所述漂移区相接，且位于所述栅极的另一侧。
7.可选的，所述介质层上方形成有金属层，所述金属层位于所述接触孔上方且延伸到所述接触孔内与所述源极区或漏极区相接。金属层可以减少用于形成源极区和漏极区的选择性外延硅的电阻，提升器件性能。
8.进一步地，所述ldmosfet器件还包括：浅沟槽隔离区，所述浅沟槽隔离区包括第一浅沟槽隔离区、第二浅沟槽隔离区和第三浅沟槽隔离区；所述第一浅沟槽隔离区形成在所述漂移区内，且一侧与所述栅极相接，另一侧的边界与所述漏极区的第一边界相邻且不相接；所述第二浅沟槽隔离区的第一侧位于所述漂移区且边界与所述漏极区的第二边界相邻且不相接，第二侧位于所述漂移区外；所述第三浅沟槽隔离区设置在所述漂移区外，且与所述第二浅沟槽隔离区之间具有第一间隔区域。第一浅沟槽隔离区可以在漂移区和栅极边界
处形成隔离；第二浅沟槽隔离区可以在漏极区和保护环之间形成隔离；第三浅沟槽隔离区可以在保护环和第二阱区之间形成隔离。
9.进一步地，所述ldmosfet器件还包括：保护环；所述保护环形成在所述第一间隔区域上方的接触孔内与所述半导体衬底相接。
10.进一步地，所述ldmosfet器件还包括：埋区和高压阱区；所述高压阱区包括第一导电类型阱区和第二导电类型阱区；所述埋区位于所述第一导电类型阱区的下方，所述第二导电类型阱区形成在所述第一导电类型阱区的两侧；所述漂移区和所述体区位于第一导电类型阱区内，且所述漂移区位于所述体区的两侧；所述第二浅沟槽隔离区的第二侧位于所述第一导电类型阱区；所述第三浅沟槽隔离区的第一侧位于所述第一导电类型阱区，第二侧位于所述第二导电类型阱区；所述保护环与所述第一导电类型阱区相接。
11.进一步地，所述漂移区为第一导电类型漂移区，所述体区为第二导电类型体区，所述半导体衬底为第二导电类型的衬底；所述源极区为第一导电类型的源极区，所述漏极区为第一导电类型的漏极区，所述保护环为第一导电类型的保护环。
12.可选的，所述第一导电类型为n型，所述第二导电类型为p型；或者所述第一导电类型为p型，所述第二导电类型为n型。
13.本发明第二方面提供一种ldmosfet器件制作方法，所述制作方法包括：在制作完成栅极的半成品器件上方沉积介质层；在所述介质层中形成接触孔；在所述接触孔中选择性外延生长硅，cmp磨平表面，干法刻蚀形成硅结构，所述硅结构与所述半成品器件的半导体衬底相接；离子注入，在对应的所述硅结构中形成源极区和漏极区。上述方法结构工艺简单，与现有ldmosfet制作工艺能够有效兼容。
14.可选的，在所述介质层中形成接触孔，包括：在所述介质层表面涂布光刻胶；曝光显影，去除接触孔对应位置处的光刻胶；干法刻蚀去除所述接触孔对应位置处的介质层，形成接触孔。通过干法刻蚀形成接触孔，具有较好的选择性，刻蚀效果好。
15.进一步地，所述离子注入步骤还用于：在对应的所述硅结构中形成保护环。形成保护环的接触孔和形成源极区和漏极区的接触孔在同一工艺步骤中完成，不需要额外的步骤。
16.可选的，所述方法还包括：在所述介质层上方沉积金属，去除金属层区域外的金属，形成金属层。
17.本发明第三方面提供一种芯片，所述芯片包括所述的ldmosfet器件。
18.通过上述技术方案，该ldmosfet器件将漏极区和源极区设置在半导体衬底的上方，不占漂移区和体区的部分区域，增大耗尽区面积，不影响漂移区对击穿电压的提升效果，不增加导通电阻，工艺简单。
19.本发明实施方式的其它特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
20.附图是用来提供对本发明实施方式的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明实施方式，但并不构成对本发明实施方式的限制。在附图中：图1是本发明一种实施方式提供的ldmosfet器件结构示意图；图2是本发明一种实施方式提供的ldmosfet器件制作方法流程图；图3a-3g是本发明一种实施方式提供的ldmosfet器件制作方法步骤示意图。
21.附图标记说明1-半导体衬底，2-埋区，3-第一导电类型阱区，4-漏极区，5-漂移区，6-体区，7-栅极，8-保护环，9-浅沟槽隔离区，901-第一浅沟槽隔离区，902-第二浅沟槽隔离区，903-第三浅沟槽隔离区，10-第二导电类型阱区，11-源极区，12-介质层，13-接触孔，14-硅结构，15-金属层。
具体实施方式
22.以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
23.在本技术中，在未作相反说明的情况下，使用的方位词如“上、下、左、右”通常是指基于附图所示的方位或位置关系，或者是该产品使用时惯常摆放的方位或位置关系。
24.术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
25.术语“水平”、“竖直”、“悬垂”等术语并不表示要求部件绝对水平、竖直或悬垂，而是可以稍微倾斜。如“水平”仅仅是指其方向相对“竖直”而言更加水平，并不是表示该结构一定要完全水平，而是可以稍微倾斜。
26.在本技术的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“安装”、“相连”、“连接”应做广义理解。
27.现有技术中，漏端n+或p+形成在ldmosfet器件漂移区内，会占据一部分漂移区面积，并且在ldmosfet工作时，漏端形成一个较大的电场峰值，影响击穿电压。源极形成在器件体区内，会影响电场分布，从而影响击穿电压。
28.图1是本发一种实施方式提供的ldmosfet器件结构示意图。如图1所示，所述ldmosfet器件包括：半导体衬底1、栅极7、源极区11、漏极区4、体区6以及漂移区5；所述体区6以及漂移区5形成在所述半导体衬底1内；所述栅极7形成在半导体衬底1上方且一端与所述体区6相连，另一端位于所述漂移区5上方；所述栅极7与所述半导体衬底1上方覆盖有介质层12，所述介质层12开设有接触孔13，所述源极区11形成在所述体区6上方的接触孔13内与所述体区6相接，且位于栅极7的一侧；所述漏极区4形成在所述漂移区5上方的接触孔13内与所述漂移区5相接，且位于所述栅极7的另一侧。将漏极区4设置在半导体衬底1的上方，且在版图上与漂移区5连接，这样漏极区4不再占用漂移区5的面积，漏端不会形成较大的电场峰值，提升击穿电压。体区除了沟道的表面没有被耗尽外，其他大部分区域也是被耗尽的，将源极区和漏极区都做在半导体衬底上方增大耗尽区面积。
29.进一步地，所述ldmosfet器件还包括：浅沟槽隔离区9，所述浅沟槽隔离区9包括第
一浅沟槽隔离区901、第二浅沟槽隔离区902和第三浅沟槽隔离区903；所述第一浅沟槽隔离区901形成在所述漂移区5内，且一侧与所述栅极7相接，另一侧的边界与所述漏极区4的第一边界相邻且不相接；所述第二浅沟槽隔离区902的第一侧位于所述漂移区5且边界与所述漏极区4的第二边界相邻且不相接，第二侧位于所述漂移区5外；所述第三浅沟槽隔离区903设置在所述漂移区5外，且与所述第二浅沟槽隔离区902的第二侧之间具有第一间隔区域。第一浅沟槽隔离区901可以在漂移区5和栅极7边界处形成隔离；第二浅沟槽隔离区902可以在漏极区4和保护环8之间形成隔离；第三浅沟槽隔离区903可以在保护环8和第二导电类型阱区之间形成隔离。
30.在本实施例中，所述ldmosfet器件还包括：保护环8；所述保护环8形成在所述第一间隔区域上方的接触孔13内与所述半导体衬底1相接。
31.在本实施例中，所述ldmosfet器件还包括：埋区2和高压阱区；所述高压阱区包括第一导电类型阱区3和第二导电类型阱区10；所述埋区2位于所述第一导电类型阱区3的下方，所述第二导电类型阱区10形成在所述第一导电类型阱区3的两侧；所述漂移区5和所述体区6位于第一导电类型阱区3内，且所述漂移区5位于所述体区6的两侧；所述第二浅沟槽隔离区902的第二侧位于所述第一导电类型阱区3；所述第三浅沟槽隔离区903的第一侧位于所述第一导电类型阱区3，第二侧位于所述第二导电类型阱区10；所述保护环8与所述第一导电类型阱区3相接。
32.在本实施例中，所述漂移区5为第一导电类型漂移区5，所述体区6为第二导电类型体区6，所述半导体衬底1为第二导电类型的衬底；所述源极区11为第一导电类型的源极区11，所述漏极区4为第一导电类型的漏极区4，所述保护环8为第一导电类型的保护环8。第一导电类型漂移区5为n型漂移区5，第二导电类型体区6为p型体区6，第二导电类型的衬底为p型衬底；第一导电类型的源极区11为n型源极区11，第一导电类型的漏极区4为n型漏极区4，第一导电类型的保护环8为n型保护环8。
33.实施例二本实施例提供一种ldmosfet器件，所述ldmosfet器件包括：半导体衬底1、栅极7、源极区11、漏极区4、体区6以及漂移区5，所述体区6以及漂移区5形成在所述半导体衬底1内，所述栅极7形成在半导体衬底1的上方，且一端与所述体区6相连，另一端位于所述漂移区5上方，所述栅极7与所述半导体衬底1上方覆盖有介质层12，所述介质层12开设有接触孔13，所述源极区11形成在所述体区6上方的接触孔13内与所述体区6相接，且位于栅极7的一侧；所述漏极区4形成在所述漂移区5上方的接触孔13内与所述漂移区5相接，且位于所述栅极7的另一侧。将漏极区4设置在半导体衬底1的上方，且在版图上与漂移区5连接，这样漏极区4不再占用漂移区5的面积，漏端不会形成较大的电场峰值，提升击穿电压。
34.进一步地，所述ldmosfet器件还包括：浅沟槽隔离区9，所述浅沟槽隔离区9包括第一浅沟槽隔离区901、第二浅沟槽隔离区902和第三浅沟槽隔离区903，所述第一浅沟槽隔离区901形成在所述漂移区5内，且一侧与所述栅极7相接，另一侧的边界与所述漏极区4的第一边界相邻且不相接；所述第二浅沟槽隔离区902的第一侧位于所述漂移区5且边界与所述漏极区4的第二边界相邻且不相接，第二侧位于所述漂移区5外；所述第三浅沟槽隔离区903
设置在所述漂移区5外，且与所述第二浅沟槽隔离区902的第二侧之间具有第一间隔区域。第一浅沟槽隔离区901可以在漂移区5和栅极7边界处形成隔离；第二浅沟槽隔离区902可以在漏极区4和保护环8之间形成隔离；第三浅沟槽隔离区903可以在保护环8和第二导电类型阱区之间形成隔离。
35.在本实施例中，所述ldmosfet器件还包括：保护环8；所述保护环8形成在所述第一间隔区域上方的接触孔13内与所述半导体衬底1相接。
36.在本实施例中，所述ldmosfet器件还包括：埋区2和高压阱区；所述高压阱区包括第一导电类型阱区3和第二导电类型阱区10；所述埋区2位于所述第一导电类型阱区3的下方，所述第二导电类型阱区10形成在所述第一导电类型阱区3的两侧；所述漂移区5和所述体区6位于第一导电类型阱区3内，且所述漂移区5位于所述体区6的两侧；所述第二浅沟槽隔离区902的第二侧位于所述第一导电类型阱区3；所述第三浅沟槽隔离区903的第一侧位于所述第一导电类型阱区3，第二侧位于所述第二导电类型阱区10；所述保护环8与所述第一导电类型阱区3相接。
37.在本实施例中，所述漂移区5为第一导电类型漂移区5，所述体区6为第二导电类型体区6，所述半导体衬底1为第二导电类型的衬底；所述源极区11为第一导电类型的源极区11，所述漏极区4为第一导电类型的漏极区4，所述保护环8为第一导电类型的保护环8。第一导电类型漂移区5为p型漂移区5，第二导电类型体区6为n型体区6，第二导电类型的衬底为n型衬底；第一导电类型的源极区11为p型源极区11，第一导电类型的漏极区4为p型漏极区4，第一导电类型的保护环8为p型保护环8。
38.需要说明的是，在上述实施例中，栅极7为本领域内通用的栅极结构，包括场氧、多晶硅栅等结构。
39.实施例三图2是本发明一种实时方式提供的ldmosfet器件制作方法流程图，如图2所示，所述制作方法包括：步骤一：在制作完成栅极7的半成品器件上方沉积介质层12。制作完成栅极7的半成品器件如图3a所示，从图中可以看出，该半成品器件已经制作完成了高压阱区、埋区2、漂移区5、体区6、浅沟槽隔离区9以及栅极7。沉积介质层12后的结构如图3b所示，介质层12覆盖整个半成品器件。在一些实施例中，介质层厚度为6000~8000a。
40.步骤二：在所述介质层12中形成接触孔13。如图3c所示，接触孔13需要直接连通到半成品器件的半导体衬底1。
41.在所述介质层12中形成接触孔13，具体包括：2-1）在所述介质层12表面涂布光刻胶；2-2）曝光显影，去除接触孔13对应位置处的光刻胶；2-3）干法刻蚀去除所述接触孔13对应位置处的介质层12，形成接触孔13。通过干法刻蚀形成接触孔13，具有较好的选择性，刻蚀效果好。接触孔制作完成后结构如图3c所示。
42.步骤三：在所述接触孔13中选择性外延生长硅，cmp磨平表面，干法刻蚀形成硅结
构14，所述硅结构14与所述半成品器件的半导体衬底1相接，如图3e所示。选择性外延生长硅并经过化学机械抛光cmp处理后，得到如图3d所示的结构。cmp后的硅结构再经过干法刻蚀，得到用于形成源极区、漏极区的硅厚度，干法刻蚀后剩余的硅的厚度约为0.2u~0.3um，如图3e所示。
43.步骤四：离子注入，在对应的所述硅结构14中形成源极区11和漏极区4，如图3f所示。
44.在离子注入前，进行源漏光刻，然后再进行源漏注入，在体区6上方的接触孔13内的硅结构14中注入离子形成源极区11，在漂移区5上方的接触孔13内的硅结构14中注入离子形成漏极区4。源漏注入的能量需要比通常的源漏注入能量大，n+ 砷注入能量 80~100kev，剂量：5e
15
~8e
15
cm2，零度角；p+ 硼注入能量15~30kev，剂量：2e
15
~4e
15
cm2，零度角；然后进行高温退火，温度为980~1050℃，持续时间为10~15秒，然后形成如图3f所示的结构。
45.上述方法结构工艺简单，与现有ldmosfet制作工艺能够有效兼容。同步制作源极区11和漏极区4这样能够节省工艺流程，相对于仍然将源极区形成在半导体衬底1内，可以减少重新光刻打开介质层的步骤。
46.需要说明的是，在图3a-3f中，保护环8与源极区11和漏极区4同步制作的，步骤二中制作的接触孔13还包括用于形成保护环8的接触孔13，步骤三中同样对用于形成保护环8的接触孔13外延形成硅结构14，步骤四中离子注入也需要在保护环8对应位置处的硅结构14中注入离子，形成保护环8，这样可以节约工艺流程，同时减少需要的光刻板的数量。
47.在其他一些实施例中，根据需要可以将保护环8、漏极区4、源极区11的制作流程分开成多个步骤。
48.在一些实施例中，上述ldmosfet器件制作方法还包括：在所述介质层上方沉积金属，去除金属层区域外的金属，形成金属层15。在一些实施例中采用物理气相沉积的方式在介质层上方沉积金属，然后通过光刻、干法刻蚀去除金属层区域外的金属，形成图3g所示的结构。在上述实施例中，金属可以是单一金属也可以是合金。
49.本发明第三方面提供一种芯片，所述芯片包括所述的ldmosfet器件。
50.以上结合附图详细描述了本发明的可选实施方式，但是，本发明实施方式并不限于上述实施方式中的具体细节，在本发明实施方式的技术构思范围内，可以对本发明实施方式的技术方案进行多种简单变型，这些简单变型均属于本发明实施方式的保护范围。另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合。为了避免不必要的重复，本发明实施方式对各种可能的组合方式不再另行说明。
51.此外，本发明的各种不同的实施方式之间也可以进行任意组合，只要其不违背本发明实施方式的思想，其同样应当视为本发明实施方式所公开的内容。