制造微电子装置的方法以及相关微电子装置、工具和设备与流程

制造微电子装置的方法以及相关微电子装置、工具和设备
1.优先权要求
2.本技术案主张2021年4月15日申请的第17/231,313号美国专利申请案“制造微电子装置的方法以及相关微电子装置、工具和设备(method of manufacturing microelectronic devices and related microelectronic devices,tools,and apparatus)”的申请日的权益，所述美国专利申请案的公开内容特此以全文引用的方式并入本文中。
技术领域
3.本公开的实施例涉及一种制造微电子装置的方法。具体来说，一些实施例涉及将半导体晶片分离为微电子装置的方法，以及相关微电子装置、工具和设备。


背景技术：

4.随着电子装置和系统的性能提高，存在提升此类系统的微电子部件的性能、同时维持或甚至缩小微电子装置或组件的外观尺寸(即，长度、宽度和高度)的相关联需求。此类需求通常但非排他地与移动装置和高性能装置相关联。为了维持或减小呈微电子装置(例如，半导体裸片)形式的部件组件的占据面积和高度，配备有用于堆叠的部件之间的竖直电(即，信号、电力、接地/偏置)通信的所谓的穿硅通孔(tsv)的经堆叠部件的三维(3d)组件已变得较常见，其结合了对部件厚度的减小以及在接合线(即，经堆叠部件之间的空间)中使用预制介电膜以减小接合线厚度的同时增大接合线均匀性。此类介电膜包含例如所谓的不导电膜(ncf)和晶片级底胶(wluf)，此类术语通常可互换地使用。虽然在减小3d微电子装置组件的高度方面有效，但将例如半导体裸片的微电子装置的厚度减小到约50μm或更小(例如，30μm、20μm)会增大装置脆弱性和在应力下的易开裂性，所述应力具体是压缩(即，冲击)应力和弯曲应力。减小接合线厚度还可能加重此类极薄微电子装置的易损坏性，因为当例如装置堆叠在另一装置上以形成3d组件时，接合线中的薄介电材料(例如，ncf)可能不再提供任何缓冲效果或容纳接合线中的微粒污染物的能力。包含可能遭受应力引发的开裂的经堆叠微电子装置的微电子装置组件的非限制性实例包含单独的或与其它裸片功能(例如，逻辑)组合的半导体存储器裸片的组件，包含所谓的高带宽存储器(hbmx)、混合存储器立方体(hmc)和芯片到晶片(c2w)组件。


技术实现要素：

5.本公开的一些实施例可包含一种制造微电子装置的方法。所述方法可包含在晶片的作用表面上形成一或多个微电子装置。所述方法可进一步包含在所述一或多个微电子装置之间的过道中从所述晶片移除材料以在所述过道中形成凹入区。所述方法还可包含将金属材料沉积在所述过道中的所述凹入区的一或多个侧上。所述方法可进一步包含加热在所述过道中的所述凹入区的所述一或多个侧上的所述金属材料。所述方法还可包含在加热所述金属材料之后冷却所述晶片。所述方法可进一步包含经由通过冷却所述晶片而诱发的热
冲击使所述晶片沿着所述过道分裂。
6.本公开的其它实施例可包含使微电子装置从晶片分离的方法。所述方法可包含在所述微电子装置之间的过道中从所述晶片移除材料以在所述过道中形成沟槽。所述方法可进一步包含将金属材料沉积在所述沟槽的一或多个表面上。所述方法还可包含通过在所述沟槽的所述一或多个表面上的所述金属材料中诱发电流来加热所述晶片。所述方法可进一步包含在加热所述晶片之后冷却所述晶片。所述方法还可包含经由通过冷却所述晶片而诱发的热冲击使所述晶片沿着所述过道分裂。
7.本公开的其它实施例可包含晶片处理工具。所述工具可包含晶片支撑件和加热器。所述加热器可包含经配置以与晶片的横向侧介接的正电触点。所述加热器还可包含经配置以与所述晶片的相对横向侧介接的负电触点。所述正电触点和所述负电触点可经配置以通过诱发穿过形成于所述晶片的过道中的导电路径的电流来加热所述晶片的所述过道。
8.本公开的其它实施例可包含微电子装置。所述微电子装置可包含作用表面和侧表面。所述侧表面可包含具有反射表面的第一部分和具有非反射表面的第二部分。所述第一部分可覆盖所述侧表面的至少50％。
9.本公开的其它实施例可包含微电子装置封装。所述微电子装置封装可包含微电子装置，所述微电子装置包含作用表面和侧表面。所述侧表面可包含具有反射表面的第一部分和具有非反射表面的第二部分。
附图说明
10.尽管本说明书利用确切地指出且清楚地主张本公开的实施例的权利要求进行总结，但本公开的实施例的优势可在结合附图阅读时从本公开的实施例的以下描述更轻松地确定，在附图中：
11.图1说明经堆叠微电子装置的示意图；
12.图2a和2b是经堆叠微电子装置的放大视图，展示归因于微粒污染物的存在而减损的电连接；
13.图3a和3b说明微电子装置的电子显微镜图像，展示由微粒污染物造成的损坏；
14.图4说明上面形成有微电子装置的晶片的透视图；
15.图5到13说明在切割处理步骤期间的图4中所说明的具有半导体裸片的晶片的横截面图；
16.图14a说明图4到13中所说明的具有半导体裸片的晶片的俯视图；
17.图14b说明图14a中所说明的具有半导体裸片的晶片的区段的放大视图；
18.图15和16说明在切割处理步骤期间的图4到14b中所说明的具有半导体裸片的晶片的横截面图；
19.图17和18说明在切割处理步骤期间的图4到12中所说明的具有半导体裸片的晶片的横截面图；
20.图19a说明根据本公开的一或多个实施例的半导体裸片的侧视图；
21.图19b说明图19a中所说明的半导体裸片的俯视图；以及
22.图20说明根据本公开的一或多个实施例的半导体裸片的堆叠的侧视图。
具体实施方式
23.本文中呈现的图示并非意在作为任何特定微电子装置、组合件或其组件的实际视图，而仅仅是用以描述说明性实施例的理想化表示。图式未必按比例。
24.如本文中所使用，关于给定参数的用语“基本上”意指并包含所属领域的技术人员将理解的给定参数、特性或条件满足小的变异度(例如在可接受制造公差内)的程度。举例来说，基本上满足的参数可为至少约90％满足、至少约95％满足、至少约99％满足，或甚至至少约100％满足。
25.如本文中所使用，关系用语，例如“第一”、“第二”、“顶部”、“底部”等，用于清楚和方便地理解本公开和附图，而不暗示或取决于任何特定偏好、取向或次序，除非上下文另有明确指示。
26.如本文中所使用，用语“和/或”意指并包含相关联的所列项目中的一或多者的任何组合和所有组合。
27.如本文所使用，术语“竖直”、“水平”和“横向”是指如图中所描绘的定向。
28.图1说明微电子装置100。微电子装置100可包含布置成堆叠的多个半导体裸片102。介电膜104，例如不导电膜(ncf)或晶片级底胶(wluf)，可定位在半导体裸片102中的每一者之间。微电子装置100可包含与呈导电柱108p形式的接触件对准的穿硅通孔(tsv)106，所述导电柱任选地用焊料108s封盖且接合到邻近半导体裸片102的端接衬垫108t，从而提供半导体裸片102之间和/或贯穿裸片堆叠的电接触。举例来说，tsv 106和经对准接触件可提供电力、接地/偏置和信号连接。
29.可通过减小半导体裸片102和/或介电膜104的厚度来减小微电子装置100的高度。减小半导体裸片102的厚度可能使半导体裸片102更易碎且在拾取和堆叠过程期间容易发生呈微裂缝、开裂和边缘碎裂形式的损坏，如下文进一步详细描述。减小介电膜104的厚度可能降低介电膜104提供任何缓冲效果的能力或在接合线中容纳微粒污染物而不损坏半导体裸片102的能力。举例来说，半导体裸片102之间的污染物颗粒可使半导体裸片102中的一或多者因在从载体拾取半导体裸片102、将其传送到接合端或堆叠于另一半导体裸片102或衬底上时由于污染物颗粒的存在引起的应力集中而弯曲、断裂和/或破裂。在一些实施例中，半导体裸片102之间的污染物颗粒可能基本上阻止导电柱108p中的一或多者与经对准端接衬垫108t电接触。
30.图2a和2b说明两个半导体裸片102之间归因于微粒污染物的存在而减损的电连接点的放大视图。如图2a和2b中所说明，例如有机(例如，聚合物)材料或无机(例如，硅)材料颗粒的颗粒202可存在于半导体裸片102之间的接合线中。半导体裸片102之间的接合线可包含介电膜104和焊料108s，所述焊料经配置以提供导电柱108p与邻近半导体裸片102的经对准端接衬垫108t之间的电连接。在一些情况下，颗粒202可能位于一或多组导电柱108p与端接衬垫108t之间，如图2a和2b中展示，使得颗粒202可能使焊料108s中断或移位。在使用将导电柱108p直接扩散接合到端接衬垫108t或如图2a和2b所描绘使用热压接合来熔化焊料108s以将导电柱108p接合到端接衬垫108t的组合件中，颗粒202可阻止其相互接触，从而导致开路。
31.颗粒202可导致相关联微电子装置100失效。举例来说，颗粒202可基本上阻止至少一个导电柱108p与端接衬垫108t之间的可操作电连接。在一些情况下，颗粒202可能允许焊
料108s的部分形成导电柱108p的一部分与端接衬垫108t之间的连接，同时基本上阻止导电柱108p的另一部分与端接衬垫108t之间的连接。导电柱108p与端接衬垫108t之间的部分连接可通过组合件的初始测试，但展现增大的电阻，从而产生可能会在将微电子装置并入到系统(例如，计算机、服务器、移动装置)中之后在操作中引起连接过早失效的热。在其中使用连接之间的极紧密间距(即，横向间隔)的一些情况下，颗粒202可使焊料108s移位以在横向邻近的两对触点之间形成电连接，从而造成短路。
32.图3a和3b说明具有损坏的半导体裸片102的视图，所述损坏因半导体裸片102之间的接合线中存在污染物颗粒302而产生。如上文所描述，减小半导体裸片102的厚度可使半导体裸片102更易碎，且减小介电膜104的厚度可降低介电膜104提供任何缓冲效果的能力或在接合线中容纳微粒污染物的能力。当半导体裸片102被堆叠且按压在一起时，半导体裸片102之间的空间中的颗粒302可使半导体裸片102的一部分升高和/或破裂，从而产生半导体裸片102的破裂部分304(例如，分层部分、裂缝、碎片等)。
33.当介电膜104厚度减小时，甚至极小的污染物颗粒302也可能在半导体裸片102中造成微裂缝或甚至裂缝。举例来说，在近零接合线(nzb)组合件的情形下，例如使用当前正在开发的混合粘合技术，介电膜104可包括氧化硅或极薄的聚合物，从而允许小于约1微米(μm)的接合线厚度，例如小于约500纳米(nm)。在小于约1μm的接合线的情况下，类似大小范围内的污染物颗粒302，例如在约600nm与约1μm之间的污染物颗粒302，可导致邻近半导体裸片102之间的应力集中，从而产生开裂或微裂缝。
34.破裂部分304可致使相关联半导体裸片102无用。因为半导体裸片102的堆叠可能直到整个堆叠被组装且热压接合之后才经历大量压力，所以半导体裸片102可能直到半导体裸片102的堆叠被组装和接合之后才开裂。因此，破裂部分304可致使包括半导体裸片102的堆叠的整个微电子装置100无用。结果，在使用合格的已知良好裸片(kgd)的微电子装置的生产期间，归因于由污染物颗粒造成的装配后结构损坏以及由污染物颗粒导致的电连接问题，半导体裸片102的堆叠的接合线中污染物颗粒的存在可导致显著的良率损失。
35.减少和/或消除在制造过程期间将颗粒引入到半导体裸片的表面可增大微电子装置的良率，且降低此类微电子装置和并有其的系统的所谓的“早期死亡率”(即，过早失效)的可能性。增大微电子装置的良率且降低早期死亡率可降低与产生微电子装置和系统相关联的成本，且允许更长的操作寿命。这些降低的成本可类似地降低相关联电子产品(例如，手机、计算机、膝上型计算机等)的成本。
36.本公开的一些实施例可包含一种制造微电子装置的方法。所述方法可包含在晶片的作用表面上形成一或多个微电子装置。所述方法可进一步包含在所述一或多个微电子装置之间的过道中从所述晶片移除材料以在所述过道中形成凹入区。所述方法还可包含将金属材料沉积在所述过道中的所述凹入区的一或多个侧上。所述方法可进一步包含加热在所述过道中的所述凹入区的所述一或多个侧上的所述金属材料。所述方法还可包含在加热所述金属材料之后冷却所述晶片。所述方法可进一步包含经由通过冷却所述晶片而诱发的热冲击使所述晶片沿着所述过道分裂。
37.在制造过程期间，半导体裸片可以阵列形式形成于晶片上。图4说明布置在晶片402的作用表面408上的未单切裸片404(即，裸片位置)的阵列的透视图。每一裸片404可通过过道406与周围裸片404分离。过道406的宽度可界定裸片404之间的距离。过道406的宽度
可由用以将晶片402单切(例如，切割、分割、分离)成个别裸片404的工具或过程所需的宽度界定。减小过道406的宽度可使得能够在每一晶片402上形成较大数目个裸片404，这可增大每一晶片402的产率。
38.本公开的一些实施例可包含使微电子装置从晶片分离的方法。所述方法可包含在所述微电子装置之间的过道中从所述晶片移除材料以在所述过道中形成沟槽。所述方法可进一步包含将金属材料沉积在所述沟槽的一或多个表面上。所述方法还可包含通过在所述沟槽的所述一或多个表面上的所述金属材料中诱发电流来加热所述晶片。所述方法可进一步包含在加热所述晶片之后冷却所述晶片。所述方法还可包含经由通过冷却所述晶片而诱发的热冲击使所述晶片沿着所述过道分裂。
39.图5到17说明沿着过道406单切或切割晶片(例如晶片402)以将裸片404的阵列分离为个别裸片404的处理动作。在于晶片402的作用表面408上形成裸片404之后，可从过道406移除材料以在晶片402的作用表面408中形成沟槽504，如图5中所说明。可经由例如干式蚀刻工艺(例如，反应性离子蚀刻，也称为等离子蚀刻)或激光蚀刻的蚀刻工艺移除材料。
40.举例来说，晶片402的作用表面408可由例如光掩模的掩模502覆盖。晶片402可接着经历干式蚀刻过程。干式蚀刻过程可经配置以在由掩模502中的开口界定的区域中从晶片402的作用表面408移除材料。干式蚀刻过程可为各向异性且基本上定向性的，使得材料移除可基本上与同掩模502中的开口对准的材料重合，且可实现展现大体上竖直侧壁的高纵横比(即，长度与宽度比)沟槽504。沟槽504的宽度可小于约80μm，例如在约10μm与约40μm之间。
41.干式蚀刻过程可经配置以按指定速率移除材料。指定速率可由所施加的功率、所使用的离子的类型、所移除的材料、材料的温度、环境温度等界定。因此，可以通过晶片402在给定蚀刻参数下经历干式蚀刻过程的时间量来确定沟槽504的深度。在本公开的实施例中，沟槽504可形成到相应裸片404的所要最终厚度的至少一半(50％)的深度。
42.在沿着晶片402的过道406形成沟槽504之后，可在晶片402的表面上施加扩散阻挡层604，如图6中所说明。扩散阻挡层604可为经配置以基本上防止另一材料扩散到晶片402中的材料。举例来说，例如氮化物(例如氮化硅、氮化钽)、钽等的材料可基本上防止施加到沟槽的表面的例如铜的材料扩散到晶片402的半导体材料中。在一些实施例中，扩散阻挡层604可为任选的。举例来说，例如钛等一些材料可能不扩散到晶片402的材料中，使得可能不需要扩散阻挡层604来防止此类材料扩散到晶片402中。
43.扩散阻挡层604可经由经配置以产生薄且基本上均匀的材料层的工艺(例如，化学气相沉积(cvd)工艺、无电极镀敷或溅镀)来施加。扩散阻挡层604可在晶片402的所有暴露表面上以基本上均匀的层施加。举例来说，扩散阻挡层604可施加在晶片402的作用表面408上，且施加在包含沟槽504的侧表面602的沟槽504的表面上。扩散阻挡层604可以在约200nm与约2μm之间的厚度施加。
44.在将扩散阻挡层604施加在晶片402上之后，可在扩散阻挡层604上施加导电层702，如图7中所说明。导电层702可由导电材料(例如，金属(例如，铜、钨、钛等))形成。导电层702的导电材料可为经配置以在穿过导电层702施加电流时经由电阻加热产生热的材料。
45.如上文所描述，在一些实施例中，当导电层702由具有到晶片402的半导体材料中的低扩散风险的材料形成时，导电层702可直接施加在晶片402上，而无介入扩散阻挡层
604。举例来说，当将例如钛、钴、钌、钽、氮化钽、氧化铟、氮化钨、氮化钛等材料施加在晶片402的表面上时，材料可不扩散到晶片402的半导体材料中。因此，此类导电材料可在无扩散阻挡层604的情况下直接施加在晶片402上。
46.类似于扩散阻挡层604，导电层702可经由经配置以产生薄且基本上均匀的材料层的工艺(例如，cvd、无电极镀敷或溅镀)来施加。导电层702可在扩散阻挡层604和/或晶片402的所有暴露表面上以基本上均匀的层施加。举例来说，导电层702可施加在晶片402的作用表面408上，且施加在包含沟槽504的侧表面602的沟槽504的表面上。导电层702可以约与约1μm之间，例如约与约之间的厚度施加。
47.导电层702单独或导电层702与扩散阻挡层604组合可形成传导层704。本文中所论述的传导层704可包含导电层702和扩散阻挡层604中的一者或两者。
48.在导电层702形成于晶片402和/或扩散阻挡层604的表面上之后，可通过如图8中所说明的定向性材料移除过程从晶片402的水平表面移除传导层704。定向性材料移除过程可为例如干式蚀刻过程(例如，反应性离子蚀刻)的过程。
49.材料移除过程可从水平表面(例如，沟槽504的作用表面408和底表面802)移除传导层704，同时将传导层704留在竖直表面(例如，沟槽504的侧表面602)上。因此，晶片402的作用表面408和过道406中的沟槽504的底表面802可基本上不含传导层704。导电层702可通过形成连接邻近裸片404的拐角的栅格图案而沿着沟槽504的竖直侧表面602在邻近裸片404之间电连接，方法是通过横跨邻近裸片404的拐角之间的沟槽504，如图14a和14b中进一步详细描述。
50.如上文关于图5所描述，干式蚀刻过程可经配置以按指定速率移除材料。指定速率可由所使用的离子的类型、所移除的材料、材料的温度、环境温度等界定。因此，可以通过晶片402经历干式蚀刻过程的时间量来界定所移除的材料量。时间可由在不从晶片402的作用表面408移除额外材料的情况下移除传导层704(包含移除导电层702和/或扩散阻挡层604)所必要的时间量来界定。归因于材料移除过程的定向性质，晶片402经受材料移除过程的时间量可能不足以从沟槽504的侧表面602移除材料。
51.在实施例中，可选择材料移除过程和/或材料移除过程的特性，例如所使用的离子的类型、温度等，以有效地移除传导层704的材料，而基本上不损坏或移除晶片402的作用表面408的材料。
52.在一些实施例中，代替于通过蚀刻工艺移除传导层的材料，可使用抛光工艺(例如，化学机械平坦化(cmp))以在不从沟槽504的底部移除那些材料的情况下从晶片402的作用表面408上移除此类材料。如从下文的描述将了解，此方法可有助于从加热器跨越和穿过晶片402传导电流。
53.在从晶片402的作用表面408移除传导层704之后，可在晶片402的作用表面408上施加粘合剂902，如图9中所说明。粘合剂902可为载体粘合剂，其经配置以将晶片402临时接合到临时载体晶片。粘合剂902可为热可固化粘合剂，例如热固性粘合剂，或uv可固化粘合剂。在一些实施例中，粘合剂902可以是水溶性的或溶剂可溶的。
54.在一些实施例中，粘合剂902还可基本上填充裸片404之间的过道406中的沟槽504。在其它实施例中，粘合剂902可以仅部分地填充沟槽504，使得沟槽504内的空隙(例如，气穴、气泡等)保持基本上不含粘合剂902。在其它实施例中，沟槽504可基本上不含粘合剂
902，使得粘合剂902在施加于晶片402的作用表面408上时可不在任何相当大的程度上填充沟槽504。
55.晶片402可接着用粘合剂902耦合到载体晶片1002，如图10中所说明。载体晶片1002可经配置以在额外制造过程期间将结构支撑提供到晶片402，例如通过背面研磨、抛光、蚀刻等变薄。如上文所描述，载体晶片1002与晶片402之间的粘合连接可为经配置以在额外制造工艺之后例如经由化学释放、热释放等释放的临时连接。
56.晶片402可在耦合到载体晶片1002之后从晶片402的背侧1102变薄，如图11中所说明。在一些实施例中，晶片402可经由例如背面研磨或抛光等机械工艺、例如化学蚀刻(例如湿式蚀刻、干式蚀刻等)的化学工艺、例如化学机械抛光(cmp)、硅cmp的组合式化学机械工艺或多个不同工艺的组合而变薄。晶片402可从例如在约600μm与约700μm之间的初始厚度变薄到约50μm或更小的最终厚度。
57.在一些实施例中，晶片402可包含通孔(未展示)，其通常称为穿硅通孔(tsv)，从每一裸片404的作用表面408上的集成电路延伸穿过裸片404到晶片402的半导体材料中。变薄过程可经配置以使晶片402变薄，直到通孔经由晶片402的背侧1102暴露为止。通孔可从晶片402的作用表面408延伸比沟槽504的深度1104更大的距离，使得变薄过程可在到达沟槽504的底表面802之前暴露通孔。结果，裸片404经由沟槽504的底表面802与晶片402的背侧1102之间的晶片402的厚度的一部分保持晶片402的一部分且连接到所述晶片402。
58.沟槽504的底表面802与晶片402的背侧1102之间的晶片402的部分的厚度1106可小于或等于沟槽504的深度1104。因此，沟槽504的深度1104可为变薄的晶片402的最终厚度的至少50％。
59.一旦晶片402变薄到所要厚度，就可在晶片402的背侧1102上施加钝化层1202，如图12中所说明。钝化层1202可由绝缘材料形成，例如氮化物(例如，氮化硅(sin)或氮氧化硅(sion)等)或氧化物(例如，氧化硅(sio2)、氧化钛(tio)等)。
60.在形成钝化层1202之后，可例如经由蚀刻工艺、cmp工艺等选择性地移除钝化层1202的部分。可移除钝化层1202的部分以暴露连接特征，例如tsv、衬垫等。在一些实施例中，可在形成钝化层1202之后执行额外处理步骤。举例来说，例如凸块下金属化(ubm)结构、端接衬垫、焊料凸块等连接结构可穿过钝化层1202的经移除部分而形成。
61.本公开的一些实施例可包含晶片处理工具。所述工具可包含晶片支撑件和加热器。所述加热器可包含经配置以与晶片的横向侧介接的正电触点。所述加热器还可包含经配置以与所述晶片的相对横向侧介接的负电触点。所述正电触点和所述负电触点可经配置以通过诱发穿过形成于所述晶片的过道中的导电路径的电流来加热所述晶片的所述过道。
62.在晶片402变薄且钝化层1202形成于晶片402的背侧1102上之后，可加热晶片402，如图13中所说明。在晶片402由载体晶片1002支撑时，加热器1302，例如电阻加热器，可放置成与晶片402接触以加热晶片402。加热器1302可经配置以将晶片402加热到大于约100℃，例如在约120℃与约300℃之间，或在约150℃与约200℃之间的温度。可通过形成于沟槽504中的传导层704来经由晶片402传递热，沟槽504可经形成以延伸到晶片402的侧表面。
63.加热器1302可通过在第一加热器触点1304与第二加热器触点1306之间穿过传导层704传输电流来加热晶片402。举例来说，第一加热器触点1304可为正电触点，且第二加热器触点1306可为直流电(dc)源的负电触点。第一加热器触点1304可经由由传导层704产生
的路径连接到第二加热器触点1306，使得第一加热器触点1304和第二加热器触点1306可经由传导层704将电流从第一加热器触点1304传输到第二加热器触点1306，从而加热晶片402。
64.在一些实施例中，加热器1302可包含多对加热器触点1304、1306。举例来说，加热器1302可包含至少四个加热器触点1304、1306，包含至少两个正电源触点和至少两个负电源触点。加热器触点1304、1306可定位在加热器1302内，使得加热器触点1304、1306将在与晶片402接触时围绕晶片402径向间隔开。
65.图14a和14b说明晶片402的，其说明围绕裸片404的传导层704。图14b说明晶片402的区段a的放大视图。晶片402可包含传导层704的暴露部分1402，其中传导层704在与裸片404之间的过道406基本上对准的区域中暴露在晶片402的周边周围。在一些实施例中，暴露部分1402可包含衬垫或围绕晶片402的边缘的金属晶种层，其经配置以在暴露部分1402中产生较大连接表面以用于连接到加热器触点1304、1306。传导层704可形成穿过晶片402的作用表面408的栅格图案，其中连接件1406横跨邻近裸片404的拐角1404之间的沟槽504。
66.连接件1406可由传导层704的竖直壁形成，所述竖直壁可在形成传导层704的扩散阻挡层604和/或导电层702时形成。出于上文相对于图8所描述的基本上相同的原因，连接件1406中的传导层704的竖直壁可在图8中所说明的材料移除过程中保留。举例来说，归因于材料移除过程的定向性质，晶片402经受材料移除过程的时间量可能不足以从传导层704的竖直壁移除材料。如上文所描述，传导层704可从裸片404之间的沟槽504的水平表面移除，使得形成连接件1406的传导层704的竖直壁可为邻近裸片404的传导层704之间的仅有剩余连接。
67.连接件1406可实现裸片404之间的沟槽504的侧表面602上的传导层704之间的电连接性。传导层704之间的电连接性可形成穿过晶片402的作用表面408的导电栅格图案。由传导层704形成的栅格图案可在传导层704的暴露部分1402之间产生导电路径。加热器1302可经配置以使传导层704的暴露部分1402中的一或多者与第一加热器触点1304接触，且使传导层704的暴露部分1402中的另一者或多者与第二加热器触点1306接触。
68.如上文所描述，加热器1302可通过第一加热器触点1304与第二加热器触点1306之间的传导层704的栅格图案传输电流。穿过传导层704的电流可产生热。传导层704中的热可接着经由热传导传递到晶片402的半导体材料。
69.如上文所描述，加热器1302可包含围绕晶片402径向定位的多组加热器触点1304、1306。多组加热器触点1304、1306可在传导层704的栅格中产生多个不同电流。举例来说，每一组加热器触点1304、1306可在晶片402的在所述一组加热器触点1304、1306之间的区段中产生电流。多个电流可在晶片402的每一相应区段中产生热。因此，由多个电流产生的热可分布在整个晶片402中，使得可以基本上均匀的方式加热晶片402，其中可在加热过程期间减小晶片402的不同区段之间的温度差。以基本上均匀的方式加热晶片402可减少将晶片402的温度升高到所要温度所需的时间。
70.一旦晶片402加热到所要温度，晶片402就可快速冷却，如图15中所说明。晶片402可使用冷却元件1502快速冷却。冷却元件1502可经配置以将晶片402的温度快速减小约100℃与约200℃之间，例如约100℃与约150℃之间。举例来说，冷却元件1502可维持在比经加热晶片402的温度小至少约100
°
的温度，使得晶片402的热可由冷却元件1502快速吸收。在
一些实施例中，冷却元件1502的温度可维持在低于晶片402的所要温度的温度。举例来说，如果冷却元件1502经配置以将晶片402冷却100℃，那么冷却元件1502可维持在比经加热晶片402的温度小至少110℃，例如比经加热晶片402的温度小至少约120℃、比经加热晶片402的温度小至少约150℃或比经加热晶片402的温度小至少约210℃的温度。
71.在一些实施例中，冷却元件1502可为激冷表面，例如冷板、冷卡盘等。载体晶片1002可放置在激冷表面上和/或紧固到激冷表面。激冷表面可维持在基本上低于经加热晶片402的温度的温度，使得热可从晶片402快速地移除且由激冷表面吸收。在一些实施例中，激冷表面可通过经由载体晶片1002的热传导从经加热晶片402吸收热。在一些实施例中，晶片402可直接放置在激冷表面上。举例来说，晶片402的背侧1102可放置在激冷表面上，使得晶片402定位在载体晶片1002与激冷表面之间。在一些实施例中，冷却元件1502可包含多个激冷表面。举例来说，激冷表面可放置在载体晶片1002和晶片402的背侧1102两者上，使得晶片402和载体晶片1002包夹在两个冷表面之间。
72.激冷表面可通过外部冷却元件冷却。举例来说，冷却流体(例如制冷剂、水等)可流过邻近于激冷表面的通道以从激冷表面移除热。冷却流体可接着穿过热交换器，所述热交换器可从冷却流体移除热。举例来说，可经由制冷循环(例如，逆卡诺循环(reverse carnot cycle))移除热。因此，冷却流体可将激冷表面维持在所要低温，而激冷表面从晶片402吸收热。
73.在一些实施例中，冷却元件1502可为冷浴，例如冷去离子(di)水浴。晶片402可至少部分地浸没在冷浴中，使得冷流体可基本上围绕晶片402和/或载体晶片1002。周围的冷流体可经配置以从晶片402快速吸收热。浴中的流体可以与上文针对激冷表面的冷却流体所描述的方式类似的方式通过热交换器系统冷却，使得浴中的流体可维持低温，同时从晶片402吸收热。
74.晶片402的快速冷却可在晶片402内诱发热冲击，如图16中所说明。热冲击可能致使晶片402快速收缩，且可能会在晶片402中的弱点处诱发裂缝1602。沟槽504可产生应力集中，使得热冲击可致使在与沟槽504基本上对准的位置中穿过晶片402产生裂缝1602。裂缝1602可基本上沿着过道406分离个别裸片404。
75.本公开的一些实施例可包含微电子装置。所述微电子装置可包含作用表面和侧表面。所述侧表面可包含具有反射表面的第一部分和具有非反射表面的第二部分。所述第一部分可覆盖所述侧表面的至少50％。
76.在个别裸片404由裂缝1602分离之后，个别裸片404的侧表面1604可包含以反射、透明或镜面终饰面为特征的光滑表面1608，以及以非反射或无光泽终饰面为特征的粗糙表面1606(例如，不平坦表面)。裸片404的侧表面1604上的传导层704可提供光滑的反射表面1608。如上文所描述，传导层704可延伸裸片404的成品厚度的厚度的至少约50％。因此，传导层704可覆盖裸片404的侧表面1604的至少约50％。因此，粗糙表面1606可不超过裸片404的侧表面1604的约50％。粗糙表面1606可与裸片404的与裂缝1602相关联的部分相关联。裂缝1602可产生具有多个隆脊和/或谷部的粗糙表面1606，从而降低粗糙表面1606的反射质量。
77.裂缝1602可基本上清洁，使得裂缝1602基本上不会产生松散的颗粒。举例来说，裂缝1602可在邻近裸片404上产生基本上互补的粗糙表面，使得邻近裸片404之间的晶片402
的材料基本上存在于第一裸片404或第二裸片404上，而无晶片材料的颗粒在裸片404由热冲击裂缝1602分离时被移开。减少在分离裸片404时产生的晶片材料的颗粒的数目可减少裸片404的表面上存在的可能引起后续失效的颗粒的数目。
78.在沿着晶片402的过道406形成裂缝1602之后，可在拾取过程中从载体晶片1002拾取分离的裸片404。在一些实施例中，拾取过程可引入经配置以释放粘合剂902的元件，例如经配置以化学地释放或溶解粘合剂902的溶剂或经配置以热释放粘合剂902的激光。举例来说，可在拾取工具从晶片402的表面拾取裸片404之前用喷嘴清洁裸片404。喷嘴可在裸片404的表面上引入溶剂。溶剂可经由裂缝1602和沟槽504流动到裸片404之间的过道406中，使得溶剂可接触并溶解粘合剂902。
79.在一些情况下，可在使晶片402分裂之后且在从载体晶片1002拾取裸片404之前对晶片402执行检查，以确定裂缝1602是否足以分离裸片404。举例来说，可使用红外辐射(ir)检查晶片402，以确认裂缝1602沿着过道406完全穿过晶片402。
80.在一些实施例中，晶片402可在加热晶片402之前从载体晶片1002剥离，如图17和18中所说明。在晶片402已变薄到最终厚度且已施加钝化层1202之后，可释放粘合剂902，例如经由热释放或化学释放，从而使晶片402的作用表面408与载体晶片1002断开连接。可接着从载体晶片1002移除晶片402。晶片402的背侧1102可接着耦合到由膜框架1704支撑的载体材料1702。
81.载体材料1702及膜框架1704可经配置以在上述加热及冷却过程期间支撑晶片402。载体材料1702可包含将晶片402的背侧1102紧固到载体材料1702的粘合剂。载体材料1702可为例如安装胶带或切割胶带等材料。
82.如上文所描述，加热器1706可放置成与晶片402接触以加热晶片402。可通过形成于沟槽504中的传导层704经由晶片402传递热。加热器1706可通过在第一加热器触点1708与第二加热器触点1710之间穿过传导层704传输电流来加热晶片402。举例来说，第一加热器触点1708可为正触点，且第二加热器触点1710可为直流电(dc)源的负触点。第一加热器触点1708可经由由传导层704产生的路径连接到第二加热器触点1710，使得第一加热器触点1708和第二加热器触点1710可经由传导层704将电流从第一加热器触点1708诱发到第二加热器触点1710。
83.如上文所描述，晶片402可包含传导层704的暴露部分1402，其中在晶片402的周边周围的传导层704在与裸片404之间的过道406(图14a、14b)基本上对准的区域中暴露。传导层704可形成穿过晶片402的作用表面408的栅格图案，其中连接件1406在邻近裸片404的拐角1404之间(图14a、14b)。
84.加热器1706可经配置以使传导层704的暴露部分1402中的一或多者与第一加热器触点1708接触，且使传导层704的暴露部分1402中的另一者或多者与第二加热器触点1710接触。
85.如上文所描述，加热器1302可通过第一加热器触点1708与第二加热器触点1710经由传导层704的栅格图案传输电流。穿过传导层704的电流可产生热。传导层704中的热可接着经由热传导传递到晶片402。
86.如上文所描述，加热器1706可包含围绕晶片402径向定位的多组加热器触点1708、1710。多组加热器触点1708、1710可在传导层704的栅格中产生多个不同电流。举例来说，每
一组加热器触点1708、1710可在晶片402的在所述一组加热器触点1708、1710之间的区段中产生电流。多个电流可在晶片402的每一相应区段中产生热。因此，由多个电流产生的热可分布在整个晶片402中，使得可以基本上均匀的方式加热晶片402，其中可在加热过程期间减小晶片402的不同区段之间的温度差。以基本上均匀的方式加热晶片402可减少将晶片402的温度升高到所要温度所需的时间。
87.一旦晶片402加热到所要温度，晶片402就可快速冷却，如图18中所说明。晶片402可使用冷却元件1802快速冷却。如上文所描述，冷却元件1802可经配置以将晶片402的温度快速减小约100℃与约200℃之间，例如约100℃与约150℃之间。冷却元件1802可维持在比经加热晶片402的温度小至少约100
°
的温度，使得晶片402的热可由冷却元件1802快速吸收。如上文所描述，冷却元件1802的温度可维持在低于晶片402的所要温度的温度。
88.在一些实施例中，冷却元件1802可为激冷表面，例如冷板、冷卡盘等。载体材料1702和膜框架1704可放置在激冷表面上和/或紧固到激冷表面。激冷表面可维持在基本上低于经加热晶片402的温度的温度，使得热可从晶片402快速地移除且由激冷表面吸收。激冷表面可通过经由载体材料1702的热传导从经加热晶片402吸收热。载体材料1702可相对较薄，使得载体材料1702可实现从晶片402到冷却元件1802的有效热传递。
89.如上文所描述，激冷表面可经由冷却流体(例如，制冷剂、水等)冷却，所述冷却流体可流过邻近于激冷表面的冷却元件1802中的通道，从而从激冷表面移除热。冷却流体可接着穿过热交换器，所述热交换器可例如经由制冷循环(例如，逆卡诺循环)从冷却流体移除热。因此，冷却流体可将激冷表面维持在所要低温，而激冷表面从晶片402吸收热。
90.在一些实施例中，冷却元件1802可为冷浴，例如冷去离子(di)水浴。晶片402可至少部分浸没在冷浴中，使得冷流体可基本上围绕晶片402。周围的冷流体可经配置以从晶片402快速吸收热。浴中的流体可以与上文针对激冷表面的冷却流体所描述的方式类似的方式通过热交换器系统冷却，使得流体可维持冷温度，同时从晶片402吸收热。
91.晶片402的快速冷却可在晶片402内诱发热冲击，如上文在图16中所说明。热冲击可能致使晶片402快速收缩，且可能会在晶片402中的弱点处诱发裂缝1602。沟槽504可产生应力集中，使得热冲击可致使在与沟槽504基本上对准的位置中穿过晶片402产生裂缝1602。裂缝1602可基本上沿着过道406分离个别裸片404。
92.在沿着晶片402的过道406形成裂缝1602之后，可在拾取过程中从载体材料1702拾取分离的裸片404。在一些实施例中，拾取过程可引入经配置以在晶片402与载体材料1702之间释放粘合剂的元件，例如经配置以化学地释放或溶解粘合剂的溶剂或经配置以热释放粘合剂的激光。举例来说，可在拾取工具从晶片402的表面拾取裸片404之前用喷嘴清洁裸片404。喷嘴可在裸片404的表面上引入溶剂。溶剂可经由裂缝1602和沟槽504流动到裸片404之间的过道406中，使得溶剂可接触并溶解粘合剂。在其它实施例中，可将激光从晶片402引导到载体材料1702的相对侧，以加热载体材料1702上的粘合剂，从而在从载体材料1702拾取裸片404之前热释放粘合剂。
93.在一些情况下，在从载体材料1702拾取裸片404之前，载体材料1702可通过膜框架1704径向地拉伸。拉伸载体材料1702可增大沿过道406的裸片404之间的间隔，其中沟槽504和裂缝1602已将晶片402分离为个别裸片404。拉伸载体材料1702可完成裸片404的分离，其中少量晶片402或传导层704保持连接，使得少量晶片402和/或传导层704不会干扰拾取过
程。
94.在一些情况下，可在使晶片402分裂之后且在从载体材料1702拾取裸片404之前对晶片402执行检查，以确定裂缝1602是否足以分离裸片404。举例来说，可使用(ir)检查晶片402，以确认裂缝1602沿着过道406完全穿过晶片402。在另一实例中，光可用于确定裂缝1602是否完全穿过晶片402。光可在载体材料1702的与晶片402相对的侧上引导，使得光照射在晶片402的背侧1102上。当在402的对应于晶片402的作用表面408的侧上检视时，光可沿着裂缝1602已完全穿过晶片402的过道406以较大强度照射穿过晶片402。
95.本公开的一些实施例可包含微电子装置封装。所述微电子装置封装可包含微电子装置，所述微电子装置包含作用表面和侧表面。所述侧表面可包含具有反射表面的第一部分和具有非反射表面的第二部分。
96.图19a和19b为在从晶片402单切且拾取之后的裸片404的视图。图19a为裸片404的侧视图，其说明裸片404的侧表面1604。如上文所描述，侧表面1604可包含光滑表面1608和粗糙表面1606。光滑表面1608的特征可在于反射性或镜面终饰面。光滑表面1608可为导电层702的外表面。反射性或镜面终饰面可为导电层702的外表面基本上不受其它处理步骤(例如，刀片切割、湿式蚀刻等)影响的结果。粗糙表面1606的特征可在于非反射性或无光泽终饰面。非反射性或无光泽终饰面可为如上文所描述由热冲击形成的裂缝1602的不平坦表面的结果。不平坦表面可包含多个锯齿状特征1904，例如隆脊、谷部、非平面表面、相交平面、条纹等。
97.如上文所描述，传导层704可覆盖裸片404的侧表面1604的厚度的至少50％。因此，光滑表面1608可包括侧表面1604的至少50％，其中粗糙表面1606覆盖侧表面1604的其余部分。
98.图19b说明裸片404的俯视图。裸片404的顶部可具有作用表面1902，所述作用表面可包含导电元件、集成电路元件、微电子元件、连接件等。传导层704可形成在裸片404的顶部部分的周边周围。如上文所描述，传导层704可包含导电层702和任选的扩散阻挡层604。举例来说，导电层702可叠加于扩散阻挡层604上。在一些实施例中，传导层704可包含形成在裸片404的顶部部分的周边周围的导电层702，而无形成于导电层702与裸片404之间的扩散阻挡层604。
99.图20说明由裸片404的堆叠形成的微电子装置2000。微电子装置2000可包含施加于顶部裸片404上的帽盖层2002。裸片404的堆叠的侧面的特征可在于交替的光滑表面1608和粗糙表面1606的图案。因为光滑表面1608各自覆盖每一裸片404的至少50％，所以光滑表面1608可类似地覆盖裸片404的堆叠的侧表面的至少50％。
100.裸片404可堆叠在经配置以将裸片404的堆叠电耦合到另一组件的衬底2004上。衬底2004可包含经配置以连接到另一组件的焊料凸块2006。衬底2004可例如通过穿过每一裸片404形成的tsv电耦合到裸片404的堆叠。类似地，每一裸片404可经由tsv电耦合到邻近裸片404。在一些实施例中，裸片404可包含经配置以耦合邻近裸片404的tsv的额外接触衬垫、ubm、焊接凸块等。
101.在一些实施例中，帽盖层2002可由金属材料形成。帽盖层2002可耦合到光滑表面1608的导电层702，使得裸片404的堆叠的顶部裸片404的顶部部分可基本上由帽盖层2002和导电层702的金属材料围绕。周围金属材料可对裸片404的堆叠的至少顶部裸片404提供
电磁干扰(emi)保护，且可促进裸片404的整个堆叠周围的法拉第笼的形成。
102.根据本公开的实施例单切的微电子装置可通过在每一裸片的外围周围形成金属(例如，铜)护套来提供光学构件，所述光学构件归因于金属护套的反射性质验证堆叠式组合件中的邻近裸片之间的接合线厚度(blt)和其均匀性。金属护套进一步对裸片的集成电路提供电磁干扰(emi)保护，且允许通过在裸片堆叠的顶部上添加金属材料而围绕此些裸片的堆叠制造法拉第笼。
103.本公开的实施例可基本上减少在从晶片切割或单切个别裸片的过程期间产生的颗粒的数目。个别半导体裸片上的颗粒可引起相关联微电子装置中的损坏和/或失效。因此，减少在切割或单切过程期间产生的颗粒可类似地减少裸片和相关联微电子装置的损坏或失效。本公开的实施例可进一步使得能够通过减小单切晶片所需的空间的宽度、增大可制造的每晶片的裸片数目来减小半导体装置之间的空间(即，过道宽度)。减少损坏或失效的裸片或微电子装置的数目且减小每一晶片上的个别裸片之间所需的空间可增大裸片和微电子装置的产率。
104.通过减少损坏的半导体装置或被致无用的微电子装置堆叠的数目而增大微电子装置的良率可增大微电子装置的生产良率。增大的良率可产生用于生产相关联微电子装置的更大的收益或降低的成本，以及改进的装置服务寿命。所述微电子装置可包含于多种不同类型的电子装置中，所述电子装置例如个人电子件(例如移动装置、电话、平板电脑等)、计算机(例如个人计算机、膝上型计算机等)等。降低生产微电子装置的成本可继而降低生产相关联电子装置的成本。
105.本公开的非限制性实例实施例包含：
106.实施例1：一种微电子装置，其包括：作用表面；侧表面，其包含：具有反射表面的第一部分，其中所述第一部分包括所述侧表面的至少约50％；以及第二纵向邻近部分，其具有非反射表面。
107.实施例2：根据实施例1所述的微电子装置，其中所述反射表面包括金属材料。
108.实施例3：根据实施例2所述的微电子装置，其中所述金属材料选自由铜、钨和钛组成的群组。
109.实施例4：根据实施例1到3中任一实施例所述的微电子装置，其中所述反射表面包括导电材料。
110.实施例5：根据实施例1到4中任一实施例所述的微电子装置，其中所述非反射表面包括半导体材料的分裂表面。
111.实施例6：根据实施例1到5中任一实施例所述的微电子装置，其中所述第一部分包含两种叠加材料。
112.实施例7：根据实施例6所述的微电子装置，其中所述两种叠加材料包含邻近于半导体材料的扩散阻挡层和在所述扩散阻挡层上的导电材料。
113.实施例8：根据实施例7所述的微电子装置，其中所述扩散阻挡层包括选自由氮化物、氮化硅、钽、氮化钽组成的群组的材料。
114.实施例9：根据实施例7所述的微电子装置，其中所述导电材料包括金属。
115.实施例10：根据实施例7所述的微电子装置，其中所述导电材料包括选自由铜、钨、钛组成的群组的材料。
116.实施例11：一种制造微电子装置的方法，其包括：在晶片的作用表面上形成一或多个微电子装置；在所述一或多个微电子装置之间的过道中从所述晶片移除材料以在所述过道中形成沟槽；将金属材料沉积在所述过道中的所述沟槽的侧上；加热在所述过道中的所述沟槽的所述侧上的所述金属材料；在加热所述金属材料之后冷却所述晶片；以及经由通过冷却所述晶片而诱发的热冲击使所述晶片沿着所述过道分裂。
117.实施例12：根据实施例11所述的方法，其中加热所述过道中的所述沟槽的所述侧上的所述金属材料进一步包括穿过所述金属材料传输电流。
118.实施例13：根据实施例11或12中任一实施例所述的方法，其中冷却所述晶片包括在加热所述金属材料之后将所述晶片冷却到比所述晶片的温度小至少100℃的温度。
119.实施例14：根据实施例11到13中任一实施例所述的方法，其中冷却所述晶片包括将所述晶片放置成与冷却元件接触。
120.实施例15：根据实施例14所述的方法，其中所述冷却元件包括冷流体浴。
121.实施例16：根据实施例15所述的方法，其中所述冷流体浴包括去离子水。
122.实施例17：根据实施例14到16中任一实施例所述的方法，其中所述冷却元件包括冷表面。
123.实施例18：一种晶片处理工具，其包括：晶片支撑件；以及加热器，其包含：正电触点，其经配置以与晶片的横向侧介接；以及负电触点，其经配置以与所述晶片的相对横向侧介接，所述正电触点和所述负电触点经配置以通过穿过形成于所述晶片的过道中的导电路径传输电流来加热所述晶片的所述过道。
124.实施例19：根据实施例18所述的晶片处理工具，其中所述晶片支撑件包括载体晶片。
125.实施例20：根据实施例18或19中任一实施例所述的晶片处理工具，其中所述晶片支撑件包括由膜框架支撑的载体材料。
126.实施例21：根据实施例18到20中任一实施例所述的晶片处理工具，其进一步包括冷却元件。
127.实施例22：根据实施例21所述的晶片处理工具，所述冷却元件包括冷流体浴或冷表面。
128.实施例23：一种微电子装置封装，其包括：微电子装置堆叠，每一微电子装置包含：作用表面；侧表面，其包含：第一金属部分，其展现反射表面；以及半导体材料的第二部分，其展现非反射表面。
129.实施例24：根据实施例23所述的微电子装置封装，其中所述第一金属部分包括所述侧表面的至少约50％。
130.实施例25：一种使微电子装置从晶片分离的方法，所述方法包括：在所述微电子装置之间的过道中从所述晶片移除材料以在所述过道中形成沟槽；将金属材料沉积在所述沟槽的一或多个表面上；通过在所述沟槽的所述一或多个表面上的所述金属材料中诱发电流来加热所述晶片；在加热所述晶片之后冷却所述晶片；以及经由通过冷却所述晶片而诱发的热冲击使所述晶片沿着所述过道分裂。
131.实施例26：根据实施例25所述的方法，其进一步包括从所述沟槽的水平表面移除所述金属材料，使得所述金属材料沿着所述沟槽的侧表面形成横跨邻近微电子装置的拐角
之间的所述沟槽的竖直壁。
132.上文所描述且在附图中说明的本公开的实施例不限制本发明的范围，因为这些实施例仅仅是本发明实施例的实例，本发明由所附权利要求书和其法定等同物界定。任何等同实施例都旨在处于本公开的范围内。实际上，除本文中所说明和描述的例如所描述元件的替代适用组合的内容以外，对于所属领域的技术人员来说，根据本说明书，本公开的各种修改可变得显而易见。此类修改和实施例也旨在处于所附权利要求书和其法定等同物的范围内。