制造微电子装置的方法以及相关微电子装置、工具和设备与流程

制造微电子装置的方法以及相关微电子装置、工具和设备
1.优先权要求
2.本技术案主张2021年4月27日申请的第17/241,386号美国专利申请案“制造微电子装置的方法以及相关微电子装置、工具和设备(method of fabricating microelectronic devices and related microelectronic devices,tools,and apparatus)”的申请日的权益，所述美国专利申请案的公开内容特此以全文引用的方式并入本文中。
技术领域
3.本公开的实施例涉及一种制造微电子装置的方法。具体来说，实施例涉及将包括微电子装置位置阵列的晶片分离为个别微电子装置的方法以及相关微电子装置、工具和设备。


背景技术：

4.随着电子装置和系统的性能提高，存在提升此类系统的微电子组件的性能、同时维持或甚至缩小微电子装置或组合件的外观尺寸(即，长度、宽度和高度)的相关联需求。此类需求通常但非排他地与移动装置和高性能装置相关联。为了维持或减小呈微电子装置(例如，半导体裸片)形式的组件组合件的占据面积和高度，配备有用于堆叠的组件之间的竖直电(即，信号、电力、接地/偏置)通信的所谓的穿硅通孔(tsv)的经堆叠组件的三维(3d)组合件已变得较常见，其结合了对组件厚度的减小以及在接合线(即，经堆叠组件之间的空间)中采用预制介电膜以减小接合线厚度的同时增加接合线均匀性。此类介电膜包含例如所谓的不导电膜(ncf)和晶片级底胶(wluf)，此类术语通常可互换地使用。虽然在减小3d微电子装置组合件的高度方面有效，但将例如半导体裸片的微电子装置的厚度减小到约50μm或更小(例如，30μm、20μm)会增加装置脆弱性和在应力下的易开裂性，所述应力具体是压缩(即，冲击)应力和弯曲应力。减小接合线厚度还可能加重此类极薄微电子装置的易损坏性，因为当例如装置堆叠在另一装置上以形成3d组合件时，接合线中的薄电介质材料(例如，ncf)可能不再提供任何缓冲效果或容纳接合线中的粒状污染物的能力。包含可能遭受应力引发的开裂的经堆叠微电子装置的微电子装置组合件的非限制性实例包含单独的或与其它裸片功能(例如，逻辑)组合的半导体存储器裸片的组合件，包含所谓的高带宽存储器(hbmx)、混合存储器立方体(hmc)和芯片到晶片(c2w)组合件。
5.此外，随着对微电子装置的需求增加，对低成本微电子装置的需求也增加，从而促进每个晶片的电路密度和装置的持续增加。生产微电子装置的成本可通过增加过程的效率、增加每一相应过程每晶片的微电子装置的良率且减少损失(例如归因于电路故障、物理裸片开裂、微开裂和裂缝等)来降低。减少微电子装置的成本又可减小并有此类微电子装置的相关联电子组合件和系统的成本。在一些情况下，减小微电子装置的成本还可实现相关联电子装置的性能的增加而不成本过高。


技术实现要素：

6.本公开的实施例可包含微电子装置。所述微电子装置可包含半导体材料，包含有源表面和与有源表面相对的后表面。所述微电子装置可进一步包含在有源表面与后表面之间延伸的半导体材料的侧表面。所述侧表面可包含具有高度不规则表面构形的第一部分，所述高度不规则表面构形从微电子装置的有源表面和后表面中的一者延伸约2μm与约6μm之间的距离。所述侧表面可进一步包含从第一部分延伸到有源表面和后表面中的另一者、具有程度较轻的不平整表面的第二部分。
7.本公开的另一实施例可包含微电子封装。所述微电子封装可包含一或多个微电子装置。每一微电子装置可包含半导体材料的侧表面。所述侧表面可包含具有高度不规则表面构形的第一部分，其从微电子装置的邻近主表面延伸约2μm与约6μm之间的距离。所述侧表面可进一步包含邻近于所述第一部分且具有程度较轻的不平整表面的第二部分。
8.本公开的另一实施例可包含制造微电子装置的方法。所述方法可包含在晶片的有源表面上形成微电子装置。所述方法可进一步包含将所述晶片紧固到载体晶片。所述方法还可包含植入离子以沿着微电子装置之间的过道引发晶片的半导体材料中的位错。所述方法可进一步包含将晶片变薄到约30微米(μm)或更小。所述方法还可包含加热晶片以从接近所述位错的应力集中沿着过道形成裂痕。
9.本公开的另一实施例可包含将微电子装置从晶片分离的方法。所述方法可包含使用离子植入过程以在微电子装置之间的过道中引起半导体晶片中的位错。所述方法可进一步包含将所述半导体晶片转移到可横向扩张的载体材料，且将所述半导体晶片粘附到所述载体材料的表面。所述方法还可包含通过载体材料的扩张而对晶片施加张力，以在微电子装置之间的过道中形成裂痕且分离微电子装置。
附图说明
10.尽管本说明书利用确切地指出且清楚地主张本公开的实施例的权利要求进行总结，但本公开的实施例的优势可在结合附图阅读时从本公开的实施例的以下描述更轻松地确定，在附图中：
11.图1说明包括堆叠式半导体裸片的微电子装置组合件的示意图；
12.图2说明具有形成于其上的微电子装置位置阵列的晶片的透视图；
13.图3到8说明根据本公开的实施例的形成微电子装置的过程动作的横截面图；
14.图9说明根据本公开的实施例的微电子装置的侧表面的平面图；
15.图10说明根据本公开的实施例的微电子装置的侧表面的侧视图；
16.图11说明根据本公开的实施例的微电子装置的俯视图；以及
17.图12说明根据本公开的实施例的包括微电子装置堆叠的微电子装置封装的示意性侧视图。
具体实施方式
18.本文中呈现的图示并非意在作为任何特定微电子装置、组合件或其组件的实际视图，而仅仅是用以描述说明性实施例的理想化表示。图式未必按比例。
19.如本文中所使用，关于给定参数的用语“基本上”意指并包含所属领域的技术人员
将理解的给定参数、特性或条件满足小的变异度(例如在可接受制造公差内)的程度。举例来说，基本上满足的参数可为至少约90％满足、至少约95％满足、至少约99％满足，或甚至至少约100％满足。
20.如本文中所使用，关系用语，例如“第一”、“第二”、“顶部”、“底部”等，用于清楚和方便地理解本公开和附图，而不暗示或取决于任何特定偏好、取向或次序，除非上下文另有明确指示。
21.如本文中所使用，用语“和/或”意指并包含相关联的所列项目中的一或多者的任何组合和所有组合。
22.如本文所使用，术语“竖直”、“水平”和“横向”是指如图中所描绘的定向。
23.随着对微电子组件的需求增加，对较低成本微电子组件的需求也增加。生产微电子装置的成本可通过增加在制造过程中执行的每一动作的微电子装置的良率来降低。可通过减少损失(例如有故障的装置、破裂装置等)来增加良率。可增加良率的另一方式为通过减小邻近微电子装置位置之间所需的半导体晶片的面积。举例来说，减小在邻近的个别微电子装置位置(在所述位置处单分或切割半导体晶片以将半导体晶片分离成单独的微电子装置)之间所谓“过道”或“划线”区域的宽度可增加可用于形成微电子装置的半导体晶片的区域。因此，减小个别微电子装置之间的过道宽度可使得能够从每一半导体晶片形成更大量的微电子装置。
24.图1说明微电子装置100。微电子装置组合件100可包含布置成堆叠的多个半导体裸片102。介电膜104，例如不导电膜(ncf)或晶片级底胶(wluf)，可定位在半导体裸片102中的每一者之间的所谓接合线中。微电子装置100可包含与呈导电柱108p形式的接触件对准的穿硅通孔(tsv)106，所述导电柱任选地用焊料108s封盖且接合到邻近半导体裸片102的端子垫108t，从而提供半导体裸片102之间和/或贯穿裸片堆叠的电接触。举例来说，tsv 106和经对准接触件可提供电力、接地/偏置和信号连接。
25.可通过减小半导体裸片102和/或介电膜104的厚度来减小微电子装置100的高度。减小半导体裸片102的厚度可能使半导体裸片102更易碎且在拾取和堆叠过程期间容易发生呈微裂缝、开裂和边缘碎裂形式的损坏，如下文进一步详细描述。减小介电膜104的厚度可减小介电膜104在堆叠期间在邻近半导体裸片102之间提供任何缓冲效应的能力，以及适应在半导体裸片102在薄于粒径的接合线中分离期间产生的颗粒污染物而不会损坏半导体裸片102的能力。举例来说，半导体裸片102之间的污染物颗粒可能使半导体裸片102中的一或多者因在从载体拾取半导体裸片102、将其转移到接合端或堆叠于另一半导体裸片102或衬底上时由于大于介电膜104的厚度的污染物颗粒的存在引起的应力集中而产生裂痕或微裂痕。此外，在一些情况下，半导体裸片102之间的污染物颗粒可基本上防止导电柱108p中的一或多者与对准的端接衬垫108t进行电接触，或损害此类接触的完整性。
26.在单分过程期间减少和/或消除污染物颗粒到半导体裸片的表面的引入可通过大大减少由此类颗粒造成的损坏引起的损失而增加微电子装置的良率。增加微电子装置的良率可减小与生产微电子装置相关联的成本。这些降低的成本可类似地降低并有微电子装置的相关联电子产品(例如，手机、计算机、笔记本电脑等)的成本。
27.本公开的一些实施例可包含制造微电子装置的方法，其包含在晶片的有源表面上形成微电子装置位置阵列。所述方法可进一步包含将所述晶片紧固到载体晶片。所述方法
还可包含将晶片变薄到约30微米(μm)或更小。所述方法可进一步包含植入离子以沿着微电子装置之间的过道引发晶片的半导体材料中的位错。所述方法还可包含加热晶片以从接近所述位错的应力集中沿着过道形成裂痕。
28.在制造过程期间，半导体裸片可以阵列形式形成于晶片上。个别裸片204的位置可形成于晶片202的有源表面208上。晶片202可由例如硅等半导体材料形成，其经配置以提供用于制造集成电路的衬底以及对裸片204的结构支撑。裸片204可通过经由例如镀敷、溅镀等过程在晶片202的有源表面208上累积绝缘和导电材料的层而形成。形成裸片204的过程还可包含材料移除过程，例如湿式蚀刻、干式蚀刻、光刻等。材料移除和/或累积过程可利用掩模来控制移除和/或累积材料的位置。累积和移除过程可形成微电子装置的特征，例如通孔、穿硅通孔(tsv)、布线路径、凸块下金属化(ubm)等。
29.每一裸片204可通过过道206与邻近裸片204分离。过道206的宽度可界定裸片204之间的距离。在使用常规单分过程时，过道206的宽度的减小可受到用以将晶片202单分(例如，切割、切削、分离)为个别裸片204的工具(例如，晶片锯、激光束等)所需的宽度的限制。取决于刀片宽度，常规刀片切割操作可能要求过道206的宽度在约20微米(μm)与约80μm之间或甚至更大。因此，晶片202的表面的相当大部分必须专用于裸片204之间的过道206的区域。减小过道206的宽度可使得能够在每一晶片202上形成较大数目个裸片204，这可增加每一晶片202的产率。
30.在裸片204形成于晶片202的有源表面208上之后，晶片202可穿过粘合剂306耦合到载体晶片304，如图3中所说明。粘合剂306可将晶片202的有源表面208耦合到载体晶片304，使得晶片202的后表面302保持暴露。粘合剂306可为经配置以在高于环境(例如，约25℃)的高温(例如，约150℃与约250℃之间的温度，例如约170℃与约220℃之间，或约180℃与约200℃之间)下紧固晶片202的粘合材料。经调配以在高温下紧固晶片的粘合剂的一些实例可包含由密苏里(missouri)的brewer出售的材料、由台湾的出售的ta系列粘合剂，或由密歇根(michigan)的dow出售的xp系列粘合剂。载体晶片304可经配置以经由额外的先前处理动作(例如晶片变薄)来支撑晶片202。举例来说，极薄晶片202可能需要格外硬的支撑件以在可包含温度变化、机械材料移除、化学材料移除等的处理动作期间基本上防止晶片202开裂、翘曲和对晶片的其它潜在损坏。
31.一旦晶片202粘附到载体晶片304，晶片202就可以变薄，如图4中所说明。晶片202可经由材料移除过程(例如，背面研磨、抛光过程和湿式蚀刻)从初始厚度(例如，在约775μm与约600μm之间)变薄。材料移除过程可从晶片202的暴露后表面302移除材料。在一些实施例中，材料移除过程的后一部分(即，湿式蚀刻)可用于移除足够的半导体材料以暴露特征，例如穿过晶片202的后表面302的tsv，从而在后表面302与晶片202的有源表面208的集成电路之间形成电连接。
32.材料移除过程可将晶片202变薄到小于约50μm，例如小于约30μm、小于约20μm或小于约10μm的厚度。减小晶片202的厚度又可减小所得微电子装置的厚度。举例来说，所得微电子装置的厚度可在约30μm与约8μm之间，例如在约20μm与约7到10μm之间。在后一种情况下，微电子装置可包含深度约5μm到8μm的集成电路，以及约2μm的支撑半导体材料的厚度。在处理晶片202时，可在植入过程中将一或多种植入(即，掺杂剂)物质植入到裸片204之间
的过道206中，如图5中所说明。图5说明在图4中说明的变薄过程之后在晶片202的后表面302上发生的植入过程；然而，应注意，植入过程可在较早阶段和/或晶片202的有源表面208上执行，如将在下文中详细地描述。
33.在植入期间，植入物质的离子(例如，氢、氦、砷、硼、磷等)可朝向晶片202的表面加速。植入工具506可包含波束产生器508，所述波束产生器经配置以加速离子且形成离子的能量束512以冲击晶片202的表面。波束产生器508可从离子源接收相应物质的离子。可接着经由静电加速器(例如磁体或磁体的场)将离子加速到高能量。在加速之后，离子可具有至少约10千电子伏(kev)的能量，例如至少约100kev，或至少约250kev。本公开的植入工具506可经配置以在不借助于增加的温度(在此项技术中通常称为温度驱动)的情况下将离子植入到晶片202中。不使温度增加至高于环境(例如，约25℃)可允许在已形成裸片204之后执行植入过程，而不损害裸片204的热预算且不会造成对集成电路和裸片204的相关联特征的损坏。此外，不增加温度可允许在变薄过程之后对晶片202执行植入过程，而无在过高热量下翘曲或以其它方式损坏晶片的风险。
34.在植入期间赋予离子的能量可能影响离子将穿透到晶片202中的深度。举例来说，较之于具有较低能量的相同物质的离子，具有较高能量的离子可穿透晶片202到较大深度。离子物质也可能影响离子的穿透深度。举例来说，较之于较大分子物质的离子(例如硼、磷或砷)，小分子物质的离子(例如氢或氦)可具有较大穿透深度。在一些实施例中，可在相同晶片202上使用多种不同植入物质，使得可在晶片202的相同区中实现多个不同穿透深度。植入物质的离子到晶片202的半导体材料中的穿透可能会在穿透深度处和/或沿着到穿透深度的路径对晶片202造成损坏，例如点缺陷、位错等。在植入过程期间，离子可穿透到至少约2μm，例如至少约3μm、至少约4μm的深度。较小离子物质可穿透到较大深度，例如至少约4μm，且可在穿透期间引起较小量的损坏。另一方面，虽然较大离子物质可能不能穿透晶片到与较小物质一样大的深度，但较大离子物质可在较小深度产生比较小物质更大的损坏量。在一个实施方案中，可首先将氢或氦离子植入到最终植入深度，其后可将硼、磷或砷离子植入在氢或氦分子上方且到比氢或氦分子小的深度。
35.掩模502可定位在植入工具506与晶片202之间。掩模502可经配置以控制和限制离子冲击的晶片202的部分。举例来说，掩模502可包含开口504的图案。开口504可经布置而使得离子仅冲击在晶片202的表面的与裸片204之间的过道206重合的部分上。
36.在一些实施例中，掩模502可例如经由掩模对准器或步进器等定位在晶片202上方。举例来说，掩模502可与晶片202的后表面302对准，如图5中所说明，使得掩模502中的开口504与晶片202的有源表面208上的过道206基本上对准。在一些实施例中，在相对于图2论述的裸片制造过程期间，可在晶片202的有源表面208上形成掩模502。举例来说，掩模502可定位或形成于晶片202的有源表面208上，且可在形成裸片204之后且在晶片202的有源表面208耦合到载体晶片304之前，通过植入工具506将离子植入到裸片204之间的过道206中。在一些实施例中，掩模502可为如上文关于图2所论述的材料添加或材料移除过程中使用的掩模中的一者。植入工具506可接着在材料累积或材料移除过程中的一者期间、直接其之前或之后将离子植入到晶片202的有源表面208中。
37.在一些实施例中，例如干式蚀刻的材料移除过程可用于移除过道206中的材料，且在植入过程之前在过道206的区域中形成沟槽或通道。在植入过程之前移除过道206中材料
可使得植入离子能够在材料移除过程之前从有源表面208穿透到晶片202中较大距离。在一些实施例中，材料移除过程与植入过程可利用相同掩模502。
38.在一些实施例中，掩模502可耦合到植入工具506。举例来说，掩模502可为可重复使用掩模502，其经配置以用于耦合到植入工具506的面510的特定裸片类型(即，长度和宽度)，或可安装在工具腔室内部。植入工具506可接着与晶片202基本上对准，使得掩模502中的开口504与过道206基本上对准。植入工具506可接着经由掩模502中的开口504将离子植入到晶片202的有源表面208和/或后表面302中。
39.掩模502中的开口504的宽度可对应于沿着裸片204的位置之间的过道的所要间隔的宽度，其小于约10μm，例如，在约1μm与约10μm之间，或在约1μm与约5μm之间，或在约1μm与约2μm之间。
40.图6说明图4的变薄过程和图5的植入过程之后的晶片202。在植入过程之后，晶片202可包含植入区602。植入区602可包含植入物质的分子以及与植入过程相关联的位错和点缺陷。作为经由掩模502植入晶片202的结果，植入区602可与掩模502中的开口504基本上重合。因此，植入区602可基本上与裸片204之间的过道206重合。植入区602可包含约1e12个原子/立方厘米与约10e16个原子/立方厘米之间，例如约1e12个原子/立方厘米与约5e16个原子/立方厘米之间的植入物质浓度。
41.植入离子物质的较大浓度可导致对植入区602中的晶片202的较大量损坏。由于植入区602可与裸片204之间的过道206重合，因此对晶片202的损坏可基本上集中于过道206内。如上文所指出，可设定掩模502中的开口504的大小，使得植入区602可具有小于约10μm，例如在约1μm与约5μm之间或约1μm与约2μm之间的宽度604。
42.植入区602可在接近晶片202的有源表面208或后表面302处具有较大量的损坏和残余植入离子，所述离子由植入工具506植入到所述有源表面或后表面中。损坏和/或残余植入离子可随着到晶片202中的深度增加而逐渐减小。
43.在一些实施例中，如图7中所说明，晶片202可在耦合到载体晶片304时受热。加热晶片202可致使晶片202在植入区602中断裂。举例来说，由植入区602中的植入离子引起的损坏可能在晶片202内产生应力集中。当加热晶片202时，植入区602中的应力集中可致使裂痕702在与植入区602基本上对准的区域中传播穿过晶片202的厚度且使半导体材料沿着过道206的区域分裂。裂痕702可将晶片202基本上分离(例如，单分)为个别裸片204。将晶片202加热到高于环境(例如，约25℃)可致使晶片202的温度上升约150℃与约250℃之间，例如约170℃与约220℃之间，或约180℃与约200℃之间。在较高离子浓度以及植入区602中的损坏下，相对较低温度变化就可能产生裂痕702且单分晶片202。类似地，较深穿透可使得能够在较低温度下产生裂痕702。因此，植入较小物质的离子(例如氢或氦)可使得裂痕702能够在较低温度下传播，这可减少单分晶片202所需的时间和能量，且可降低温度对晶片202和相关联裸片204的损坏的风险。在此实施例的实施方案中，鉴于在合理能量水平下与较大物质相比可获得的更深穿透深度，还可能需要植入较小物质的离子，例如氢或氦。另外，在较低温度下的单分显著减少对半导体裸片的热预算的影响，从而减少集成电路劣化的任何可能。
44.可使用加热工具，例如热板、热夹盘、激光、电阻加热器等，加热晶片202。举例来说，载体晶片304和晶片202可放置在热板或热夹盘上。在一些情况下，热板或热夹盘可接触
晶片202的后表面302。在其它实施例中，激光束可冲击晶片202的表面208、302，或电阻加热器可非常接近地放置在晶片202上方以致使晶片202的温度增加。从上方加热晶片202可导致热源与植入区域之间的较小温度梯度。
45.在加热过程期间，载体晶片304和粘合剂306可组合地支撑晶片202抵抗任何位移。举例来说，载体晶片304可使得晶片202能够在变薄之后吸收热，而无任何相当大的热损坏，例如从晶片单分的半导体裸片204的翘曲或其位置的偏移。另外，在载体晶片304上进行单分且在释放粘合剂306之后从载体晶片拾取半导体裸片204消除了由转移到可扩张载体材料(例如，切割胶带、安装胶带或膜)以用拾取工具对半导体裸片204进行后续取放操作而造成的对晶片202和半导体裸片204的潜在损坏以及从将半导体裸片204紧固到载体材料的粘合剂剥离所述裸片的潜在损坏。粘合剂306可经调配以在暴露于例如红外(ir)范围或紫外(uv)范围内的光时释放。ir或uv范围内的光可穿通载体晶片304，从而致使粘合剂306释放。
46.在一些实施例中，半导体裸片204可利用裸片堆叠工具(例如，接合头)从载体晶片304的表面拾取，所述裸片堆叠工具经配置以从后表面302提升半导体裸片204。裸片堆叠工具可经配置以清洁半导体裸片204的有源表面208，以从有源表面208清除任何残余粘合剂和/或颗粒。举例来说，裸片堆叠工具可包含用于清洁半导体裸片204的有源表面208的喷嘴。在一些实施例中，半导体裸片204可转移到清洁工具，例如经配置以从有源表面208清洁残余粘合剂的清洁平台。裸片堆叠工具可接着经配置以将半导体裸片204耦合到其它半导体裸片，从而形成裸片堆叠，如下文进一步详细论述。
47.本公开的一些实施例可包含使微电子装置(例如，半导体裸片)从晶片分离的方法。所述方法可包含使用离子植入过程以在微电子装置之间的过道中引起半导体晶片中的位错。所述方法可进一步包含将所述半导体晶片转移到可横向扩张的载体材料，且将所述半导体晶片粘附到所述载体材料的表面。所述方法还可包含通过载体材料的扩张而对晶片施加张力，以在微电子装置之间的过道中形成裂痕且分离微电子装置。
48.在一些实施例中，如图8中所说明，晶片202可在载体晶片304上翻转且转移到载体材料802，例如切割胶带或安装胶带或膜。为了将晶片202从载体晶片304转移到载体材料802，可释放粘合剂306以从载体晶片304释放晶片202。举例来说，粘合剂306可经由冲击在晶片202或载体晶片304上的光或激光而释放。在其它实施例中，粘合剂306可经由其它已知方法释放，例如化学释放和/或机械释放。载体材料802可紧固到膜框架804且由其支撑。载体材料802可包含粘合剂806，其经调配以将晶片202紧固到载体材料802。晶片202的后表面302可粘附到载体材料802，使得晶片202的有源表面208面朝上且远离载体材料802。
49.载体材料802可为可在x-y平面中(即，横向)扩张的柔性材料。在晶片202紧固到载体材料802之后，载体材料802可通过膜框架804拉伸。拉伸载体材料802可在晶片202上施加张力。植入区602中的损坏处周围的应力集中可致使晶片202沿着过道206的植入区602断裂和分裂，从而产生穿过晶片202的与植入区602和/或过道206基本上重合的裂痕702。裂痕702可将晶片202基本上分离为个别半导体裸片204。
50.植入区602中的较大量的损坏可使得能够以较小张力形成裂痕702。因此，用来自较大物质的离子植入植入区602可使得裂痕702能够在较小张力下形成。减小张力可使得较轻材料能够用于载体材料802，且可减小载体材料802上所需的粘合剂的量、厚度和强度。载体材料802和粘合剂的更多选项可降低制造成本，因为载体材料802将不必支持由常规刀片
切割或来自激光或隐形切割的热引发的应力。另外，载体材料802可提供耐化学性、在较低温度下使用以及较薄粘合剂以提供半导体裸片204的较好固定定位的优点。合适的载剂材料包含来自杜邦公司(dupont corporation)的聚酰亚胺膜，以及可购自nitto americas及lintec公司的各种粘合膜。
51.在一些实施例中，晶片202可经由如图7中所说明的加热过程和图8中所说明的拉伸过程两者分离。举例来说，晶片202可在载体晶片304上加热，如图7中所说明，使得裂缝和裂痕702传播穿过晶片202。在加热过程中形成裂痕702之后，晶片202可转移到载体材料802且拉伸。拉伸晶片202可完成任何未完成的裂缝或裂痕702，例如，在损坏和离子的浓度不足以在加热过程中使用的温度下完全断裂穿过晶片202的厚度的区域中。在一些实施例中，可在载体晶片304上使用显著较低的温度以降低温度对晶片202的损坏的风险，使得加热过程可扩张损坏且形成一些裂痕702，其中图8的拉伸过程可完成任何未完成的裂痕702。
52.在一些实施例中，晶片202可在转移到可扩张载体材料802之后加热。举例来说，可选择一些类型的载体材料802以耐受相对较高的温度，使得可在紧固到可扩张载体材料802时加热晶片202。在一些情况下，晶片202可接着在可扩张载体材料802上拉伸以在从载体材料802的表面拾取裸片204之前完成任何未完成的裂痕702。在其它情况下，可从载体材料802的表面拾取裸片204而无需进一步拉伸晶片202。
53.在一些实施例中，晶片202可经由以上过程中的仅一者完全单分。举例来说，可经由图7的加热过程形成裂痕702，且在完成加热过程之后，可接着从载体晶片304的表面或可扩张载体材料802拾取个别裸片204以用于进一步处理，例如堆叠。在一些实施例中，晶片202可在不经历任何加热的情况下转移到载体材料802，且晶片202可接着如上文所描述而拉伸以将晶片202单分为个别裸片204，所述裸片可接着从载体材料802拾取以经历进一步处理。
54.在实施实施例的方法中，可通过从上方进行光学检测来确认载体晶片304上的晶片202由于加热而成功分裂。如果晶片202在可扩张载体材料802上分裂，那么可从下方照明载体材料，且任何未分裂过道区域光学上检测为不透明或被部分遮挡。
55.本公开的一些实施例可包含微电子装置(例如，半导体裸片)。微电子装置100可包含有源表面和与有源表面相对的后表面。所述微电子装置可进一步包含在有源表面与后表面之间延伸的半导体材料的侧表面。所述侧表面可包含具有高度不规则(即，锯齿状)表面构形的第一部分。取决于用以从晶片202单分微电子装置100的实施例，所述高度不规则表面构形可从微电子装置的有源表面208和后表面302中的至少一者延伸约2μm与约6μm之间的距离。所述侧表面可进一步包含从第一部分延伸到有源表面和后表面中的另一者、具有程度较轻的不平整表面的第二部分。
56.图9说明通过上文所描述的方法单分的半导体裸片900的侧表面906的平面图。半导体裸片900的侧表面906可展现由植入离子造成的损坏908。如上文所描述，损坏908可包含由植入过程中个别离子的冲击造成的位错和点缺陷。损坏908可展示为从裸片900的离子植入表面至少延伸到最大物质穿透的区域的半导体裸片900的侧中的峰谷部。侧表面906还可包含从损坏908的锯齿状或破裂边缘延伸的断裂线910。断裂线910可为上文所描述的通过加热和/或拉伸晶片202形成的裂痕702的结果。
57.半导体裸片900的侧表面906还可包含嵌入于侧表面906内的残余离子912，使得可
例如经由次级离子质谱分析(sims)或能量分散x射线光谱法(erx)检测来自侧表面906且可能不在连接到断裂线910的侧表面906的外部部分上的残余离子912。损坏908和/或残余离子912的部分中的一些可能大于其它部分。举例来说，如上文所描述，离子物质中的一些可能较大，例如硼、磷、砷，且一些可能较小，例如氢。在一些实施例中，植入过程可使用多种不同离子物质来实现不同深度处的损坏。较大损坏908和/或残余离子912可较之于较小损坏908和/或残余离子912更接近于第一表面902。第一表面902可为邻近且横向于侧表面906的被植入离子的表面。
58.在一些实施例中，可使用仅一种物质。离子中的一些可行进较长距离到晶片中，而其它离子可经历较早碰撞且可停止而更接近于第一表面902。行进到晶片中较远的离子可能在其穿过较接近于第一表面902的晶片区域时经历碰撞。因此，较大量的损坏908和/或较大数目的残余离子912可保持较接近于第一表面902，其中随着距第一表面902的距离增加，残余离子912的损坏量和/或数目逐渐减小。此类方法可产生楔形效应，从而增强在较低温度、较低拉伸应力或两者下分裂的可能性。
59.损坏908和/或残余离子912可延伸到距第一表面902约1μm与约6μm之间，例如约2μm与约5μm之间，或约2μm与约4μm之间的距离。
60.如上文所描述，可将离子植入到晶片202的有源表面208或后表面302中。因此，在一些实施例中，第一表面902可与晶片202的有源表面208和相关联的半导体裸片900重合。在其它实施例中，第一表面902可与晶片202的后表面302和相关联的半导体裸片900重合。在半导体裸片900的对置侧上的第二表面904可为与晶片202的第一表面902和相关联半导体裸片900相对的有源表面208或后表面302。在图4中说明的变薄过程之后，第一表面902与第二表面904之间的距离可与相关联晶片202的最终厚度基本上相同。因此，第一表面902与第二表面904之间的距离可小于约30μm，例如小于约20μm，或小于约10μm。
61.图10说明半导体裸片900的侧表面906的侧视图。侧表面906的存在损坏908的部分可展现高度不规则构形1002，其特征在于围绕损坏908的点的尖锐边缘、突起和凹部，其中离子在被植入到晶片202的第一表面902中时与晶片的材料碰撞。因此，不规则构形1002可开始于接近半导体裸片900的第一表面902处，朝向第二表面904延伸。高度不规则构形1002可从第一表面902延伸约1μm与约6μm之间，例如约2μm与约5μm之间，或约2μm与约4μm之间的距离。
62.侧表面906的其余部分可以是略微不规则但程度较轻的不平整表面1004，其特征在于间杂有断裂线910的平坦表面。不平整表面1004可从高度不规则构形1002延伸到第二表面904。
63.如上文所描述，残余离子912还可嵌入于半导体裸片900中到裸片半导体900的侧表面906下方的深度。残余离子912可在与高度不规则构形1002基本上相同的区中位于半导体裸片900中且横向邻近于高度不规则构形1002。
64.图11说明半导体裸片900的俯视图。半导体裸片900可包含有源区1106，其中可形成集成电路和半导体裸片900的相关联特征。半导体裸片900的有源区1106可基本上由从包含有源区1106的表面向下延伸到裸片900的半导体材料中的阻挡层1104围绕，且经配置以使有源区1106与侧表面906分离，所述侧表面可形成半导体裸片900的外周界。阻挡层1104可由经选择以基本上防止其它材料(例如来自植入过程的离子)扩散到承载集成电路的有
源区1106的外围区域中的材料形成。阻挡层1104可由例如钨、钛、钴、钌、钽、氮化钽、氧化铟、氮化钨、氮化钛等材料形成。在一些实施例中，阻挡层1104还可经配置以机械地保护有源区1106，使得当单分晶片时，侧表面906中的任何所得裂痕不会传播到有源区1106中。
65.侧表面906可包含从植入过程嵌入的残余离子912。有源区1106可基本上不含残余离子912。如上文所描述，植入过程可包含掩模502，其经配置以基本上控制植入离子被引导以与过道206重合的位置。此外，如上文所指出，阻挡层1104可经配置以基本上阻挡任何错误离子从邻近于侧表面906的半导体材料进入有源区1106。
66.本公开的一些实施例可包含微电子封装。所述微电子封装可包含一或多个微电子装置。所述微电子装置可各自包含半导体材料的侧表面。所述侧表面可包含具有高度不规则构形的第一部分。高度不规则构形可延伸到距微电子装置的邻近主表面约2μm与约6μm之间的距离。所述侧表面可进一步包含邻近于所述第一部分且具有程度较轻的不平整表面的第二部分。
67.图12说明由半导体裸片1202的堆叠形成的微电子装置1200。半导体裸片1202的堆叠的侧面可由交替的高度不规则表面构形1208和不平整表面1204的图案表征。如所展示，半导体裸片1202是使用从晶片202的后表面302植入晶片来制造，从而在半导体裸片1202的衬底1206的侧面的上部部分上产生高度不规则表面构形1208。
68.半导体裸片1202可堆叠在经配置以将裸片1202的堆叠电耦合到另一组件的衬底1206上。衬底1206可包含呈焊料凸块1210的形式的经配置以连接到较高层级封装的离散连接元件。衬底1206可例如经由穿过每一半导体裸片1202形成的tsv(未展示)电耦合到裸片1202的堆叠。类似地，每一半导体裸片1202可经由tsv和导电元件电耦合到邻近裸片1202，所述导电元件延伸穿过所述堆叠的邻近半导体裸片1202之间的接合线。举例来说，导电(例如，铜)柱可经由焊料回焊或扩散接合连接到邻近半导体裸片的对准的端接衬垫，以可操作地耦合邻近裸片1202的tsv。
69.本公开的实施例可由于需要小得多的区域来完成切割操作以将晶片单分为个别裸片而使得晶片上的裸片位置之间的过道在宽度上减小。减小晶片上的裸片位置之间的过道宽度可使得能够由半导体材料的单一晶片制造较大数目个裸片。
70.此外，本公开的实施例可大大减少在从晶片切割或单分个别半导体裸片的过程期间产生的有机(例如，聚合物膜残余物、粘合剂残余物)和无机(例如，半导体材料)污染物颗粒。如先前所提到，个别半导体裸片上的残余污染物颗粒可引起相关联微电子装置中的损坏和/或故障。因此，减少在切割或单分过程期间产生的污染物颗粒的体积可类似地减少裸片和相关联微电子装置的损坏或故障的可能性。减少损坏的或有故障的裸片或微电子装置的数目且减少每一晶片上的个别裸片之间所需的空间可增加半导体裸片和并有此类裸片的微电子装置的良率和可靠性。
71.通过减少损害的半导体裸片或其组合件和封装的数目来增加微电子装置的良率可增加此类组合件和封装的良率，从而由于用于生产相关联微电子装置的成本降低而产生更大收益。所述微电子装置可包含于多种不同类型的电子装置中，所述电子装置例如个人电子件(例如移动装置、电话、平板电脑等)、计算机(例如个人计算机、膝上型计算机等)等。降低生产微电子装置的成本可继而降低生产相关联电子装置的成本。
72.非限制性实例实施例可包含：
73.实施例1：一种微电子装置，其包括：半导体材料，其包含有源表面和与所述有源表面相对的后表面；所述半导体材料的侧表面，其在所述有源表面与所述后表面之间延伸，且包含：具有高度不规则表面构形的第一部分，所述高度不规则表面构形从所述微电子装置的所述有源表面和所述后表面中的一者延伸约2μm与约6μm之间的距离；以及第二部分，其从所述第一部分延伸到所述有源表面和所述后表面中的另一者、具有程度较轻的不平整表面。
74.实施例2：根据实施例1所述的微电子装置，其进一步包括有源区，所述有源区包括从所述侧表面横向凹入的在所述有源表面上方的集成电路。
75.实施例3：根据实施例2所述的微电子装置，其进一步包括在外围定位于所述有源区与所述侧表面之间的阻挡层区。
76.实施例4：根据实施例3所述的微电子装置，其中所述阻挡层区由经选择以基本上防止不同于所述半导体材料的材料扩散到所述有源区的材料形成。
77.实施例5：根据实施例3或4中任一实施例所述的微电子装置，其中所述阻挡层区由选自由以下各者组成的群组的材料形成：钨、钛、钴、钌、钽、氮化钽、氧化铟、氮化钨和氮化钛。
78.实施例6：根据实施例2到5中任一实施例所述的微电子装置，其进一步包括邻近于所述侧表面的所述第一部分的残余植入离子。
79.实施例7：根据实施例6所述的微电子装置，其中所述残余植入离子包括硼、磷、砷、氦和氢中的一或多者。
80.实施例8：根据实施例7所述的微电子装置，其中所述残余植入离子包括来自所述有源表面或所述后表面的在邻近于所述第一部分的深度处的氢或氦中的一者以及来自与所述氢相同的表面的在邻近于所述第一部分的较小深度处的硼、磷或砷中的一者。
81.实施例9：根据实施例1到8中任一实施例所述的微电子装置，其中所述高度不规则表面构形包括由离子植入过程造成的点损坏。
82.实施例10：根据实施例1到9中任一实施例所述的微电子装置，其中所述程度较轻的不平整表面包括间杂有断裂线的平坦表面。
83.实施例11：根据实施例1到10中任一实施例所述的微电子装置，其中所述有源表面与所述后表面之间的距离小于约30微米(μm)。
84.实施例12：一种微电子封装，其包括：一或多个微电子装置，其各自包括：半导体材料的侧表面，且包含：具有高度不规则表面构形的第一部分，其从所述微电子装置的邻近主表面延伸约2μm与约6μm之间的距离；以及第二部分，其邻近于所述第一部分且具有程度较轻的不平整表面。
85.实施例13：根据实施例12所述的微电子封装，其中所述高度不规则表面构形响应于离子植入过程而展现点损坏。
86.实施例14：根据实施例12或13中任一实施例所述的微电子封装，其中所述程度较轻的不平整表面包括间杂有断裂线的平坦表面。
87.实施例15：根据实施例12到14中任一实施例所述的微电子封装，其中所述高度不规则表面构形为所述半导体材料的包含氢、氦、硼、磷和砷中的一或多者的植入离子的邻近部分。
88.实施例16：一种制造微电子装置的方法，所述方法包括：在晶片的有源表面上形成微电子装置；将所述晶片紧固到载体晶片；植入离子以沿着所述微电子装置之间的过道引发所述晶片的半导体材料中的位错；将所述晶片变薄到约30微米(μm)或更小；以及加热所述晶片以从接近所述位错的应力集中沿所述过道形成裂痕。
89.实施例17：根据实施例16所述的方法，其中植入离子包括经由具有与所述微电子装置之间的所述过道基本上对准的开口的掩模植入离子。
90.实施例18：根据实施例17所述的方法，其中所述掩模包括与用于制造所述微电子装置的特征的掩模相同的掩模。
91.实施例19：根据实施例17或18中任一实施例所述的方法，其中所述掩模包括耦合到植入工具的面或在植入工具的腔室内的可重复使用掩模。
92.实施例20：根据实施例16到19中任一实施例所述的方法，其包括从所述晶片的有源侧沿着所述微电子装置之间的所述过道植入离子。
93.实施例21：根据实施例16到20中任一实施例所述的方法，其包括从所述晶片的后侧沿着所述微电子装置之间的所述过道植入离子。
94.实施例22：根据实施例16到21中任一实施例所述的方法，其中引发所述晶片中的位错包括从所述晶片的有源表面或后表面引发到约1μm与约6μm之间的深度的位错。
95.实施例23：根据实施例16到22中任一实施例所述的方法，其中加热所述晶片包括将所述晶片的温度升高高于环境温度约150℉与约250℉之间。
96.实施例24：根据实施例16到23中任一实施例所述的方法，其中植入离子包含植入氢、氦、硼、磷和砷中的一或多者的离子。
97.实施例25：根据实施例24所述的方法，其进一步包含从所述晶片的有源表面或后表面将氢或氦的离子植入到比从相同表面植入硼、磷或砷离子的深度大的深度。
98.实施例26：一种使微电子装置从晶片分离的方法，所述方法包括：使用离子植入过程以在所述微电子装置之间的过道中引起半导体晶片中的位错；将所述半导体晶片转移到可横向扩张的载体材料，且将所述半导体晶片粘附到所述载体材料的表面；以及通过所述载体材料的扩张而对所述晶片施加张力，以在所述微电子装置之间的所述过道中形成裂痕且分离所述微电子装置。
99.实施例27：根据实施例26所述的方法，其中经由具有与所述微电子装置之间的所述过道基本上对准的开口的掩模实现植入离子到所述半导体晶片的表面中。
100.实施例28：根据实施例26或27中任一实施例所述的方法，其中所述半导体晶片的所述表面包括有源表面或与所述有源表面相对的后表面中的一者。
101.实施例29：根据实施例26到28中任一实施例所述的方法，其进一步包括，在使用所述离子植入过程之前：在所述半导体晶片支撑在刚性载体结构上且紧固到所述刚性载体结构的同时使所述半导体晶片从其后表面从初始厚度变薄到约30μm或更小的厚度；且在使用所述植入过程之后：翻转所述载体结构以将所述半导体晶片转移且粘附到所述可横向扩展的载体材料；以及在扩张所述载体材料之前从所述半导体晶片释放所述载体结构。
102.上文所描述且在附图中说明的本公开的实施例不限制本发明的范围，因为这些实施例仅仅是本发明实施例的实例，本发明由所附权利要求书和其法定等同物界定。任何等同实施例都旨在处于本公开的范围内。实际上，除本文中所说明和描述的例如所描述元件
的替代适用组合的内容以外，对于所属领域的技术人员来说，根据本说明书，本公开的各种修改可变得显而易见。此类修改和实施例也旨在处于所附权利要求书和其法定等同物的范围内。