LDMOS器件及其制作方法与流程

ldmos器件及其制作方法
技术领域
1.本发明涉及晶体管技术领域，特别是涉及一种ldmos器件及其制作方法。


背景技术：

2.dmos（双扩散金属氧化物半导体场效应管）器件是bcd电路中的核心器件，为了更好地与ic成熟制程进行工艺集成，一般采用ldmos（横向双扩散金属氧化物半导体场效应管）。
3.目前，各种结构的ldmos器件被不断开发出来，以达到提高其性能、降低成本、提高密度等目的。其中，工艺上成熟制备的ldmos器件包括：（1）mini-sti的ldmos器件；（2）mini-locos的ldmos器件；（3）mini-sti与mini-locos相结合的ldmos器件；（4）hto场板器件；（5）接触孔场板即cfp器件等。
4.然而，传统的ldmos器件为了提高源漏击穿电压bv，需要将漏端接触孔与多晶硅栅之间的距离拉大，这使得器件的横向尺寸较大，也限制了ldmos器件在高压下的应用。


技术实现要素：

5.基于此，有必要提供一种ldmos器件及其制作方法，以在器件横向尺寸较小的情况下获得较大的源漏击穿电压bv。
6.本发明的一个目的是提供一种ldmos器件，方案如下：一种ldmos器件，包括：soi衬底，包括依次层叠设置的硅衬底、埋氧层以及硅掺杂层；所述硅掺杂层具有源区、漏区、沟道区以及漂移区，所述沟道区包围所述源区，所述漂移区包围所述漏区；栅极结构，设置在所述硅掺杂层的远离所述硅衬底的一侧上，且位于所述源区和所述漏区之间；第一电流阻挡沟槽结构，设置在所述硅掺杂层中且位于所述源区和所述漏区之间，所述第一电流阻挡沟槽结构自所述漂移区内纵向延伸至所述埋氧层中；以及第二电流阻挡沟槽结构，设置在所述硅掺杂层中且位于所述源区和所述漏区之间，所述第二电流阻挡沟槽结构自所述硅掺杂层的远离所述硅衬底的一侧纵向延伸，所述第二电流阻挡沟槽结构靠近所述硅衬底的一端位于所述漂移区内，所述第一电流阻挡沟槽结构和所述第二电流阻挡沟槽结构在横向上间隔设置，且在横向上的投影部分重叠。
7.在其中一个实施例中，所述第一电流阻挡沟槽结构的数量至少有两个，所述第一电流阻挡沟槽结构和所述第二电流阻挡沟槽结构在横向上交替设置。
8.在其中一个实施例中，所述第一电流阻挡沟槽结构的数量有两个，所述第二电流阻挡沟槽结构的数量有一个。
9.在其中一个实施例中，所述第一电流阻挡沟槽结构的数量有三个，所述第二电流阻挡沟槽结构的数量有两个。
10.在其中一个实施例中，所述第一电流阻挡沟槽结构和所述第二电流阻挡沟槽结构
在横向上的投影的重叠部分的纵向尺寸为2μm~8μm。
11.在其中一个实施例中，所述第一电流阻挡沟槽结构的横向宽度为0.25μm~0.5μm。
12.在其中一个实施例中，所述第二电流阻挡沟槽结构的横向宽度为0.25μm~0.5μm。
13.在其中一个实施例中，所述第一电流阻挡沟槽结构包括第一多晶硅主体以及包覆所述第一多晶硅主体的第一硅氧化层。
14.在其中一个实施例中，所述第二电流阻挡沟槽结构包括第二多晶硅主体以及包覆所述第二多晶硅主体的第二硅氧化层。
15.在其中一个实施例中，所述soi衬底还具有第一口袋注入区，所述第一口袋注入区围绕所述第一电流阻挡沟槽结构靠近所述硅衬底的一端设置，所述第一口袋注入区的掺杂类型与所述沟道区相同，且离子注入剂量高于所述沟道区。
16.在其中一个实施例中，所述soi衬底还具有第二口袋注入区，所述第二口袋注入区围绕所述第二电流阻挡沟槽结构靠近所述硅衬底的一端设置且位于所述漂移区内，所述第二口袋注入区的掺杂类型与所述漂移区相同，且离子注入剂量高于所述漂移区。
17.在其中一个实施例中，所述ldmos器件还包括场板，所述场板设置在硅掺杂层的远离所述硅衬底的一侧上，且位于所述源区和所述漏区之间。
18.本发明的另一个目的是提供一种ldmos器件的制作方法，方案如下：一种ldmos器件的制作方法，包括以下步骤：提供soi衬底，所述soi衬底包括依次层叠设置的硅衬底、埋氧层以及体硅层；在所述soi衬底中制作第一电流阻挡沟槽结构；在所述体硅层的远离所述硅衬底的一侧生长出外延层；在所述体硅层和所述外延层构成的复合层中制作第二电流阻挡沟槽结构；在所述复合层中注入离子，形成源区、漏区、沟道区以及漂移区，使所述沟道区包围所述源区，所述漂移区包围所述漏区，得到硅掺杂层；所述第一电流阻挡沟槽结构位于所述源区和所述漏区之间，自所述漂移区内纵向延伸至所述埋氧层中，所述第二电流阻挡沟槽结构位于所述源区和所述漏区之间，自所述硅掺杂层的远离所述硅衬底的一侧纵向延伸至所述漂移区内，所述第一电流阻挡沟槽结构和所述第二电流阻挡沟槽结构在横向上间隔设置，且在横向上的投影部分重叠；制作栅极结构，使所述栅极结构形成于所述硅掺杂层的远离所述硅衬底的一侧上，且位于所述源区和所述漏区之间。
19.在其中一个实施例中，制作所述第一电流阻挡沟槽结构的步骤包括：在所述soi衬底上制作第一填充槽，所述第一填充槽自所述体硅层的远离所述硅衬底的一侧纵向延伸至至所述埋氧层中；对所述第一填充槽的槽壁进行热氧化工艺，形成第一硅氧化层；形成所述第一硅氧化层后，在所述第一填充槽中填充多晶硅。
20.在其中一个实施例中，在形成所述第一硅氧化层之后，且在所述第一填充槽中填充多晶硅之前，所述制作方法还包括以下步骤：在所述第一填充槽中进行口袋注入，形成围绕所述第一电流阻挡沟槽结构靠近所述硅衬底的一端设置的第一口袋注入区，所述第一口袋注入区的掺杂类型与所述沟道区相同，且离子注入剂量高于所述沟道区。
21.在其中一个实施例中，制作所述第二电流阻挡沟槽结构的步骤包括：制作第二填充槽，所述第二填充槽自所述外延层的远离所述硅衬底的一侧纵向延伸至所述体硅层中；对所述第二填充槽的槽壁进行热氧化工艺，形成第二硅氧化层；形成所述第二硅氧化层后，在所述第二填充槽中填充多晶硅。
22.在其中一个实施例中，在形成所述第二硅氧化层之后，且在所述第二填充槽中填充多晶硅之前，所述制作方法还包括以下步骤：在所述第二填充槽中进行口袋注入，形成围绕所述第二电流阻挡沟槽结构靠近所述硅衬底的一端设置且位于所述漂移区内的第二口袋注入区，所述第二口袋注入区的掺杂类型与所述漂移区相同，且离子注入剂量高于所述漂移区。
23.与现有方案相比，上述ldmos器件及其制作方法具有以下有益效果：上述ldmos器件及其制作方法设置第一电流阻挡沟槽结构和第二电流阻挡沟槽结构，第一电流阻挡沟槽结构自漂移区内纵向延伸至埋氧层中，第二电流阻挡沟槽结构自硅掺杂层的远离硅衬底的一侧纵向延伸至漂移区内。第一电流阻挡沟槽结构和第二电流阻挡沟槽结构在横向上间隔设置，且在横向上的投影部分重叠，第一电流阻挡沟槽结构和第二电流阻挡沟槽结构隔断原来短直的电流路径，并形成弯折的电流通道，从而延长器件开启状态下的电流路径，在器件横向尺寸较小的情况下获得较大的源漏击穿电压bv，有利于器件在高压下的应用。
附图说明
24.图1为一实施例的ldmos器件的结构示意图；图2为另一实施例的ldmos器件的结构示意图；图3为一种传统的ldmos器件的光罩版图；图4为图1所示的ldmos器件的光罩版图。
25.附图标记说明：10、ldmos器件；100、soi衬底；110、硅衬底；120、埋氧层；131、体硅层；132、外延层；130、硅掺杂层；133、源区；134、漏区；135、沟道区；136、漂移区；137、体接出注入区；140、栅极结构；141、多晶硅栅；142、边墙；150、第一电流阻挡沟槽结构；151、第一多晶硅主体；152、第一硅氧化层；160、第二电流阻挡沟槽结构；161、第二多晶硅主体；162、第二硅氧化层；138、第一口袋注入区；139、第二口袋注入区；170、场板；180、源极接触孔；190、漏极接触孔。
具体实施方式
26.为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
27.需要说明的是，当元件被称为“设置于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。
28.在本发明的描述中，需要理解的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。
29.除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“和／或”包括一个或多个相关的所列项目的任意的和所有的组合。
30.参考图1至图2所示，本发明一实施例的ldmos器件10包括soi衬底100、栅极结构140、第一电流阻挡沟槽结构150以及第二电流阻挡沟槽结构160。
31.其中，soi衬底100包括依次层叠设置的硅衬底110、埋氧层120以及硅掺杂层130。硅掺杂层130具有源区133、漏区134、沟道区135以及漂移区136。沟道区135包围源区133，漂移区136包围漏区134。栅极结构140设置在硅掺杂层130的远离硅衬底110的一侧上，且位于源区133和漏区134之间。
32.特别地，ldmos器件10中设置有第一电流阻挡沟槽结构150以及第二电流阻挡沟槽结构160。第一电流阻挡沟槽结构150设置在硅掺杂层130中且位于源区133和漏区134之间，第一电流阻挡沟槽结构150自漂移区136内纵向延伸至埋氧层120中。第二电流阻挡沟槽结构160设置在硅掺杂层130中且位于源区133和漏区134之间，第二电流阻挡沟槽结构160自硅掺杂层130的远离硅衬底110的一侧纵向延伸至漂移区136内。第一电流阻挡沟槽结构150和第二电流阻挡沟槽结构160在横向上间隔设置，且在横向上的投影部分重叠。
33.上述ldmos器件10设置第一电流阻挡沟槽结构150和第二电流阻挡沟槽结构160，第一电流阻挡沟槽结构150自漂移区136内纵向延伸至埋氧层120中，第二电流阻挡沟槽结构160自硅掺杂层130的远离硅衬底110的一侧纵向延伸至漂移区136内。第一电流阻挡沟槽结构150和第二电流阻挡沟槽结构160在横向上间隔设置，且在横向上的投影部分重叠，第一电流阻挡沟槽结构150和第二电流阻挡沟槽结构160隔断原来短直的电流路径，并形成弯折的电流通道，从而延长器件开启状态下的电流路径，在器件横向尺寸较小的情况下获得较大的源漏击穿电压bv，有利于器件在高压下的应用。
34.为方便阐述，在下文中，定义第一电流阻挡沟槽结构150和第二电流阻挡沟槽结构160的“上端”为其远离硅衬底110的一端，“下端”为其靠近硅衬底110的一端。以上定义并非严格限定“上端”位于“下端”的上方。
35.可以理解，栅极结构140包括栅氧化层（图中未示出）以及多晶硅栅141。栅氧化层位于多晶硅栅141和硅掺杂层130之间。进一步地，栅极结构140还可以包括边墙142，边墙142设置在多晶硅栅141的两侧。
36.在其中一个示例中，ldmos器件10还包括场板170，场板170设置在硅掺杂层130的远离硅衬底110的一侧上，且位于源区133和漏区134之间。
37.场板170与第一电流阻挡沟槽结构150和第二电流阻挡沟槽结构160位置对应，通过设置第一电流阻挡沟槽结构150和第二电流阻挡沟槽结构160，延长了电流路径，相比传统的将漏端接触孔与多晶硅栅141之间的距离拉大的方式，能够缩小器件的横向尺寸，相应地，场板170的横向尺寸也可以缩小。
38.在图1和图2所示的具体示例中，ldmos器件10采用sbs结构，即在硅掺杂层130形成
两个源区133，并在两个源区133之间形成体接出注入区137。体接出注入区137的掺杂类型不同于源区133，例如，源区133为n型掺杂，体接出注入区137为p型掺杂。
39.在其中一个示例中，第一电流阻挡沟槽结构150至少有两个，第一电流阻挡沟槽结构150和第二电流阻挡沟槽结构160在横向上交替设置。进一步地，在其中一个示例中，第二电流阻挡沟槽结构160至少有两个，第一电流阻挡沟槽结构150至少有三个。进一步地，在其中一个示例中，横向上位于最外侧的均为第一电流阻挡沟槽结构150。
40.在图1所示的示例中，第二电流阻挡沟槽结构160的数量有一个，第一电流阻挡沟槽结构150的数量有两个，第一电流阻挡沟槽结构150和第二电流阻挡沟槽结构160在横向上交替设置。本示例中电流路径如图中箭头连线所示。
41.根据实际需要，可以适当增加电流阻挡沟槽结构的数量，来得到更高的源漏击穿电压。譬如，图2所示的示例中，第二电流阻挡沟槽结构160的数量有两个，第一电流阻挡沟槽结构150的数量有三个，第一电流阻挡沟槽结构150和第二电流阻挡沟槽结构160在横向上交替设置。本示例中电流路径如图中箭头连线所示。
42.第一电流阻挡沟槽结构150包括第一多晶硅主体151以及包覆第一多晶硅主体151的第一硅氧化层152。
43.第一电流阻挡沟槽结构150可通过在硅掺杂层130中形成第一填充槽，对第一填充槽的槽壁进行热氧化工艺，再在第一填充槽中填充多晶硅而形成。
44.在其中一个示例中，第一硅氧化层152的厚度为300
å
~1000
å
。
45.在其中一个示例中，第一电流阻挡沟槽结构150的横向宽度为0.25μm~0.5μm。
46.由于沟槽制作工艺，在图1和图2所示的示例中，第一电流阻挡沟槽结构150呈上端较宽、下端较窄的结构。
47.第一电流阻挡沟槽结构150的下端进入埋氧层120中，例如进入埋氧层120的深度在500
å
以上，避免电流从第一电流阻挡沟槽结构150的下端经过。
48.在其中一个示例中，第二电流阻挡沟槽结构160包括第二多晶硅主体161以及包覆第二多晶硅主体161的第二硅氧化层162。
49.第二电流阻挡沟槽结构160可通过在硅掺杂层130中形成第二填充槽，对第二填充槽的槽壁进行热氧化工艺，再在第二填充槽中填充多晶硅而形成。
50.在其中一个示例中，第二硅氧化层162的厚度为300
å
~1000
å
。
51.在其中一个示例中，第二电流阻挡沟槽结构160的横向宽度为0.25μm~0.5μm。
52.由于沟槽制作工艺，在图1和图2所示的示例中，第二电流阻挡沟槽结构160呈上端较宽、下端较窄的结构。
53.在其中一个示例中，第一电流阻挡沟槽结构150和第二电流阻挡沟槽结构160在横向上的投影的重叠部分的纵向尺寸为2~8μm。即第一电流阻挡沟槽结构150的上端和第二电流阻挡沟槽结构160的下端之间的纵向距离为2~8μm，具体例如为3μm、4μm、5μm、6μm、7μm等。
54.在其中一个示例中，soi衬底100还具有第一口袋注入区138。第一口袋注入区138围绕第一电流阻挡沟槽结构150的下端设置。第一口袋注入区138的掺杂类型与沟道区135相同，且离子注入剂量高于沟道区135。本示例中形成第一口袋注入区138能够提高第一电流阻挡沟槽结构150的隔绝能力，提高源漏击穿电压bv。
55.第一口袋注入区138可以在第一填充槽形成后，进行口袋注入而形成。
56.在其中一个示例中，第一口袋注入区138的掺杂类型为p型，例如可以采用bf2或in注入。
57.在其中一个示例中，第一口袋注入区138的离子注入剂量为1
×
10
14
cm-2
~5
×
10
15
cm-2
。
58.在其中一个示例中，soi衬底100还具有第二口袋注入区139。第二口袋注入区139围绕第二电流阻挡沟槽结构160的下端设置且位于漂移区136内。第二口袋注入区139的掺杂类型与漂移区136相同，且离子注入剂量高于漂移区136。本示例中形成第二口袋注入区139能够拓宽开启时沟道的宽度，降低源漏导通电阻rdson。
59.第二口袋注入区139可以在第二填充槽形成后，进行口袋注入而形成。
60.在其中一个示例中，第二口袋注入区139的掺杂类型为n型，例如可以采用p或as注入。
61.在其中一个示例中，第二口袋注入区139的离子注入剂量为1
×
10
14
cm-2
~5
×
10
15
cm-2
。
62.进一步地，本发明还提供一种上述任一示例的ldmos器件10的制作方法，包括以下步骤：步骤s1，提供soi衬底100，soi衬底100包括依次层叠设置的硅衬底110、埋氧层120以及体硅层131。
63.在soi衬底100中制作第一电流阻挡沟槽结构150。
64.步骤s2，在体硅层131的远离硅衬底110的一侧生长出外延层132。
65.步骤s3，在体硅层131和外延层132构成的复合层中制作第二电流阻挡沟槽结构160。
66.步骤s4，在复合层中注入离子，形成源区133、漏区134、沟道区135以及漂移区136，使沟道区135包围源区133，漂移区136包围漏区134，得到硅掺杂层130；第一电流阻挡沟槽结构150位于源区133和漏区134之间，自漂移区136内纵向延伸至埋氧层120中，第二电流阻挡沟槽结构160位于源区133和漏区134之间，自硅掺杂层130的远离硅衬底110的一侧纵向延伸至漂移区136内，第一电流阻挡沟槽结构150和第二电流阻挡沟槽结构160在横向上间隔设置，且在横向上的投影部分重叠；步骤s5，制作栅极结构140，使栅极结构140形成于硅掺杂层130的远离硅衬底110的一侧上，且位于源区133和漏区134之间。
67.上述ldmos器件10的制作方法设置第一电流阻挡沟槽结构150和第二电流阻挡沟槽结构160，第一电流阻挡沟槽结构150自漂移区136内纵向延伸至埋氧层120中，第二电流阻挡沟槽结构160自硅掺杂层130的远离硅衬底110的一侧纵向延伸至漂移区136内。第一电流阻挡沟槽结构150和第二电流阻挡沟槽结构160在横向上间隔设置，且在横向上的投影部分重叠，第一电流阻挡沟槽结构150和第二电流阻挡沟槽结构160隔断原来短直的电流路径，并形成弯折的电流通道，从而延长器件开启状态下的电流路径，在器件横向尺寸较小的情况下获得较大的源漏击穿电压bv，有利于器件在高压下的应用。
68.在其中一个示例中，制作第一电流阻挡沟槽结构150的步骤包括：在soi衬底100上制作第一填充槽，第一填充槽自体硅层131的远离硅衬底110的一侧纵向延伸至埋氧层120中；
对第一填充槽的槽壁进行热氧化工艺，形成第一硅氧化层152；形成第一硅氧化层152后，在第一填充槽中填充多晶硅，形成第一多晶硅主体151。
69.其中，第一填充槽可通过光刻、蚀刻等工艺制作。
70.在其中一个示例中，第一填充槽的深度为1.5μm~2μm。第一填充槽进入埋氧层120的深度在500
å
以上。
71.在第一填充槽中填充多晶硅后，可通过回刻工艺或研磨工艺，去除多余的多晶硅，使其上端与体硅层131齐平。
72.在其中一个示例中，在形成第一硅氧化层152之后，且在第一填充槽中填充多晶硅之前，制作方法还包括以下步骤：在第一填充槽中进行口袋注入，形成第一口袋注入区138，第一口袋注入区138围绕第一电流阻挡沟槽结构150靠近硅衬底110的一端设置。第一口袋注入区138的掺杂类型与沟道区135相同，且离子注入剂量高于沟道区135。
73.在其中一个示例中，制作第二电流阻挡沟槽结构160的步骤包括：制作第二填充槽，第二填充槽自外延层132的远离硅衬底110的一侧纵向延伸至体硅层131中；对第二填充槽的槽壁进行热氧化工艺，形成第二硅氧化层162；形成第二硅氧化层162后，在第二填充槽中填充多晶硅，形成第二多晶硅主体161。
74.其中，体硅层131的厚度例如可以为1~3μm。外延层132的厚度例如可以为1~3μm。
75.第二填充槽可通过光刻、蚀刻等工艺制作。
76.在其中一个示例中，第二填充槽的深度为1.5μm~2μm。
77.在第二填充槽中填充多晶硅后，可通过回刻工艺或研磨工艺，去除多余的多晶硅，使其上端与外延层132齐平。
78.在其中一个示例中，在形成第二硅氧化层162之后，且在第二填充槽中填充多晶硅之前，制作方法还包括以下步骤：在第二填充槽中进行口袋注入，形成第二口袋注入区139，第二口袋注入区139围绕第二电流阻挡沟槽结构160靠近硅衬底110的一端设置且位于漂移区136内。第二口袋注入区139的掺杂类型与漂移区136相同，且离子注入剂量高于漂移区136。
79.在其中一个示例中，制作方法还包括以下步骤：步骤s7，在硅掺杂层130的远离硅衬底110的一侧上制作场板170，场板170位于源区133和漏区134之间。
80.在其中一个示例中，制作方法还包括以下步骤：步骤s8，在漏区134上形成晶化层（图中未示出）。
81.在其中一个示例中，制作方法还包括以下步骤：步骤s9，制作覆盖栅极结构140、场板170和晶化层的介质层（图中未示出）。
82.在其中一个示例中，制作方法还包括以下步骤：步骤s10，在介质层中制作源极接触孔180以及漏极接触孔190。
83.在其中一个示例中，制作方法还包括以下步骤：步骤s11，在介质层上制作金属层（图中未示出）。
84.以图1所示的具体示例为例，其制作方法包括以下步骤：
步骤1，提供soi衬底100，soi衬底100包括依次层叠设置的硅衬底110、埋氧层120以及体硅层131。体硅层131的厚度为1.5μm。
85.步骤2，通过光刻、蚀刻等工艺，在soi衬底100上制作第一填充槽，第一填充槽自体硅层131的远离硅衬底110的一侧纵向延伸至埋氧层120中。第一填充槽的深度为2μm，进入埋氧层120的深度为5000
å
。第一填充槽的数量为两个。
86.步骤3，对第一填充槽的槽壁进行热氧化工艺，形成厚度为300
å
的第一硅氧化层152。
87.步骤4，在第一填充槽中进行口袋注入p型离子in，形成第一口袋注入区138，第一口袋注入区138围绕第一电流阻挡沟槽结构150靠近硅衬底110的一端设置。第一口袋注入区138的离子注入剂量为1
×
10
15
cm-2
。
88.步骤5，在第一填充槽中填充多晶硅，形成两个第一电流阻挡沟槽结构150。
89.步骤6，通过回刻工艺或化学机械研磨工艺（cmp），去除多余的多晶硅，使其上端与体硅层131齐平。
90.步骤7，在体硅层131的远离硅衬底110的一侧生长出外延层132，外延层132的厚度为1μm。
91.步骤8，通过光刻、蚀刻等工艺，制作一个第二填充槽，第二填充槽自外延层132的远离硅衬底110的一侧纵向延伸至体硅层131中，并且在横向上位于两个第一电流阻挡沟槽结构150之间。第一填充槽的深度为2μm。
92.步骤9，对第二填充槽的槽壁进行热氧化工艺，形成厚度为300
å
的第二硅氧化层162。
93.步骤10，在第二填充槽中进行口袋注入n型离子as，形成第二口袋注入区139，第二口袋注入区139围绕第二电流阻挡沟槽结构160靠近硅衬底110的一端设置且位于漂移区136内。第二口袋注入区139的离子注入剂量为2
×
10
15
cm-2
。
94.步骤11，在第一填充槽中填充多晶硅，形成第二电流阻挡沟槽结构160。
95.步骤12，通过回刻工艺或研磨工艺，去除多余的多晶硅，使其上端与外延层132齐平。
96.步骤13，在体硅层131和外延层132构成的复合层中注入离子，形成源区133、漏区134、沟道区135以及漂移区136，使所述沟道区135包围所述源区133，所述漂移区136包围所述漏区134，得到硅掺杂层130。
97.步骤14，在硅掺杂层130的远离硅衬底110的一侧上制作栅极结构140，包括栅氧化层、边墙142以及多晶硅栅141。
98.步骤15，在硅掺杂层130的远离硅衬底110的一侧上制作场板170，场板170位于源区133和漏区134之间。
99.步骤16，在漏区134上形成晶化层。
100.步骤17，制作覆盖栅极结构140、场板170和晶化层的介质层。
101.步骤18，在介质层中制作源极接触孔180以及漏极接触孔190。
102.步骤19，在介质层上制作金属层。
103.图3示出了一种传统ldmos器件的光罩版图10。其中，区域21对应源极接触孔的区域，区域22对应漏极接触孔的区域，区域23对应多晶硅栅的区域，区域24对应场板的区域，
区域25对应晶化层的区域。在90nm~0.18
µ
m工艺节点下，漏端接触孔与多晶硅栅之间的距离l1为2.1
µ
m。
104.图4示出了一种图1所示的具体示例的ldmos器件10的光罩版图20。其中，区域31对应源极接触孔180的区域，区域32对应漏极接触孔190的区域，区域33对应多晶硅栅141的区域，区域34对应场板170的区域，区域35对应晶化层的区域，区域361和区域362对应两个第一电流阻挡沟槽结构150的区域，区域37对应第二电流阻挡沟槽结构160的区域。
105.在90nm~0.18
µ
m工艺节点下，参考尺寸如下：漏端接触孔与多晶硅栅之间的距离l2为1.1
µ
m；第一电流阻挡沟槽结构150的宽度l3为0.2
µ
m；第一电流阻挡沟槽结构150和第二电流阻挡沟槽结构160之间的距离l4为0.15
µ
m；第二电流阻挡沟槽结构160的宽度l5为0.2
µ
m。
106.在第一电流阻挡沟槽结构150和第二电流阻挡沟槽结构160在横向上的投影的重叠部分的纵向尺寸为0.6um的情况下，根据理论分析，l2为1.1
µ
m完全可以达到l1为2.1
µ
m情况下的相同源漏击穿电压bv的性能。
107.以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
108.以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。