三维存储器及其制备方法、存储系统与流程

文档序号:31368409发布日期:2022-08-31 17:27阅读:来源:国知局

技术特征:
1.一种三维存储器的制备方法,其特征在于,所述制备方法包括:在衬底上形成叠层结构,所述叠层结构包括交替叠置的栅极牺牲层和绝缘层;去除所述栅极牺牲层以形成牺牲间隙;以及采用压应力复合金属层填充所述牺牲间隙以形成栅极导体层,其中,所述压应力复合金属层依次包括第一金属层和第二金属层。2.根据权利要求1所述的制备方法,其特征在于,所述第一金属层包括α型晶格结构;以及所述第二金属层包括α型晶格结构和β型晶格结构。3.根据权利要求2所述的制备方法,其特征在于,所述α型晶格结构包括体心立方晶格结构。4.根据权利要求1所述的制备方法,其特征在于,所述方法包括:由钼制备所述第一金属层;以及由钨制备所述第二金属层。5.根据权利要求1所述的制备方法,其特征在于,所述第一金属层的电阻率小于所述第二金属层的电阻率。6.根据权利要求5所述的制备方法,其特征在于,将所述压应力复合金属层的电阻率设置为随所述压应力复合金属层中所述第二金属层的厚度减少而减少;将所述第二金属层的电阻率范围设置为200μω
·
cm至450μω
·
cm;以及将所述压应力复合金属层的电阻率范围设置为10μω
·
cm至20μω
·
cm。7.根据权利要求1至6中任一项所述的制备方法,其特征在于,所述三维存储器包括沿垂直于所述衬底的方向,至少穿过所述叠层结构的栅线缝隙,去除所述栅极牺牲层以形成牺牲间隙的步骤包括经由所述栅线缝隙去除所述栅极牺牲层,以形成所述牺牲间隙,其中采用压应力复合金属层填充所述牺牲间隙的步骤包括:经由所述栅线缝隙,通过化学气相沉积工艺或原子层沉积工艺依次形成所述第一金属层和所述第二金属层。8.根据权利要求7所述的制备方法,其特征在于,所述栅线缝隙延伸至所述衬底内,在采用压应力复合金属层填充所述牺牲间隙之后,所述制备方法还包括:采用介质填充层填充所述栅线缝隙,以形成栅线缝隙结构;或者在所述栅线缝隙中形成绝缘隔离结构和阵列公共源极结构。9.一种三维存储器,其特征在于,包括:半导体层;以及堆叠结构,设置在所述半导体层上,所述堆叠结构包括交替叠置的栅极导体层和绝缘层,其中所述栅极导体层包括压应力复合金属层,所述压应力复合金属层依次包括第一金属层和第二金属层。10.根据权利要求9所述的三维存储器,其特征在于,所述第一金属层包括α型晶格结构;以及所述第二金属层包括α型晶格结构和β型晶格结构。11.根据权利要求10所述的三维存储器,其特征在于,所述α型晶格结构包括体心立方
晶格结构。12.根据权利要求9所述的三维存储器,其特征在于,所述第一金属层包括钼,所述第二金属层包括钨。13.根据权利要求9所述的三维存储器,其特征在于,所述第一金属层的厚度的范围为1nm至10nm。14.根据权利要求9所述的三维存储器,其特征在于,所述第一金属层的电阻率小于所述第二金属层的电阻率。15.根据权利要求14所述的三维存储器,其特征在于,所述压应力复合金属层的电阻率随所述压应力复合金属层中所述第二金属层的厚度减少而减少;所述第二金属层的电阻率范围为200μω
·
cm至450μω
·
cm;以及所述压应力复合金属层的电阻率范围为10μω
·
cm至20μω
·
cm。16.根据权利要求9至15中任一项所述的三维存储器,其特征在于,所述三维存储器还包括位于所述绝缘层与所述第一金属层之间的粘连层。17.根据权利要求16所述的三维存储器,其特征在于,所述三维存储器还包括位于所述绝缘层与所述粘连层之间的高介电常数阻隔层。18.根据权利要求9所述的三维存储器,其特征在于,所述三维存储器还包括栅线缝隙结构,所述栅线缝隙结构沿垂直于所述半导体层的方向,至少穿过所述堆叠结构,所述栅线缝隙结构包括栅线缝隙和填充所述栅线缝隙的介质填充层;或者所述三维存储器还包括栅线缝隙,所述栅线缝隙沿垂直于所述半导体层的方向,至少穿过所述堆叠结构,所述栅线缝隙中形成有绝缘隔离结构和阵列公共源极结构。19.一种存储系统,其特征在于,所述存储系统包括控制器及权利要求9至18中任一项所述的三维存储器,所述控制器耦合至所述三维存储器,且用于控制所述存储器存储数据。20.根据权利要求19所述的存储系统,其特征在于,所述三维存储器包括三维nand存储器和三维nor存储器中的至少一种。

技术总结
本申请提供一种三维存储器及其制备方法、存储系统。三维存储器的制备方法包括:在衬底上形成叠层结构,叠层结构包括交替叠置的栅极牺牲层和绝缘层;去除栅极牺牲层以形成牺牲间隙;采用压应力复合金属层填充牺牲间隙以形成栅极导体层,其中压应力复合金属层依次包括第一金属层和第二金属层。通过上述方法,采用压应力复合金属层形成的栅极导体层具有小数值的薄膜压应力以及优良的导电性能,因而可减小堆叠结构的应力形变,改善晶圆翘曲问题,并提高三维存储器的处理效率。高三维存储器的处理效率。高三维存储器的处理效率。


技术研发人员:谢炜 王迪 周文犀
受保护的技术使用者:长江存储科技有限责任公司
技术研发日:2022.05.17
技术公布日:2022/8/30
当前第2页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1