一种低Cgd和Rsp的N沟道SGTMOSFET结构及其制造方法与流程

一种低cgd和rsp的n沟道sgt mosfet结构及其制造方法
技术领域
1.本发明属于半导体技术领域，特别是涉及一种低cgd和rsp的n沟道sgtmosfet结构及其制造方法。


背景技术：

2.sgt(shielded gate transistor，屏蔽栅极沟槽)mosfet是一种新型的功率半导体器件。sgt工艺比普通沟槽更简单，开关损耗更小。此外，sgt比普通沟槽工艺深3-5倍，可以使用更多的外延体积来阻挡电压，这也使得sgt的内阻比普通mosfet低2倍以上。
3.常规sgt mosfet跟传统沟槽mosfet相比，新增的源多晶硅5带来了电荷耦合效应，在原来垂直耗尽的基础上增加了水平耗尽，使得器件耐压得到了极大的提升。另外，因为减少了栅电极和漏电极之间的交叠面积从而降低了栅漏电容 c
gd
。
4.常规sgt mosfet结构如图1所示，常规sgt结构背面金属层1上布设n+半导体衬底，n+半导体衬底如硅衬底2的表面上形成n-外延层3，沟槽形成于n
‑ꢀ
外延层3中，栅极结构形成在沟槽中，包括场氧4、源多晶硅5、ipo氧化层6、栅多晶硅7、介质层8和栅氧12；p-阱区11形成于n-外延层3的表面区域中， p-阱区11底部的n-外延层3做为漂移区；n+源区10形成在p-阱区11的表面。
5.sgt mosfet结构因其栅极结构形成于沟槽中，有效地降低了传输电容，因此拥有更低的比导通电阻(rsp)、更小的导通和开关损耗、更高的工作频率。其中，比导通电阻(rsp)＝晶圆面积乘以晶圆的导通电阻，较低的比导通电阻(rsp) 值对应于sgt mosfet结构较快开关。正是在这一前提下，提出了本发明。


技术实现要素：

6.本发明在此的目的在于提供一种低cgd和rsp的n沟道sgt mosfet结构，该结构在确保降低比导通电阻rsp的前提下，降低栅漏电容cgd。
7.为此，本发明提供的低cgd和rsp的n沟道sgt mosfet结构在总槽深不变的情况下，增加栅多晶硅所占深度，减少源多晶硅所占深度，拓宽电子导通通道从而降低器件比电阻rsp；再引入厚度呈阶梯式变化的栅氧来降低因增加栅多晶硅所占深度，减少源多晶硅所占深度所带来的弥勒电容cgd增大的负面影响。
8.在一些实施方式中，本发明提供的sgt结构中的栅氧经以下步骤制得：
9.步骤一：将用于形成ipo氧化层的淀积物回刻至第一指定深度，该第一指定深度包括ipo氧化层所占槽深和栅氧的第一段所占槽深；
10.步骤二：淀积掩蔽物，该掩蔽物具有抗氧化能力，用于防止氧气透过与衬底发生反应；
11.步骤三：利用掩膜覆盖一定厚度的侧壁掩蔽物后进行蚀刻，在沟槽内侧壁形成一定厚度的掩蔽层；
12.步骤四：腐蚀所述淀积物至第二指定深度形成ipo氧化层；
13.步骤五：氧化，对沟槽进行氧化，使沟槽侧壁形成第一段栅氧；
14.步骤六：去除所述掩蔽层，使被所述掩蔽层掩蔽的沟槽内侧壁裸露；
15.步骤七：氧化，对沟槽进行氧化使被所述掩蔽层掩蔽的沟槽内侧形成第二段栅氧；
16.所述第一段栅氧和所述第二段栅氧呈阶梯式变化。
17.本发明在此的另一方面提供了一种制造低cgd和rsp的n沟道sgt mosfet 结构的方法，该方法包括以下步骤：
18.步骤一：提供一衬底，在衬底上生长外延，然后在外延中刻蚀沟槽，于所述沟槽中氧化形成场氧；
19.步骤二：于所述场氧内形成源多晶硅；
20.步骤三：于所述源多晶硅上淀积用于形成ipo氧化层的淀积物；
21.步骤四：将所述步骤三中的淀积物回刻至第一指定深度，该第一指定深度包括ipo氧化层所占槽深和栅氧的第一段所占槽深；
22.步骤五：淀积掩蔽物，该掩蔽物具有抗氧化能力，用于防止氧气透过与衬底发生反应；
23.步骤六：利用掩膜覆盖一定厚度的侧壁掩蔽物后进行蚀刻，在所述沟槽的内侧壁形成一定厚度的掩蔽层；
24.步骤七：腐蚀所述淀积物至第二指定深度形成ipo氧化层；
25.步骤八：氧化，对所述沟槽进行氧化，在其侧壁形成第一段栅氧；
26.步骤九：去除所述掩蔽层，使被所述掩蔽层掩蔽的沟槽内侧壁裸露；
27.步骤十：氧化，对所述沟槽进行氧化使被所述掩蔽层掩蔽的沟槽内侧壁上形成第二段栅氧，所述第一段栅氧和所述第二段栅氧构成呈阶梯式变化的栅氧；
28.步骤十一：于所述栅氧内形成所占深度大于所述源多晶硅的栅多晶硅；
29.后续按照sgt制造工艺形成介质层、正面金属层、n+源区和p-阱区，得到低cgd和rsp的n沟道sgt mosfet结构。
30.采用本发明的技术方案，达到的技术效果至少为：本发明提供的sgt结构在现有sgt mosfet结构总槽深度不变的情况下，减少源多晶硅所占的深度，增大栅多晶硅所占的深度，拓宽了n型sgt mosfet器件的电子导通通道，达到了降低器件比导通电阻r
sp
的目的；栅氧设计为阶梯式，通过增加栅电极和漏电极之间的栅氧厚度，从而降低栅漏电容c
gd
。
附图说明
31.此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：
32.图1为本发明记载的现有常规sgt mosfet的结构示意图；
33.图2为本发明提供的sgt mosfet的结构示意图；
34.图3-图10为本发明提供的制造方法的分步示意图；
35.图11为本发明记载的sgt mosfet器件原胞仿真示意图；
36.附图中：1-背面金属层，2-n+衬底，3-n-外延，4-场氧，5-源多晶硅，6-ipo 氧化层，
7-栅多晶硅，8-介质层，9-正面金属层，10-n+源区，11-p-阱区，12
‑ꢀ
栅氧，13-掩蔽层。
具体实施方式
37.现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得发明将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。
38.本发明提供的sgt mosfet结构在确保降低比导通电阻r
sp
的前提下，降低了栅漏电容c
gd
。该sgt mosfet结构被图2、10示例性的示出，被配置包括背面金属层1、n+衬底2、n-外延3、场氧4、源多晶硅5、ipo氧化层6、栅多晶硅7、介质层8、正面金属层9、n+源区10、p-阱区11和栅氧12；其中背面金属层1 上布设n+半导体衬底，n+半导体衬底如硅衬底2的表面上形成n-外延层3，沟槽形成于n-外延层3中，栅极结构形成在沟槽中，包括场氧4、源多晶硅5、ipo 氧化层6、栅多晶硅7、介质层8和栅氧12；p-阱区11形成于n-外延层3的表面区域中，p-阱区11底部的n-外延层3做为漂移区；n+源区10形成在p-阱区 11的表面。其中，在总槽深度不变的情况下，源多晶硅5所占深度小于栅多晶硅7所占深度，沟槽内的栅氧12厚度呈阶梯式变化；栅氧12包括厚度不同的第一段栅氧和第二段栅氧，厚度厚的一段为厚栅氧，另一段则为薄栅氧。
39.本发明提供的sgt mosfet结构栅氧厚度增加而降低栅漏电容cgd的原理：平行板电容器的电容c计算公式：c＝εs/4πkd，其中ε为介电常数，s为平行板正对面积，d为极板间的距离，k为静电力常量，π为圆周率。本结构增加了栅漏之间的栅氧厚度d,根据上面电容公式可知，降低了栅漏电容cgd。
40.本发明提供的sgt mosfet结构拓宽电子导通通道降低比导通电阻的原理: 如图11所示，为sgt mosfet器件原胞仿真图，在器件pn结反向击穿时，电流如图中线条所示，会绕过因电荷耦合导致的源多晶硅四周电荷耗尽层，本技术方案将电荷耦合导致的电荷耗尽层从横向或纵向尺寸进行降低，就可以拓宽电子导通通道。本结构就是将耗尽层从纵向进行降低(通过降低源多晶硅所在槽深)。
41.本公开中，栅氧12经以下步骤制得：
42.步骤一：将用于形成ipo氧化层6的淀积物回刻至第一指定深度，该第一指定深度包括ipo氧化层6厚度和第一段栅氧所占槽深，如图3所示；
43.步骤二：淀积用于防止氧气透过与衬底中硅发生反应的掩蔽物，掩蔽物淀积的厚度需填满沟槽，如图4所示，以确保蚀刻的硬掩膜消耗量，避免了因掩蔽物淀积量不足而无法形成有效的掩蔽层导致对衬底的过度氧化，无法形成有效的栅氧；此处掩蔽物可以采用任何一种能够阻止氧穿透的材料淀积而成，如氮化硅淀积，温度700℃～800℃，氧气无法穿透氮化硅与硅反应而实现对沟槽内侧壁的掩蔽。
44.步骤三：利用掩膜覆盖一定厚度的侧壁掩蔽物后进行蚀刻，在沟槽内侧壁形成一定厚度的掩蔽层13，如图5所示；该掩蔽层13以防止氧化过程中氧透过与衬底硅发生反应，该掩蔽层13同时实现了定位作用，以确定第二段栅氧的位置，且作为第一段栅氧和第二段栅氧的分段点，实现了第一段栅氧和第二段栅氧的分段定位；当采用氮化硅做为掩蔽物时，运用光刻胶做为掩膜，覆盖一定厚度的侧壁氮化硅后进行氮化硅干法刻蚀。
45.步骤四：腐蚀淀积物至第二指定深度形成ipo氧化层6，如图6所示，在掩蔽层和ipo
氧化层6之间形成用于第一段栅氧形成的深度，该深度根据设计确定，如0.3um～0.6um；此处利用湿法腐蚀方式、干法腐蚀方法或其它腐蚀方式对淀积物进行腐蚀形成ipo氧化层6。
46.步骤五：氧化，对沟槽进行氧化，在步骤四中所形成的深度处的沟槽侧壁形成第一段栅氧，如图7所示；该第一段栅氧的厚度根据仿真结果确定，氧化厚度为厚栅氧与薄栅氧之差，一般等于薄栅氧厚度；氧化温度温度1000℃～1150℃。
47.步骤六：去除掩蔽层13，使被掩蔽层13掩蔽的沟槽内侧壁裸露，如图8所述；因掩蔽层13防止了氧气透过，无法进行氧化，为便于后续氧化在此位置形成第二段栅氧，需将掩蔽层13去除使沟槽内壁裸露以后续氧化形成第二段栅氧；当采用氮化硅作为掩蔽物使，利用湿法腐蚀对其进行腐蚀去除，腐蚀条件为采用 160℃热磷酸进行湿法腐蚀。
48.步骤七：氧化，对沟槽进行氧化使被掩蔽层13掩蔽的沟槽内侧形成第二段栅氧，如图9所示；氧化温度1000℃～1150℃，该第二段栅氧的厚度根据仿真结果确定，如氧化厚度为
49.本公开中所指厚度为水平方向所形成的结构，深度为上下方向所形成的结构。
50.结合图3-图10，本公开的cgd和rsp的sgt结构利用以下所公开的制造方法制造，具体包括以下步骤：
51.步骤一：在n+衬底2上形成的n-外延3中形成沟槽，于沟槽中氧化形成场氧4；
52.步骤二：于场氧4内形成源多晶硅5；
53.步骤三：于源多晶硅5上淀积用于形成ipo氧化层6的淀积物；
54.后按照上述制造栅氧12的步骤形成呈阶梯使结构的栅氧12后于栅氧12内形成所占深度大于源多晶硅5的栅多晶硅7；后续按照常规sgt制造工艺形成介质层、正面金属层、n+源区和p-阱区，得到低cgd和rsp的n沟道sgt mosfet 结构，如图10所示。
55.本公开除以上所记载的步骤制造方法制造直到ipo氧化层6回刻时之前，也可以是按照常规sgt制造工艺进行直到ipo氧化层6回刻时之前的制造工艺。
56.本发明在常规sgt mosfet结构基础上做改进，提供了一种低cgd和rsp的 n沟道sgt mosfet结构，该结构通过减少源多晶硅5所占的深度，增大栅多晶硅7所占的深度，从而拓宽了n型sgt mosfet器件的电子导通通道，达到降低器件比导通电阻r
sp
的目的；由于减少源多晶硅5所占的深度，增大栅多晶硅7 所占的深度的同时增加了栅电极和漏电极之间的交叠面积，从而使得栅漏电容 c
gd
增大。为此，本发明的的sgt结构将栅氧12厚度设计为呈阶梯式变化，通过增加栅电极和漏电极之间的栅氧12厚度，从而降低栅漏电容c
gd
，而其他参数如器件耐压、阈值、比导通电阻均变化不大。因此，本发明提供的sgt结构，在确保降低比导通电阻r
sp
的前提下，降低栅漏电容c
gd
。
57.本公开已由上述相关实施例加以描述，然而上述实施例仅为实施本公开的范例。必需指出的是，已揭露的实施例并未限制本公开的范围。相反，在不脱离本公开的精神和范围内所作的变动与润饰，均属本公开的专利保护范围。