半导体结构及其制作方法与流程

1.本公开实施例涉及半导体领域，特别涉及一种半导体结构及其制作方法。


背景技术：

2.随着对半导体器件高性能和低成本的需求的增加，对半导体器件的集成密度也提出了更高的要求。
3.3d动态随机存取存储器(3d dynamic random access memory，3d dram)结构将存储单元(cell)堆叠至逻辑单元上方，以实现在单位晶圆面积上产出上更多的产量，相较于普通的平面dram结构，3d dram结构可以有效降低dram的单位成本。
4.然而，离子掺杂工艺是影响制作的3d dram器件刷新时间至关重要的工艺步骤，由于3d dram为堆叠形成的器件结构，会导致离子掺杂工艺的掺杂控制能力减弱，进而导致半导体结构中掺杂离子的浓度分布不均匀等问题。


技术实现要素：

5.本公开实施例提供一种半导体结构及其制作方法，至少可以提高对堆叠器件的掺杂控制能力。
6.本公开实施例提供一种半导体结构的制作方法，包括：提供衬底，衬底包括相邻设置的字线区、位线区和电容区，其中，位线区和电容区位于字线区的相对两侧；形成覆盖衬底表面的第一堆叠结构，第一堆叠结构包括位于衬底表面的第一牺牲层和位于第一牺牲层表面的第一半导体层；形成覆盖第一堆叠结构表面的第二堆叠结构，第二堆叠结构包括位于第一堆叠结构表面的第二牺牲层和位于第二牺牲层表面的第二半导体层；对第一半导体层和第二半导体层进行离子注入，其中，对第一半导体层进行离子注入的能量大于对第二半导体层进行离子注入的能量，以保持位于位线区和电容区的第一半导体层内掺杂离子的浓度处于预设浓度范围，且位于位线区和电容区的第二半导体层内掺杂离子的浓度处于预设浓度范围。
7.在一些实施例中，对第一半导体层和第二半导体层进行离子注入，包括：形成掩膜层，掩膜层位于字线区中第二半导体层的表面；在垂直衬底的方向，以第一能量对第一半导体层进行离子注入；改变离子注入的能量至第二能量，以第二能量对第二半导体层进行离子注入；其中，第一能量的大小大于第二能量的大小。
8.在一些实施例中，对第一半导体层和第二半导体层进行离子注入，包括：形成掩膜层，掩膜层位于字线区中第二半导体层的表面；在垂直衬底的方向，以第一能量对第一半导体层进行离子注入；在垂直衬底的方向，以第二能量对第二半导体层进行离子注入；其中，第一能量的大小大于第二能量的大小。
9.在一些实施例中，对第一半导体层和第二半导体层进行离子注入，包括：形成第一掩膜层，第一掩膜层位于字线区和电容区中第二半导体层的表面；在垂直衬底的方向，以第一能量对第一半导体层进行第一离子注入，以第二能量对第二半导体层进行第一离子注
入；去除第一掩膜层并形成第二掩膜层，第二掩膜层位于字线区和位线区中第二半导体层的表面；在垂直衬底的方向，以第一能量对第一半导体层进行第二离子注入，以第二能量对第二半导体层进行第二离子注入，并去除第二掩膜层；其中，进行第一离子注入和进行第二离子注入的掺杂离子种类不同。
10.在一些实施例中，离子注入的深度y与离子注入的能量x之间的关系为y＝-0.0001x2+1.0647x+131.19，其中，离子注入的能量x的单位为kev，离子注入的深度y的单位为nm，离子注入的能量x范围为2kev～3000kev。
11.在一些实施例中，预设浓度范围为1e
15
cm-2
～1e
18
cm-2
。
12.在一些实施例中，在形成第二堆叠结构之后，且在形成掩膜层之前，还包括：形成屏蔽层，屏蔽层覆盖第二堆叠结构的表面。
13.在一些实施例中，在形成第二堆叠结构之后，还包括：于第二堆叠结构表面形成交替层叠的第三牺牲层和第三半导体层，且第三半导体层的层数大于等于1；对第一半导体层和第二半导体层进行离子注入，还包括：对第三半导体层进行离子注入；其中，对第三半导体层进行离子注入的能量小于对第二半导体层进行离子注入的能量，以保持位于位线区和电容区的第三半导体层内掺杂离子的浓度处于预设浓度范围。
14.在一些实施例中，形成第一半导体层的材料、形成第二半导体层的材料和形成第三半导体层的材料相同。
15.在一些实施例中，基于第一半导体层、第二半导体层和第三半导体层的层数之和，进行相应次数的离子注入。
16.在一些实施例中，离子注入的掺杂离子包括：磷离子、砷离子、锑离子、硼离子、铟离子或者氟化硼离子的其中一者。
17.本公开实施例还提供一种半导体结构，采用上述实施例中提供的半导体结构的制作方法，包括：衬底，衬底包括相邻设置的字线区、位线区和电容区，其中，位线区和电容区位于字线区的相对两侧；第一堆叠结构，位于衬底表面，第一堆叠结构包括位于衬底表面的第一牺牲层和位于第一牺牲层表面的第一半导体层；第二堆叠结构，位于第一堆叠结构表面，第二堆叠结构包括位于第一堆叠结构表面的第二牺牲层和位于第二牺牲层表面的第二半导体层；其中，位于位线区和电容区的第一半导体层内掺杂离子的浓度处于预设浓度范围，且位于位线区和电容区的第二半导体层内掺杂离子的浓度处于预设浓度范围。
18.在一些实施例中，半导体结构还包括屏蔽层，屏蔽层覆盖第二堆叠结构的表面。
19.在一些实施例中，在所述第二堆叠结构的表面，还包括：依次交替层叠的第三牺牲层和第三半导体层，且第三半导体层的层数大于等于1，且位于位线区和电容区的第三半导体层内掺杂离子的浓度处于预设范围。
20.在一些实施例中，预设浓度范围为1e
15
cm-2
～1e
18
cm-2
。
21.本公开实施例提供的技术方案至少具有以下优点：通过采用不同的能量对堆叠结构中的第一半导体层和第二半导体层进行离子注入，其中，对第一半导体层进行离子注入的能量大于对第二半导体层进行离子注入的能量，以保持位于位线区和电容区的第一半导体层内掺杂离子的浓度处于预设浓度范围，且位于位线区和电容区的第二半导体层内掺杂离子的浓度处于预设浓度范围，以提高对堆叠器件的掺杂控制能力。
附图说明
22.一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，除非有特别申明，附图中的图不构成比例限制；为了更清楚地说明本公开实施例或传统技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
23.图1至图11为本公开一实施例提供的半导体结构的制作方法各个步骤对应的结构示意图；
24.图12为本公开实施例提供的离子注入能量与深度关系的曲线图；
25.图13至图14为本公开一实施例提供的另一种半导体结构的制作方法各个步骤对应的结构示意图；
26.图15为本公开实施例提供的半导体结构示意图。
具体实施方式
27.由背景技术可知，半导体结构制作过程中，对堆叠器件进行掺杂工艺时，存在掺杂控制能力较弱的问题，进而导致半导体结构中掺杂离子的浓度分布不均匀。
28.分析发现，导致上述问题的原因包括：由于半导体器件中内部结构的堆叠设置，使得半导体器件的内部结构变得复杂，例如半导体器件中设置有三层依次堆叠的硅/锗硅/硅结构时，位于第一层的硅和位于第三层的硅中间间隔有锗硅，从而导致在离子注入过程中，由于锗硅的存在掺杂离子不能均匀的注入到第一层的硅和第三层的硅之中，导致第一层的硅和第三层的硅中掺杂离子的浓度不能均匀分布，进而使得半导体器件的可靠性受影响，降低半导体器件的使用性能。
29.本公开一实施例提供一种半导体结构及其制作方法，以提高对堆叠器件的掺杂控制能力。
30.下面将结合附图对本公开的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本公开各实施例中，为了使读者更好地理解本公开而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本公开所要求保护的技术方案。
31.图1至图11为本实施例提供的半导体结构的制作方法对应的各个步骤的结构示意图，图12为本公开实施例提供的离子注入能量与深度关系的曲线图，图13至图14为本公开一实施例提供的另一种半导体结构的制作方法各个步骤对应的结构示意图，以下将结合附图对本实施例提供的半导体结构的制作方法进行详细说明，具体如下：
32.参考图1至图11以及图13至图14，半导体结构的制作方法，包括：
33.参考图1，提供衬底100，衬底100包括相邻设置的字线区101、位线区102和电容区103，其中，位线区102和电容区103位于字线区101的相对两侧。
34.对于衬底100，衬底100为半导体材料，半导体材料包括但不限于硅衬底、锗衬底、锗硅衬底或碳化硅衬底的其中一者。
35.对于字线区101，字线区101用于形成栅极结构，栅极结构中的电压信号能够控制相应晶体管的打开或关闭。
36.在一些实施例中，栅极结构可以包括栅极导电层和栅极保护层，栅极导电层用于传输信号，栅极保护层用于保护栅极导电层，从而在半导体结构受到应力作用的时候降低栅极导电层上受到的应力作用。在一些实施例中，栅极导电层的材料可以是钨等金属材料，栅极保护层的材料可以是氮化硅等绝缘材料。
37.对于位线区102，位线区102用于形成位线结构，位线结构用于读取存储在电容器中的数据信息或者将数据信息写入到电容器中进行存储。
38.在一些实施例中，形成位线结构的材料可以为单金属、金属化合物或者合金。其中，单金属可以为铜、铝、钨、金或者银等；金属化合物可以为氮化钽或者氮化钛；合金可以为铜、铝、钨、金或者银中至少2者构成的合金材料。此外，位线结构的材料还可以为镍、钴或者铂中的至少一种。
39.对于电容区103，电容区103用于形成电容器结构，电容器结构用于储存数据信息。
40.参考图2，形成覆盖衬底100表面的第一堆叠结构110，第一堆叠结构110包括位于衬底100表面的第一牺牲层111和位于第一牺牲层111表面的第一半导体层112。
41.对于第一牺牲层111，形成第一牺牲层111的材料可以是硅、锗、锗化硅、碳化硅和砷化镓中的其中一者。
42.对于第一半导体层112，形成第一半导体层112的材料包括单晶硅、多晶硅或非晶结构的硅或硅锗的其中一者。在一些实施例中，形成第一半导体层111的材料可以与衬底100的材料相同；在另一些实施例中，形成第一半导体层112的材料与衬底100的材料可以不同。
43.在一些实施例中，形成第一牺牲层111和第一半导体层112的工艺可以是沉积工艺，沉积工艺可以采用化学气相沉积工艺、物理气相沉积工艺或者原子层沉积工艺等。在另一些实施例中，形成第一牺牲层111和第一半导体层112的工艺可以是外延生长工艺，外延生长工艺可以是分子束外延生长工艺、常压及减压外延生长工艺或者超高真空化学气相沉积工艺等。
44.参考图3，形成覆盖第一堆叠结构110表面的第二堆叠结构120，第二堆叠结构120包括位于第一堆叠结构110表面的第二牺牲层121和位于第二牺牲层121表面的第二半导体层122。
45.对于第二牺牲层121，形成第二牺牲层121的材料包括硅、锗、锗化硅、碳化硅和砷化镓中的其中一者。在一些实施例中，形成第二牺牲层121的材料可以与形成第一牺牲层111的材料相同；在另一些实施例中，形成第二牺牲层121的材料与形成第一牺牲层111的材料可以不同。
46.对于第二半导体层122，形成第二半导体层122的材料包括单晶硅、多晶硅或非晶结构的硅或硅锗的其中一者。在一些实施例中，形成第二半导体层122的材料可以与形成第一半导体层112的材料相同；在另一些实施例中，形成第二半导体层122的材料与形成第一半导体层112的材料可以不同。
47.在一些实施例中，形成第二牺牲层121和第二半导体层122的工艺可以是沉积工艺，沉积工艺可以采用化学气相沉积工艺、物理气相沉积工艺或者原子层沉积工艺等。在另一些实施例中，形成第二牺牲层121和第二半导体层122的工艺可以是外延生长工艺，外延生长工艺可以是分子束外延生长工艺、常压及减压外延生长工艺或者超高真空化学气相沉
积工艺等。
48.对第一半导体层112和第二半导体层122进行离子注入，其中，对第一半导体层112进行离子注入的能量大于对第二半导体层122进行离子注入的能量，以保持位于位线区102和电容区103的第一半导体层112内掺杂离子的浓度处于预设浓度范围，且位于位线区102和电容区103的第二半导体层122内掺杂离子的浓度处于预设浓度范围。
49.在本实施例中，预设浓度范围可以是1e
15
cm-2
～1e
18
cm-2
，具体可以是1e
15
cm-2
、1e
17
cm-2
或者1e
18
cm-2
。基于不同计量的掺杂离子进行离子注入，可以在离子注入过程中对半导体结构的某一区域实现均匀的轻掺杂或者重掺杂。
50.具体地，参考图4，在一些实施例中，对第一半导体层112和第二半导体层122进行离子注入的方法，包括：形成掩膜层200，掩膜层200位于字线区101中第二半导体层122的表面；在垂直衬底100的方向，以第一能量对第一半导体层112进行离子注入；改变离子注入的能量至第二能量，以第二能量对第二半导体层122进行离子注入；其中，第一能量的大小大于第二能量的大小。也就是说，在进行离子注入的过程中，先使用第一能量进行离子注入，以针对靠近衬底100的第一半导体层112进行离子注入，使第一半导体层112内的掺杂离子浓度达到预设浓度范围；然后减小离子注入的能量，以第二能量进行离子注入，以针对位于远离衬底100的第二半导体层122进行离子注入，使第二半导体层122内的掺杂离子浓度达到预设浓度范围。通过使用较大的第一能量对第一半导体层112进行离子注入，使掺杂离子不做停留直接到达第一半导体层112；使用较小的第二能量对第二半导体层122进行离子注入，使掺杂离子仅能够到达第二半导体层122，以使第二半导体层122内的掺杂离子浓度达到预设范围的同时，不改变第一半导体层112内的掺杂离子浓度。
51.具体地，在另一些实施例中，对第一半导体层112和第二半导体层122进行离子注入的方法还可以是：形成掩膜层200，掩膜层200位于字线区101中第二半导体层122的表面；在垂直衬底100的方向，以第一能量对第一半导体层112进行离子注入；在垂直衬底100的方向，以第二能量对第二半导体层122进行离子注入；其中，第一能量的大小大于第二能量的大小。也就是说，进行两次离子注入，使用第一能量对第一半导体层112进行一次离子注入，再使用第二能量对第二半导体层122进行离子注入，其中，第一能量的大小大于第二能量的大小。使用第一能量时，掺杂离子直接到达靠近衬底100的第一半导体层112；使用第二能量时，掺杂离子仅能到达远离衬底100的第二半导体层122，以此可以分别针对第一半导体层112和第二半导体层122进行离子注入。在一些实施例中，针对第一半导体层112进行离子注入的掺杂离子种类与针对第二半导体层122进行离子注入的掺杂离子种类相同；在另一些实施例中，针对第一半导体层112进行离子注入的掺杂离子种类与针对第二半导体层122进行离子注入的掺杂离子种类可以不同。
52.在一些实施例中，形成掩膜层200的材料可以是多晶硅、氧化硅或者氮化硅等。在一些实施例中，形成掩膜层200的工艺可以采用沉积工艺，沉积工艺可以采用化学气相沉积工艺、物理气相沉积工艺或者原子层沉积工艺。
53.进一步地，参考图5，在一些实施例中，在形成第二堆叠结构120之后，且在形成掩膜层200之前，还包括：形成屏蔽层201，屏蔽层201覆盖第二堆叠结构120的表面。屏蔽层201可以保护离子注入过程中，第二半导体层122的表面不受损伤或者污染，避免对半导体结构的性能造成影响。
54.对于屏蔽层201，形成屏蔽层201的材料可以是氧化硅。
55.在一些实施例中，形成屏蔽201的工艺可以采用沉积工艺，沉积工艺可以采用化学气相沉积工艺、物理气相沉积工艺或者原子层沉积工艺。在另一些实施例中，形成屏蔽层201的工艺可以采用氧化工艺，氧化工艺可以采用快速热氧化工艺或者低压快速氧化热退火工艺。
56.更具体地，对于上述提及的进行两次离子注入的方式，包括：参考图6，形成第一掩膜层211，第一掩膜层211位于字线区101和电容区103中第二半导体层122的表面；在垂直衬底100的方向，以第一能量对第一半导体层112进行第一离子注入，以第二能量对第二半导体层122进行第一离子注入；参考图7，去除第一掩膜层211并形成第二掩膜层212，第二掩膜层212位于字线区101和位线区102中第二半导体层122的表面；在垂直衬底100的方向，以第一能量对第一半导体112层进行第二离子注入，以第二能量对第二半导体层122进行第二离子注入；去除第一掩膜层211。
57.在一些实施例中，进行第一离子注入的掺杂离子种类与进行第二离子注入的掺杂离子种类不同；在另一些实施例中，进行第一离子注入的掺杂离子种类与进行第二离子注入的掺杂离子种类相同。
58.更具体地，对于上述提及的进行两次离子注入的方式，还可以是：参考图6，形成第一掩膜层211，第一掩膜层211位于字线区101和电容区103中第二半导体层122的表面；在垂直衬底100的方向，以第一能量对第一半导体层112进行第三离子注入，以第二能量对第二半导体层122进行第四离子注入；参考图7，去除第一掩膜层211并形成第二掩膜层212，第二掩膜层212位于字线区101和位线区102中第二半导体层122的表面；在垂直衬底100的方向，以第一能量对第一半导体112层进行第五离子注入，以第二能量对第二半导体层122进行第六离子注入；去除第一掩膜层211。
59.在一些实施例中，进行第三离子注入的掺杂离子种类可以与进行第四离子注入的掺杂离子种类不同；进行第五离子注入的掺杂离子种类可以与进行第六离子注入的掺杂离子种类不同，以实现针对同一区域内不同层数的半导体层，可以进行不同掺杂离子种类的离子注入。
60.进一步地，在一些实施例中，参考图8，在形成第二堆叠结构120之后，且在形成第一掩膜层211之前，还包括：形成第一屏蔽层202，第一屏蔽层202覆盖位线区102中第二堆叠结构120的表面；参考图9，在去除第一掩膜层211后，形成第二掩膜层212之前，还包括：去除第一屏蔽层202并形成第二屏蔽层203，第二屏蔽层203覆盖电容区103中第二堆叠结构120的表面。第一屏蔽层202可以在离子注入过程中，保护位线区102中第二半导体层122的表面不受损伤或者污染；第二屏蔽层203可以在离子注入过程中，保护电容区103中第二半导体层122的表面不受损伤或者污染，避免对半导体结构的性能造成影响。在另一些实施例中，参考图10及图11，在形成第二堆叠结构120之后，且在形成第一掩膜层211之前，还包括：形成第三屏蔽层204，第三屏蔽层204覆盖第二堆叠结构120的表面。通过第三屏蔽层204，可以保护第二半导体层122的表面不受离子注入过程的影响，避免第二半导体层122的表面受到损伤或者污染，防止对半导体结构的性能造成影响。同时去除第一掩膜层211或第二掩膜层212时，第三屏蔽层204也可以作为第二半导体层122的保护层，防止去除工艺对第二半导体层122的表面造成损伤或污染。
61.在本实施例中，去除工艺可以是刻蚀工艺，刻蚀可以是干法刻蚀工艺或者湿法刻蚀工艺。
62.在本实施例中，离子注入的掺杂离子包括：n型离子或者p型离子，n型离子具体可以为磷离子、砷离子或者锑离子；p型离子具体可以为硼离子、铟离子或者氟化硼离子。
63.在本实施例中，参考图12，离子注入的深度y与离子注入的能量x之间的关系为y＝-0.00012+1.0647+131.19，其中，拟合度r2为0.9995，离子注入的能量x的单位为kev，离子注入的深度y的单位为nm，离子注入的能量x范围为2kev～3000kev，具体可以是2kev、1000kev或者3000kev。
64.可以理解的是，基于堆叠结构中位于不同层数的结构，离子注入过程中掺杂离子需要穿透的深度不同。在实际半导体结构的制作过程中，可以针对需要进行掺杂的材料所处的位置，判断掺杂离子需要穿透的深度，进而选择相对应的能量进行离子注入，以达到针对某一深度的材料进行离子注入，提高离子注入中掺杂离子浓度的精确性和均匀性，以提高对堆叠器件的掺杂控制能力。
65.在一些实施例中，在执行完上述离子注入工艺之后还包括退火工艺。由于离子注入的过程中需要向半导体结构中注入掺杂离子，而高能量的入射掺杂离子会与半导体结构中晶格上的原子发生碰撞，使一些晶格原子发生位移，从而产生大量的空位，进而使得离子注入区域中的原子排列混乱或者变成为非晶区。退火工艺把半导体结构放在一定的温度下进行退火，可以恢复晶体的结构和消除缺陷，同时，退火工艺还具有激活施主和受主杂质的功能，即把有些处于间隙位置的掺杂离子通过退火而让它们进入替代位置。
66.在一些实施例中，退火工艺的温度可以是200℃～800℃，具体可以是200℃、400℃或者800℃。
67.在一些实施例中，参考图13，在形成第二堆叠结构120之后，还包括：于第二堆叠结构120表面形成交替层叠的第三牺牲层131和第三半导体层132，其中，第三牺牲层131和第三半导体层132构成第三堆叠层130，且第三半导体层132的层数大于等于1，具体可以是2层、5层或者10层。需要注意的是，参考图13，本公开实例中提供的第三半导体层132的层数为2层，在其他实施例中，第三半导体层132的层数可以为5层或者8层。
68.相应地，对第一半导体层112和第二半导体层122进行离子注入，还包括：对第三半导体层132进行离子注入；其中，对第三半导体层132进行离子注入的能量小于对第二半导体层122进行离子注入的能量，以保持位于位线区102和电容区103的第三半导体层132内掺杂离子的浓度处于预设浓度范围。
69.具体地，参考图14，对第一半导体层112、第二半导体层122和第三半导体层132进行离子注入，包括：形成掩膜层200，掩膜层200覆盖字线区101中第三堆叠层130的表面。在垂直衬底100的方向，以第一能量对第一半导体层112进行离子注入；改变离子注入的能量至第二能量，以第二能量对第二半导体层122进行离子注入；改变离子注入的能量至第三能量，以第三能量对第三堆叠层130中靠近衬底100的第三半导体层132进行离子注入；继续改变离子注入的能量至第四能量，以第四能量对第三堆叠层130中远离衬底100的第三半导体层132进行离子注入；其中，第一能量的大小大于第二能量的大小，第二能量的大小大于第三能量的大小，第三能量的大小大于第四能量的大小。可以理解的是，第一半导体层112、第二半导体层122和第三半导体层132分别处于不同的层数，进而离子注入过程中掺杂离子需
要穿透的深度不同，基于第一半导体层112、第二半导体层122和第三半导体层132分别处于不同的位置，需要选择不同的能量进行离子注入，以达到第一半导体层112、第二半导体层和第三半导体层132中掺杂离子的浓度均处于预设范围的目的。
70.在一些实施例中，可以基于第一半导体层112、第二半导体层122和第三半导体层132的层数之和，进行相应次数的离子注入。例如，第三半导体层132的层数为2层时，则第一半导体层112、第二半导体层122和第三半导体层132的层数之和为4，相应的进行离子注入的次数为4次。
71.具体地，对第一半导体层112、第二半导体层122和第三半导体层132进行离子注入的方法，包括：形成掩膜层200，掩膜层200覆盖字线区101中第三堆叠层130的表面。在垂直衬底100的方向，以第一能量对第一半导体层112进行离子注入；在垂直衬底100的方向，以第二能量对第二半导体层122进行离子注入；在垂直衬底100的方向，以第三能量对第三堆叠层130中靠近衬底100的第三半导体层132进行离子注入；在垂直衬底100的方向，以第四能量对第三堆叠层130中远离衬底100的第三半导体层132进行离子注入；其中，第一能量的大小大于第二能量的大小，第二能量的大小大于第三能量的大小，第三能量的大小大于第四能量的大小。
72.可以理解的是，分别进行四次离子注入，可以分别针对位于不同层数的第一半导体层112、第二半导体层122和第三半导体层132进行离子注入。当第一半导体层112、第二半导体层122和第三半导体层132的厚度较薄时，离子注入的过程中改变离子注入能量的变化较小，进而在离子注入能量变换的时间段内，掺杂离子的穿透深度会发生变换，可能会导致不同半导体层内掺杂离子的浓度产生误差，进而超出预设范围。分别进行四次离子注入，可以防止离子注入过程中能量的变化过程导致的掺杂离子浓度的不准确，进而提高堆叠器件的掺杂控制能力。
73.在一些实施例中，针对第一半导体层112进行离子注入的掺杂离子种类可以与针对第三半导体层132进行离子注入的掺杂离子种类相同；针对第二半导体层122进行离子注入的掺杂离子种类可以与针对第三半导体层132进行离子注入的掺杂离子种类相同。在另一些实施例中，针对第一半导体层112进行离子注入的掺杂离子种类与针对第三半导体层132进行离子注入的掺杂离子种类可以不同；针对第二半导体层122进行离子注入的掺杂离子种类与针对第三半导体层132进行离子注入的掺杂离子种类可以不同。
74.在一些实施例中，形成第一半导体层112的材料、形成第二半导体层122的材料与形成第三半导体层132的材料相同，形成第一半导体层112的材料、形成第二半导体层122的材料与形成第三半导体层132的材料可以是单晶硅、多晶硅或非晶结构的硅或硅锗。
75.在一些实施例中，形成第一牺牲层111的材料、形成第二牺牲层121的材料与形成第三牺牲层131的材料可以相同，形成第一牺牲层111的材料、形成第二牺牲层121的材料与形成第三牺牲层131的材料可以是硅、锗、锗化硅、碳化硅和砷化镓中的其中一者。
76.本公开实施例提供的半导体结构的制作方法，通过形成堆叠结构，并以不同的能量对堆叠结构中的第一半导体层112和第二半导体层122进行离子注入，其中，对第一半导体层112进行离子注入的能量大于对第二半导体层122进行离子注入的能量，以保持位于位线区102和电容区103的第一半导体层112内掺杂离子的浓度处于预设浓度范围，且位于位线区102和电容区103的第二半导体层112内掺杂离子的浓度处于预设浓度范围，以提高对
堆叠器件的掺杂控制能力。
77.本公开另一实施例提供一种半导体结构，采用上述半导体结构的制作方法，以改善形成的半导体结构的性能。需要说明的是，与上述实施例相同或者相应的部分，可参考前述实施例的相应说明，以下将不做详细赘述。
78.图15为本实施例提供的一种半导体结构示意图，以下将结合附图对本实施例提供的半导体结构进行详细说明，具体如下：
79.参考图15，半导体结构，包括：衬底100，衬底100包括相邻设置的字线区101、位线区102和电容区103，其中，位线区102和电容区103位于字线区101的相对两侧；第一堆叠结构110，位于衬底100表面，第一堆叠结构110包括位于衬底100表面的第一牺牲层111和位于第一牺牲层111表面的第一半导体层112；第二堆叠结构120，位于第一堆叠结构110表面，第二堆叠结构120包括位于第一堆叠结构110表面的第二牺牲层121和位于第二牺牲层121表面的第二半导体层122；其中，位于位线区102和电容区103的第一半导体层112内掺杂离子的浓度处于预设浓度范围，且位于位线区102和电容区103的第二半导体层122内掺杂离子的浓度处于预设浓度范围。
80.对于预设浓度范围，在本实施例中，预设浓度的范围为1e
15
cm-2
～1e
18
cm-2
，具体可以是1e
15
cm-2
、1e
17
cm-2
或者1e
18
cm-2
。
81.对于衬底100，衬底100为半导体材料，半导体材料包括但不限于硅衬底、锗衬底、锗硅衬底或碳化硅衬底的其中一者。
82.对于第一牺牲层111，第一牺牲层111的材料可以是硅、锗、锗化硅、碳化硅和砷化镓中的其中一者。
83.对于第一半导体层112，第一半导体层112的材料包括单晶硅、多晶硅或非晶结构的硅或硅锗的其中一者。
84.对于第二牺牲层121，第二牺牲层121的材料包括硅、锗、锗化硅、碳化硅和砷化镓中的其中一者。
85.对于第二半导体层122，第二半导体层122的材料包括单晶硅、多晶硅或非晶结构的硅或硅锗的其中一者。
86.在一些实施例中，参考图13，在所述第二堆叠结构120的表面，还包括：依次交替层叠的第三牺牲131和第三半导体层132，且第三半导体层132的层数大于等于1，具体可以是2层、5层或8层，且位于位线区102和电容区103的第三半导体层132内掺杂离子的浓度处于预设范围。需要注意的是，在本公开实施例中，第三半导体层132的层数为2层，在其他实施例中，第三半导体层132的层数可以为4层或者8层。
87.对于第三牺牲层131，第三牺牲层131的材料可以是硅、锗、锗化硅、碳化硅和砷化镓中的其中一者。在一些实施例中，第三牺牲层131的材料可以与第一牺牲层111的材料和/或第二牺牲层121的材料相同；在另一些实施例中，第三牺牲层131的材料与第一牺牲层111的材料和/或第二牺牲层121的材料不同。
88.对于第三半导体层132，第三半导体层132的材料可以是单晶硅、多晶硅或非晶结构的硅或硅锗。在一些实施例中，第三半导体层132的材料可以与第一半导体层112的材料和/或第二半导体层122的材料相同；在另一些实施例中，第三半导体层132的材料与第一半导体层112的材料和/或第二半导体层122的材料不同。
89.在一些实施例中，半导体结构还可以包括屏蔽层，屏蔽层覆盖第二堆叠结构120的表面。屏蔽层在进行离子注入的过程中，可以保护第二堆叠结构120的表面不受损伤或者污染，防止对半导体结构的性能造成影响。在一些实施例中，屏蔽层的材料包括氧化硅。
90.本公开实施例提供的半导体结构，基于上述半导体结构的制作方法，具有堆叠结构，且位于所述位线区102和所述电容区103的所述第一半导体层112内掺杂离子的浓度处于预设浓度范围，位于所述位线区102和所述电容区103的所述第二半导体层122内掺杂离子的浓度处于预设浓度范围的结构，提高了对堆叠器件的掺杂控制能力。
91.本领域的普通技术人员可以理解，上述各实施方式是实现本公开的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本公开的精神和范围。