集成电路封装模型和电压调节器模块模型的制作方法

1.本文描述的实施例与电子系统中的电力输送网络(pdn)和电源完整性(pi)相关。一些实施例涉及平台pi设计中的集成电路(ic)封装模型和电压调节器模块(vrm)模型。


背景技术：

2.计算机、平板电脑、蜂窝电话和许多其他电子系统(例如，产品)通常具有位于电路板上的设备(例如，ic封装)。该系统具有用于为设备供电的电力输送网络(pdn)。pdn的电源完整性涉及电路板中的电源管理以确保输送给设备的电力满足所有设备的指定要求。平台(板级)pi设计通常由实体(不同于电路板上的设备的制造商(供应商))的设计人员执行。设备的制造商通常向平台pi设计人员提供有限的设备信息，以避免泄露敏感的设备知识产权。利用这样有限的信息，平台pi设计过程可能效率低下，并可能导致更高的系统成本。


技术实现要素：

3.根据本公开的一方面，提供了一种集成电路封装，包括：管芯；封装衬底；第一导电连接，耦合在所述管芯和所述封装衬底的第一侧之间；以及第二导电连接，位于所述封装衬底的与所述第一侧相反的第二侧，所述第二导电连接通过所述封装衬底中的导电路径耦合到所述第一导电连接，其中，所述第一导电连接和所述第二导电连接与所述集成电路封装的电气模型的s参数相关联，并且所述电气模型还包括以下项中的至少一个：与所述集成电路封装的电源轨相关联的电流值、与所述集成电路封装处的位置相关联的阻抗目标、以及与所述第一导电连接和所述第二导电连接相关联的映射。
4.根据本公开的一方面，提供了一种用于提供电气模型的方法，所述方法包括：提供集成电路封装的电气模型的第一信息，所述第一信息包括与所述集成电路封装的导电连接相关联的电源网的s参数；并且提供所述电气模型的第二信息，所述第二信息包括以下项中的至少一个：与所述集成电路封装的电源轨相关联的电流值、与所述集成电路封装处的位置相关联的阻抗目标、以及与所述集成电路封装的导电连接相关联的映射。
5.根据本公开的一方面，提供了一种非暂时性计算机可读存储介质，所述非暂时性计算机可读存储介质上存储有多个指令，所述多个指令当由处理器执行时，使所述处理器执行操作，所述操作包括：接收集成电路封装的电气模型的第一信息，所述第一信息包括与所述集成电路封装的导电连接相关联的电源网的s参数；并且接收所述电气模型的第二信息，所述第二信息包括以下项中的至少一个：与所述集成电路封装的电源轨相关联的电流值、与所述集成电路封装处的位置相关联的阻抗目标、以及与所述集成电路封装的导电连接相关联的映射；并且基于所述第一信息和所述第二信息执行电源完整性模拟。
附图说明
6.图1示出了根据本文描述的一些实施例的系统形式的装置和相关联的电子设计自动化(eda)应用。
7.图2示出了根据本文描述的一些实施例的包括ic封装和vrm模块的系统形式的装置。
8.图3示出了根据本文描述的一些实施例的呈现图2的系统的电气等效物的示意图。
9.图4示出了根据本文描述的一些实施例的与图2的系统的pdn的频率有关的阻抗曲线。
10.图5示出了根据本文描述的一些实施例的包括呈现图2的系统的ic封装的一部分的元件的图。
11.图6a示出了根据本文描述的一些实施例的图2的系统的ic封装的封装级标准电源完整性(pspi)模型的细节。
12.图6b示出了根据本文描述的一些实施例的包含在图6a的pspi模型的组件中的信息的示例。
13.图7示出了根据本文描述的一些实施例的图示pi设计阻抗目标定义的图。
14.图8a示出了根据本文描述的一些实施例的包括紧凑vrm模型的图2的系统的简化pdn。
15.图8b和图8c是示出图8a的一些组件的电阻和频率之间的关系的曲线图。
16.图9示出了根据本文描述的一些实施例的包括组合器、图8a的vrm模型和图6a的pspi模型的框图。
具体实施方式
17.本文所描述的技术涉及平台(板级)pi设计。所描述技术的方面包括用于ic封装的pspi模型、用于vrm(电压调节器模块)或pmic(电源管理集成电路芯片)的紧凑vrm模型、以及组合pspi模型和vrm模型以提供用于平台pi设计的快速pi模拟架构、框架、流程和工具的组合器。
18.为了保护敏感的知识产权信息，芯片供应商(例如，ic封装制造商)通常不愿意提供足够的封装级pi设计资料来支持平台设计人员。芯片供应商通常基于具有推荐层叠的参考设计提供平台设计指南(例如，电容物料清单(bom)和根据物理等效性设计要求推荐的布局)。平台设计人员通常没有别的选择，只能从参考设计中完全复制。因此，就层叠和电源轨布线而言，既不具有在性能和成本之间进行权衡的灵活性，也不支持形状因数的平台差异化。平台设计人员缺乏来自芯片供应商的设计标准，无法从电气等效性角度审查每个电源轨是否足够好，无法优化是否有电容要移除以消除额外的余量并节省bom成本，或者无法就层叠、布线区域和电容而言在性能和成本之间进行权衡。因此，这可能产生许多不同的平台设计指南，这些不同的平台设计指南就设计、优化、审查和签核而言需要被单独解决，并且需要大量电源完整性专业知识资源，这是不可持续的。
19.为了缓解上面提到的平台pi设计挑战，芯片供应商可以向拥有足够的pi设计专业知识和资源的平台设计者(例如，客户)提供详细的封装级pi设计相关的资料(包括封装物理数据库、芯片级电源网、管芯上电流简档和噪声目标)。然后，平台pi设计人员处理详细的平台pi设计、优化和审查/签核。然而，提供如此详细的封装级pi设计可能会通过平台设计人员将来自芯片供应商的关键和敏感的ip信息泄露给竞争对手。
20.替代选项可以包括平台设计者(例如，客户)与芯片供应商共享他们的平台设计。
然后，芯片供应商的电源完整性工程师能够执行大部分平台设计、优化、审查和签核。然而，这种替代选项可能花费供应商大量的电源完整性设计资源来单独支持许多客户产品创新的众多平台差异化，这对于芯片供应商来说可能是不可持续的，因为单个客户端产品可能适合大量(例如，在数百个范围内)的有差异的平台。
21.如上所述，本文所描述的技术包括用于ic封装(例如，芯片)的pspi模型。如下文更详细描述的，pspi模型包含足够的信息以允许高效的平台pi设计，而不会泄露ic封装的敏感的知识产权信息。本文所描述的技术的紧凑vrm模型可以进一步提高平台pi设计的效率，并且可以降低系统成本。pspi模型和紧凑vrm模型可以被结合以提供快速的pi设计，这是一种高效且具有成本效益的平台pi设计。下面参考图1至图9讨论所描述的技术的其他改进和益处。
22.图1示出了根据本文描述的一些实施例的系统100形式的装置。系统100(以顶视图示出)可以包括ic封装110、vrm 120、电感(l)131、电容(c)132和系统100的元件位于其上的电路板105。电路板105可以包括印刷电路板(pcb)或其他类型的电路板。电路板105可以包括将电力从vrm 120传送到ic封装110的导电路径(例如金属迹线)。电路板105的vrm 120、电感131、电容132和导电路径可以是系统100的pdn的一部分。
23.系统100可以包括或被包括在计算机(例如，服务器、台式机、膝上型电脑或笔记本电脑)、平板电脑、蜂窝电话、物联网(iot)或其他电子设备或系统中。系统100可以包括或可以是片上系统(soc)、封装上系统(sip)或其他类型的电子系统的一部分。本领域的技术人员将认识到图1的系统100还包括为简单起见从图1中省略的其他组件。
24.如图1所示，电路板105、ic封装110和vrm 120可以分别包括电气模型(例如，电气等效物)105m、110m和120m。电气模型105m、110m和120m可以分别由电路板105、ic封装110和vrm 120的制造商提供。电路板105、ic封装110和vrm 120的制造商可以彼此不同。在系统100的设计阶段，电气模型105m、110m和120m可以用作(例如，用作输入信息)平台pi设计过程的一部分，以设计系统100的pdn。
25.在图1中，电子设计自动化(eda)设计工具140(eda应用140)可以用于模拟电气模型105m、110m和120m。eda应用140可以在部分基于电气模型105m、110m和120m的系统100的平台pi设计期间使用。eda应用140可以包括可以存储在存储设备152(例如，存储设备(标记为mem))上的编程软件(例如，指令集和子程序)。
26.存储设备152可以包括非暂时性计算机可读存储介质，该非暂时性计算机可读存储介质可以包括硬盘驱动器、固态驱动器、记忆棒、随机存取存储器(ram)、只读存储器(rom)和其他存储设备(中的一个或多个)的任何组合。存储设备152可以由计算机150访问。存储设备152可以是计算机150的一部分或者可以是与计算机150分离的设备。
27.计算机150可以包括处理器154，该处理器154可以包括处理电路(例如，包括中央处理单元(cpu)的处理电路)。处理器154可以运行以执行eda应用140的编程软件(例如，指令集和子程序)以执行本文描述的过程(例如，平台pi设计过程)。因此，如本文所述，存储设备152可以包括非暂时性计算机可读存储介质，在非暂时性计算机可读存储介质上存储有多个指令，这些指令当由处理器(例如，处理器154)执行时，使得处理器执行本文描述的操作和过程(例如，平台pi设计过程(例如，模拟))。可以在软件、固件、硬连线电路和/或它们的任何组合中实现本文描述的任何操作和操作组件。系统100(包括电路板105、ic封装110
和vrm 120、以及相关的电气模型105m、110m和120m)可以包括下面参考图2至图9所描述的系统(例如，图2中的系统200)和相应的电路板、ic封装、vrm、以及相关模型。
28.图2示出了根据本文描述的一些实施例的系统200形式的装置。如图2所示，系统200(以侧视图示出)可包括电路板205、ic封装210、vrm 220、电感lbulk、电容cbulk、诸如c1和c2之类的电容(例如，多层陶瓷电容(mlcc))。系统200可以对应于图1的系统100。例如，电路板205、ic封装210和vrm 220可以分别对应于图1的电路板105、ic封装110和vrm 120。
29.系统200的ic封装210可以包括球栅阵列(bga)封装、平面栅格阵列(lga)封装或其他类型的ic封装。如图2所示，ic封装210可以包括至少一个管芯(例如，芯片)212、附接到管芯212的导电连接(例如，焊料凸块)214、封装衬底(例如，bga类型或lga类型的衬底)216、以及附接到封装衬底216的导电连接(例如，焊料球或引脚)218。管芯212可以包括以下项的电路：中央处理单元(cpu)、图形处理单元(gpu)或其他半导体器件。
30.导电连接218可以位于封装衬底216的与导电连接214所在的一侧相反的另一侧(例如，底侧)上。如图2所示，封装衬底216可以在封装衬底216内部具有导电路径(未标记)。导电连接214和导电连接218可以通过封装衬底216中的导电路径彼此耦合。
31.如图2所示，导电连接214可以位于封装衬底216的一侧(例如，顶侧)。导电连接214可以位于管芯212和封装衬底216之间并且耦合到(例如，直接耦合到)管芯212和封装衬底216。导电连接218可以位于封装衬底216的与导电连接214所在的一侧相反的另一侧(例如，底侧)上。导电连接218可以位于封装衬底214和电路板205之间并且耦合到(例如，直接耦合到)封装衬底214和电路板205。
32.导电连接214可以包括焊料凸块或其他类型的导电连接。导电连接218可以包括焊料球(例如，bga连接)或其他类型的导电连接。可替代地(或附加的)，导电连接218可以是电路板205上的插座(例如，ic封装210外部的插座)的一部分，其中，ic封装210可以通过插座的导电连接218耦合到(例如，定位在)电路板205上的导电路径。导电连接218可以包括焊料球(例如，bga球)或其他类型的导电连接。
33.图3示出了根据本文描述的一些实施例的包括部分305、310和320的示意图300，这些部分呈现了图2的系统200的各个部分的电气等效物。在图3中，部分305可以表示电路板205(图2)的电气等效物。部分320可以表示vrm 220(图2)的电气等效物。部分310可以表示ic封装210(图2)的电气等效物。部分310包括可以表示ic封装210的不同部分的部分310'和310”的组合。例如，部分310”可以表示ic封装210的管芯212(图2)的管芯上电气等效物。如图3所示，部分305、310和320可以包括相应的电感lbrd0、lbrd1、lpkg0、lpkg1、l
vr
，电阻r
vr
、rbrd0、rbrd1、rpkg0、rpkg1、rgate、rgrid、rmim和rdie，电容cbulk、cbrd、cpkg、cmim和cdie，电压源vr和电流源icct。
34.如图3所示，部分305、310和320可以在由节点a、b、c和d表示的位置处相互连接。节点a可以位于ic封装210的导电连接(例如，焊料凸块)214处。节点b可以位于ic封装210的导电连接(例如，焊料球)218处。节点c可以位于电路板205上的节点处。节点d可以位于系统200的vrm 220的输出节点处。
35.系统200可以包括与系统200的不同部分相关联的s参数(散射参数)。例如，部分305可以包括相关联的节点b和c之间的s参数(s参数模型)305s0、以及节点c和d之间的s参数(s参数模型)305s1。部分310'可以包括相关联的节点a和b之间的s参数(s参数模型)
310s。s参数305s0和305s1是电路板205(图2)的电气模型的一部分，该电气模型可以包括电路板305的电源网信息。s参数310s可以包括从导电连接(例如，焊料凸块)214到导电连接(例如，焊料球)218的电源网。可以使用本领域技术人员已知的方式生成图3中所示的与系统200相关联的s参数305s0、305s1和310s。
36.可以基于部分310生成(或创建)封装级标准电源完整性(pspi)模型350(电气模型350)，该部分310是图2的ic封装210的电气等效物。如下文参考图6a和图6b更详细描述的，pspi模型350可以包括包含在不同文件(例如，具有特定格式(例如，语法)的文本文件)中的信息。来自pspi模型350的信息可以作为输入(例如，输入信息)被提供给eda设计工具(例如，被提供给图1的eda应用140)以用于系统200(图2)的平台pi设计的模拟。
37.图4示出了根据本文描述的一些实施例的与系统200(图2和图3)的pdn的频率相关的阻抗曲线。在图4中，阻抗曲线400、405、415和425分别代表系统200针对完整pdn、不包括管芯212的pdn、不包括ic封装210的pdn和pi设计目标的阻抗曲线。如图4所示，阻抗曲线400(针对完整pdn)可以利用来自pspi模型350(图3)的组合贡献影响高达约20mhz的阻抗(例如，在dc和约10mhz之间的范围)。因此，针对ic封装210的特定电源轨的在dc和约10mhz之间的阻抗目标可以被选择为高于阻抗曲线400的阻抗值，以允许(例如，确保)图2的系统200的适当性能。因此，如图4所示，可以选择阻抗曲线425所示的示例阻抗目标。阻抗可以被扩展以支持平台在性能和成本之间的权衡灵活性。例如，紧密阻抗曲线的较低值(例如，由电容bom和/或层叠的较高成本造成)将支持优质产品设计的更高性能。在另一个示例中，松弛阻抗曲线的较高值(例如，导致较低成本的电容bom和/或较低成本的层叠)将支持批量/低成本产品。
38.图5示出了根据本文描述的一些实施例的包括呈现ic封装210的一部分的元件的图500，其中，可以生成包含在图3中的pspi模型350中的信息的一部分。如图5所示，图500可以包括s参数310s(也如图3所示)、激励端口1到n、观察端口1到p和连接端口(例如，bga端口)1到m。激励端口1到n可以包括(或可以对应于)ic封装210(图2)的导电连接(例如，焊料凸块)214。观察端口1到p可以是系统200中的位置(例如，ic封装210上的位置)。连接端口1到m可以是ic封装210处的导电连接(例如，焊料球)218处的位置。如参考图6a所详细描述的，激励端口1到n和观察端口1到p可以用作操作的一部分，以生成pspi模型350(图3和图6a)的一部分中的信息。连接端口1到m可以用于生成pspi模型350的另一部分中的信息。
39.图6a示出了根据本文描述的一些实施例的pspi模型350的细节，pspi模型350包括s参数310s和ic封装210(图2和图3)的组件(例如，参数)602、603和604。如图6a所示，pspi模型350可以包括多个组件(例如，四个组件，包括s参数310s和三个组件602、603和604)，其中，s参数310s是pspi模型350的多个组件(例如，四个组件)中的一个。ic封装210(图2)可以包括多个电源轨，这些电源轨可以具有不同的电气规格。pspi模型350的s参数310s(图3和图6a)可以包括用于ic封装210中的每个电源轨的从ic封装210的导电连接(例如，焊料球)218到ic封装210(图2)的导电连接(例如，焊料凸块)214的导电路径的s参数。如下面更详细描述的，图6a中的pspi模型350的组件602、603和604可以包括ic封装210的附加电源模型信息。
40.pspi模型350的多个组件(s参数310s和组件602、603和604)可以改进系统200(图2)的整体平台pi设计。如果没有pspi模型350，系统200的平台pi设计会相对低效。例如，仅
使用s参数310s(没有pspi模型350的其他组件)，平台pi设计、优化、审查和签核、密集模拟(例如，使用诸如spice模拟程序之类的软件程序)和密集的人工参与可能是耗费时间的。例如，提取的板级s参数通常包括相对大数目的端口(例如，超过一百个端口)，这些端口在设置模拟(例如，使用spice模拟程序)卡片组(deck)时容易出错，这些模拟卡片组用于消耗时间的大量假设模拟以找到最佳pdn设计解决方案。此外，诸如系统200(图2)之类的系统的设计过程可能需要在平台pi设计中具有广泛的电源设计知识的专用电源设计工程师的参与。
41.pspi模型350(图6a)除了s参数之外还具有多个组件，除了从具有平台设计指南的参考设计中完全复制之外，还可以在平台pi设计中提供更大的灵活性。pspi模型350还可以提供有效的平台pi优化，而不是手动进行大规模假设模拟。此外，pspi模型350可以提供高效的平台pi设计审查和签核自动化过程，而不是由具有pi专业知识的平台电气设计工程师手动进行密集的pi模拟。
42.如图6a所示，pspi模型350的组件602可以包括与加权和归一化ac激励源相关联的信息。激励源可以包括预定义的激励源，该预定义的激励源可以包括图5所示的激励端口1到n。ic封装210(图2)可以在各个位置(例如，在图5中的激励端口1到n)具有特定的电流负载，各个位置可以对应于ic封装210的管芯212处的相应导电连接(例如，焊料凸块)214。这些特定的电流负载是可以基于ic封装210的管芯212的电路设计的芯片级实际电流负载。在图6a的pspi模型350中，组件602中的加权和归一化ac源可以包括基于管芯212的芯片级电流负载的实际值的加权和归一化值。在pspi模型的组件602中提供加权和归一化值(而不是实际值)用于建模系统200的pdn，这既允许保护管芯212的敏感知识产权，又允许为建模系统200的pdn提供有用的信息。
43.可以基于图5的图500的元件生成pspi模型360(图6a)的组件602的加权和归一化值。作为示例，生成加权和归一化值可以包括将ac电流施加到图5中的激励端口1至n，然后响应于施加在激励端口1到n处的ac电流，测量观察端口1到p处的电压(例如，v(t))。给定归一化的总ac电流激励源，所得到的电压可以被解释为各个观察点处的阻抗z(f)。当i＝1时，z＝v/i＝v。组件602的加权和归一化ac激励源的示例格式(例如，文本文件)在下面参考图6b进行描述。
44.在图6a中，pspi模型600的组件603可以包括包含ic封装210的设计阻抗目标的信息。阻抗目标可以是图5中的观察端口1到p处的预定义阻抗。阻抗目标可以基于上面参考图4描述的阻抗曲线来选择。例如，组件603中包括的阻抗目标可以基于图4的阻抗曲线425。阻抗目标可扩展，支持在性能和成本之间的平台设计权衡。参考图7更详细地进一步描述阻抗目标。
45.在图6a中，pspi模型350的组件604可以包括与ic封装210(图2)的导电连接218相关联的信息。传统的封装级s参数缺少引脚感知信息(例如，缺少引脚到端口映射信息)。因此，手动引脚设置通常作为平台pi设计的一部分执行。这可能会耗费时间，并且可能导致引脚设置错误。相反，如图6a所示，pspi模型350的组件604包括引脚(或bga)感知信息，该引脚(或bga)感知信息可以包括ic封装210的封装级导电连接(例如，引脚/bga)和板级连接之间的映射(例如，管脚到端口映射信息)。这可以支持将pspi模型350作为虚拟封装物理数据库与板级物理数据库直接(例如，自动)合并。这种合并(例如，引脚到端口合并)可以避免手动引脚设置(例如，引脚连接)和引脚设置错误。因此，包含在pspi模型350的组件604中的引脚
感知信息可以促进eda电源完整性设计工具(例如，在eda应用140中)中的设计自动化，这可以通向更有效的引脚设置任务以及减少的引脚设置错误。
46.图6b示出了根据本文描述的一些实施例的包含在图6a的pspi模型350的组件602中的信息的示例。如图6b所示，组件602可以包括不同部分(例如，文本部分)602a和602b。部分602a和602b中的每一个可以包括包含用于特定元件(例如，ic封装210的引脚)的信息的术语(例如，具有特定格式的文本)。例如，如图6b所示，部分602a可以包括术语(例如，关键词)“weighting ob_stimulus_17 0.1”和“weighting ob_stimulus_18 0.2”。在另一个示例中，部分602b可以包括术语(例如，关键词)“ob_sense_01”和“ob_sense_02”。图6b示出了四个术语作为示例。然而，部分602a和602b中的每一个可以包括多于两个的术语，其中，术语的数量可以基于ic封装210的导电连接(例如，引脚)的数量。
47.在图6b中，术语“weighting ob_stimulus_17 0.1”指示端口ob_stimulus_17(例如，图5中的n个激励端口中的第17号端口)处的电流(例如，类似于图3中的电流icct)是相关pdn上的总电流的10％(0.1)。类似地，“weighting ob_stimulus_18 0.2”指示端口ob_stimulus_18(例如，图5中的n个激励端口中的第18号端口)处的电流(例如，类似于图3中的电流icct)是相关pdn上的总电流的20％(0.2)。
48.术语“ob_sense_01”指示图5中的p个感应端口中的感应端口(端口ob_sense_01)的位置，其中将定义可扩展的设计阻抗目标。类似地，术语“ob_sense_02”指示图5中的p个感应端口中的另一个感应端口(端口ob_sense_02)的位置，其中将定义可扩展的设计阻抗目标。
49.部分602a和602b中的术语的特定词和格式是示例。可替代(例如，不同)的字、格式或两者可以用作包括在pspi模型350的组件602中的信息，只要此类信息可以提供封装级pi设计资料并且可以被eda设计工具(例如，eda应用140)识别和使用以用于与系统200相关联的平台pi设计。
50.图7示出了根据本文描述的一些实施例的图700，该图700图示了与图6的pspi模型350的组件603所提供的信息相关联的pi设计阻抗目标定义。在图7中，紧凑vrm模型表示图2的vrm 220的紧凑模型。利用pspi模型350，pi设计阻抗目标可以基于图700来选择(也如上面结合图4的阻抗曲线400、405、415和425所描述的)。
51.在图7中，标有port_j的端口(包括端口1到m)用于填充或不填充各种板级电容。标有port_i的端口(包括端口1到n)用于在默认情况下填充所有封装级必需的电容。标有port_s的端口是感应端口(包括端口1到p)的一个示例，其用于作为ob_sense端口来观察阻抗。
52.port_s(感应端口)处的阻抗可以通过紧凑vrm模型向下扩展到dc，成为统一的电源完整性目标(upit)，并覆盖计算轨和io电源供应轨两者。
53.[s
pdn
]在eda工具中被转换为[z
pdn
]
[0054]
[v]＝[z
pdn
][i]
[0055]
[v]＝[v1，v2，...，vn，vs]
t
[0056]
[i]＝[w1，w2，...，wn，0]
t
[0057]
归一化加权
[0058][0059]
在上述公式中，[s
pdn
]表示相关pdn的s参数。[v]表示电压矢量，其中，v1、v2和vn是各个ob_stimulus端口处的电压，并且vs是感应端口处的电压。[i]表示电流激励向量，其中，w1、w2、wn、0分别在ob_stimulus1、ob_stimulus2和ob_stimulusn处加权，∑是将所有的倍数加在一起的总和。归一化的加权表示所有加权加起来正好为1。zs表示在ob_sense端口处观察到的阻抗。
[0060]
图8a示出了根据本文描述的一些实施例的包括紧凑vrm模型的图2的系统200的简化pdn。图8b和图8c是示出图8a的一些元件的电阻和频率之间的关系的曲线图。在图8a中，部分815表示在节点a和节点d(图3)之间的系统200的一部分的模型，该部分包括ic封装210(图2)的一部分和电路板205的一部分的组合。部分815可以包括pspi模型350(图6a)的一部分。图8a中的部分815可以包括节点a和节点d(图3)之间的系统200的s参数。图8a中的部分820表示用于图2的vrm 220的紧凑vrm模型。
[0061]
如上所述，pspi模型350可以为平台pi设计提供改进和益处。然而，除了加载端处的pspi模型350之外，源端处的简单而准确的vrm模型可以进一步改进平台pi设计以实现诸如系统200(图2)之类的系统的最佳pdn。参考图8a、图8b和图8c描述的紧凑vrm模型可以用于针对系统(例如，系统200)的平台pi设计的一部分。紧凑vrm模型包括可以支持实时紧凑vrm模型更新的迭代算法，以有效地实现平台级成本和/或性能最优pdn。
[0062]
pdn设计通常具有两个主要段，包括电力输送(pd)和电源完整性(pi)。通常在时域中利用给定的di和dt信息根据瞬态下降/下冲和过冲目标来确定专注于低于1mhz频率范围的pd设计。通常利用频域中的阻抗目标来确定专注于1mhz频率范围之外的pi设计。pi设计优先考虑将低于1mhz的频率扩展到dc，其中vrm模型被包括在pi设计中。
[0063]
传统的vrm模型通常由vrm制造商在模拟软件程序中提供(例如，以spice网表或simplis格式)。此类常规的vrm模型主要用于时域中的pd设计，专注于选择合适的大容量电感和大容量电容以及围绕vrm控制器的其他关键组件。一些传统的vrm模型使用2元件rl模型或4元件rl模型，其中，r值和l值是从精心设计的板上的有源vrm模块测量的。传统的vrm模型通常与集中rlc pdn模型或行为pdn模型一起很好地工作，而这些模型需要在第三方eda工具中从原平台pi的s参数模型来进行转换。传统的vrm模型通常在时域工作，这与直接使用s参数模型在频域中实现的平台pi设计相比，效率非常低。因此，对于很多高性能系统中的闭环pi设计，传统的vrm模型非常无效。此外，在pdn设计阶段，很难在每个实际平台上获得测量的2元件rl模型和4元件rl模型，因为rl值应该取决于平台pi。
[0064]
由平台s参数模型导出如下面参考图8a、图8b和图8c所描述的紧凑标称vrm模型，该紧凑标称vrm模型适用于从pi设计的角度有效且高效地促进pdn设计，以将阻抗从1mhz以下整体扩展到dc。所描述的紧凑vrm建模算法可以快速计算(例如，更新)对应平台的rl值(例如，图8a中的r
vr
和l
vr
值)，以在已知vrm带宽的情况下解决vrm rl值对实际pdn路由和电容(例如，填充电容)的依赖性。在所描述的紧凑vrm模型中，rl值迭代算法可以被集成到包括pspi模型350(如上所述)的平台pi设计中。可以在平台pi设计优化期间自动更新(例如，实时)rl值(例如，图8a中的r
vr
和l
vr
值)，这可以在已知vrm带宽的情况下，在实现成本最优
pdn期间使ac负载线(acll3)计算的准确性更高。
[0065]
如图8a所示，一阶pdn可以被简化为z
l
和zc。z
l
表示具有大容量电感的开环中的vrm 220(图2)的等效物。zc表示来自大容量电感和感应节点(在图8a中被标记为“sense”)之间的节点d(图3)的pdn，包括所有电容。从感应节点观察到的zc以及从节点d观察到的z
l
的zpdn的阻抗曲线被示出在图8a中。
[0066]
在下面的等式中，esr(在等式1-1中)是指等效串联电阻，而ctot(在等式1-20中)是指总电容。f
ugb1
和f
ugb2
是由图8a的部分820所表示的vrm 220(简称为“vr”)的单位增益带宽。
[0067]
如图8b所示，当vr单位增益带宽f
ugb1
高于z
c 3db频率带宽(bw)f3db(即，f
ugb1
》f3db)时，
[0068]
在f
ugb1
处，r
vr
＝esr＝|zc|
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
(等式1-1)
[0069]
l
vr
/r
vr
＝esr*ctot＝1/(2π*f
ugb1
)
ꢀꢀꢀꢀꢀꢀ
(等式1-2)
[0070]
如图8c所示，当vr单位增益带宽f
ugb2
低于z
c 3db频率带宽bw f3db(即，f
ugb2
》f3db)时，等式1-1和等式1-2被推导为：
[0071]
在f
ugb2
处，r
vr
＝|zc|
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
(等式2-1)
[0072]
l
vr
＝r
vr
/(2π*f
ugb2
)
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
(等式2-2)
[0073]
l
vr
值和r
vr
值(图8a)很大程度上取决于zc，zc由板级pdn组成，该板级pdn包括ic封装210的pspi模型350的大容量电容。在平台pi设计(如图8a所示)中，可以使用设计良好的物理vrm的已知f
ugb
和包括pspi模型350的zc来模拟l
vr
值和r
vr
值，如下面的活动(例如，计算)1到4所示。
[0074]
计算1，计算从sense到短接到地的port_vrm(图8a中的节点d)的rdc(例如，在spice模拟器中)
[0075]
rdc＝|zs
pdn
(dc)|，在port_vrm处短接。
[0076]
计算2，在spice模拟器中计算从sense到断开的port_vrm(图8a中的节点d)的z(f)
[0077]
|zopdn(f
ugb
)|，在port_vrm(如图8a中所示的节点d)处断开计算3，计算r
vr
和l
vr
[0078]rvr
＝|zopdn(f
ugb
)|-rdc
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
(等式3-1)
[0079]
l
vr
＝r
vr
/(2π*f
ugb
)
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
(等式3-2)
[0080]
计算4，设置适当的dcll以计算最准确的acll。
[0081]
dcll＝r
vr
+rdc＝|zopdn(f
ugb
)|
ꢀꢀꢀꢀꢀ
(等式3-3)
[0082]
zpdn≈z
l
//zopdn，整体如图8所示。
[0083]
可以在模拟器(例如，spice电路模拟器)中模拟实际的zpdn。
[0084]
在如上所述的紧凑vrm模型中，可以向客户(例如，系统200的制造商)提供用于每个特定的电力输送网络(pdn)的标称vrm模型(例如，图8a中的标称r
vr
和l
vr
值)作为标准交付物之一，与pspi模型350一起，有效和高效地促进客户平台pi设计和优化。例如，在平台pi模拟优化期间，可以更改(例如，增加或减少)电容(例如，板级填充电容)的数目(数量)。可以通过移除(或添加)port_j(图7)处的电容来更改电容。紧凑vrm模型(图8a)的标称r
vr
和l
vr
值响应于电容数目的变化而自动更新(基于vrm建模算法)。
[0085]
所描述的紧凑vrm建模算法(如上所述)可以被集成到用于pi设计的eda电源完整性设计工具(例如，在eda应用140中)中。通过将紧凑vrm建模算法和pspi模型350集成到这
样的eda电源完整性设计工具中，可以更有效地执行平台pi设计。此外，所描述的紧凑vrm建模迭代算法可以帮助客户实现板级成本最优pdn，通过相对较少的电容、较小的路由面积和/或较便宜的层叠来节省成本。
[0086]
图9示出了根据本文描述的一些实施例的包括组合器900、紧凑vrm模型部分820和pspi模型350的框图。在传统的平台pi设计流程中，pi模拟通常使用通常由不同制造商提供的ic封装s参数模型、vrm模型(例如，在pspice或simplis中)和板s参数模型运行。在这样的平台pi设计流程中，平台pi工程师通过与pi设计目标进行比较来手动执行优化、审查和签核。传统的平台pi审查和签核通常只能负担得起就bom(包括多个电容)及其布置而言检查物理等效性，因为通常缺乏有经验的资源来运行pi模拟以及了解将物理实现转换为电气参数(例如，阻抗目标)的细节。
[0087]
这样的传统平台pi设计流程是低效的。它通常涉及在3d电磁场建模提取中进行端口设置的大量手动工作，以及在用于模拟的编译卡片组(例如，spice模拟)中正确连接相对大量的端口(例如，数百个端口)以进行pdn优化。在传统的平台pi设计流程中，通过手动查看bom和电容的布置通常需要大量细节。它也常常导致准确度低的结果。由于知识产权保护的问题，来自ic封装制造商的典型pi资料通常缺乏操作细节(例如，icct电流信息)。此外，传统的可获取到的vrm模型(例如，在simplis模型中)通常与封装和电路板的原始s参数模型不兼容。此外，传统的ic封装模型通常缺少用于pi设计阻抗目标的预定义的ac激励。因此，平台pi设计通常会导致过度设计的pdn和额外的bom成本，或者会导致欠设计的系统，这会导致系统运行效率低下(例如，消耗不必要的功率，导致电池寿命缩短)。
[0088]
如上面参考图2至图7所描述的，ic封装210(图2)的pspi模型350可以被生成，并且包括封装级s参数、加权和归一化ac激励源、感应端口处的可扩展pi阻抗目标以及引脚/bga感知。pspi模型350可以提供充足的pi资料以用于有效和高效的平台pi设计优化、设计审查和签核。如上面参考图8a、图8b和图8c所描述的，可以用相关联的迭代算法生成vrm 220(图2)的紧凑vrm模型，以用于从参考设计板为具有已知开关频率的设计良好的vrm提供标称紧凑vrm模型。紧凑vrm模型迭代算法能够在优化过程中实时更新紧凑vrm的关键参数(例如，r
vr
和l
vr
值)，以实现成本最优的pdn。
[0089]
在图9中，组合器900可以是平台pi设计流程(例如，称为“快速pi”流程)的一部分，该平台pi设计流程可以被配置为将pspi模型350和紧凑vrm模型集成(例如，组合)到eda商业工具(例如，eda应用140)。这种快速的pi流程可以让平台pi设计流程中的设计人员有效且高效地优化和签核成本最优的pdn和上市时间(ttm)设计。
[0090]
如图9所示，组合器900可以包括(或者可以是以下项的一部分)eda应用(例如，图1中的eda应用140)。组合器900可以配置有(例如，可以包括)编程代码，该编程代码可以是eda应用的编程代码的一部分。组合器900可以提取由pspi模型350(例如，通过输入接口950)提供的信息以及由紧凑vrm模型部分820(例如，通过输入接口920)提供的信息。组合器900还可以将提取的信息与板设计数据库905集成。然后，组合器900可以执行平台pi设计模拟，直到实现目标(例如，最佳)pdn。例如，组合器900中的过程可以包括针对感应点处的阻抗执行平台pi模拟(在操作921处)并将其与可以是统一电源完整性目标(upit)的阻抗目标进行比较(在操作922处)。可以重复平台pi过程以优化pdn(如果未能提供目标结果，则重复)。当平台pi过程通过或达到目标结果(例如，最优pdn设计)时，可以签核pdn设计。
[0091]
在详细描述和权利要求中，由术语
“…
中的至少一个”连接的项目列表可以表示所列项目的任何组合。例如，如果列出了项目a和项目b，则短语“a和b中的至少一个”表示：只有a；只有b；或者a和b。在另一个示例中，如果列出了项目a、项目b和项目c，则短语“a、b和c中的至少一个”表示：只有a；只有b；只有c；a和b(不包括c)；a和c(不包括b)；b和c(不包括a)；或者a、b和c的所有。项目a可以包括单个元件或多个元件。项目b可以包括单个元件或多个元件。项目c可以包括单个元件或多个元件。
[0092]
在详细的描述和权利要求中，由术语
“…
中的一个”连接的项目列表可以表示仅有列表项目中的一个。例如，如果列出项目a和项目b，则短语“a和b中的一个”表示：只有a(不包括b)或只有b(不包括a)。在另一个示例中，如果列出了项目a、项目b和项目c，则短语“a、b和c中的一个”表示：只有a；只有b；或者只有c。项目a可以包括单个元件或多个元件。项目b可以包括单个元件或多个元件。项目c可以包括单个元件或多个元件。
[0093]
附加注释和示例
[0094]
示例1包括主题(例如，设备、电子装置(例如，电路、电子系统或两者)或机器)，该主题包括至少一个管芯、封装衬底、耦合在管芯和封装衬底的第一侧之间的第一导电连接、以及位于封装衬底的与第一侧相反的第二侧的第二导电连接，该第二导电连接通过封装衬底中的导电路径耦合到第一导电连接，其中，第一导电连接和第二导电连接与集成电路封装的电气模型的s参数相关联，并且电气模型还包括以下项中的至少一个：与集成电路封装的电源轨相关联的电流值、与集成电路封装处的位置相关联的阻抗目标、以及与第一和第二导电连接相关联的映射。
[0095]
在示例2中，示例1的主题可以可选地包括，其中，电流值位于集成电路封装的电气模型的端口处的激励源处。
[0096]
在示例3中，示例1的主题可以可选地包括，其中，端口与第一导电连接和第二导电连接中的一个相关联。
[0097]
在示例4中，示例1-示例3的主题可以可选地包括，其中，阻抗目标被定义在集成电路封装的电气模型的观察端口处。
[0098]
在示例5中，示例1-示例3的主题可以可选地包括，其中，映射包括在第一导电连接和第二导电连接之间的映射。
[0099]
在示例6中，示例1-示例3的主题可以可选地包括，其中，第一导电连接包括焊料凸块。
[0100]
在示例7中，示例1的主题可以可选地包括，其中，第二导电连接包括焊料球。
[0101]
在示例8中，示例7的主题可以可选地包括，其中，焊料球是球栅阵列封装的一部分。
[0102]
示例9包括主题(例如，操作设备、电子装置(例如，电路、电子系统或两者)或机器的方法)，该主题包括提供集成电路封装的电气模型的第一信息，该第一信息包括与集成电路封装的导电连接相关联的电源网的s参数；并且提供电气模型的第二信息，该第二信息包括以下项中的至少一个：与集成电路封装的电源轨相关联的电流值、与集成电路封装处的位置相关联的阻抗目标、以及与集成电路封装的导电连接相关联的映射。
[0103]
在示例10中，示例9的主题可以可选地包括，其中，电流值是相对于与电源轨相关联的电流的总值的。
[0104]
在示例11中，示例9的主题可以可选地包括，其中，电流值是加权值。
[0105]
在示例12中，示例9-示例11的主题可以可选地包括，其中，电流值是归一化值。
[0106]
在示例13中，示例9的主题可以可选地包括，其中，第一导电连接包括焊料凸块，并且第二导电连接包括焊料球。
[0107]
在示例14中，示例9或示例13的主题可以可选地包括，其中，焊料球是平面栅格阵列封装的一部分。
[0108]
示例15包括主题(例如，操作设备、电子装置(例如，电路、电子系统或两者)或机器的方法)，该主题包括接收集成电路封装的电气模型的第一信息，该第一信息包括与集成电路封装的导电连接相关联的电源网的s参数；接收电气模型的第二信息，该第二信息包括以下项中的至少一个：与集成电路封装的电源轨相关联的电流值、与集成电路封装处的位置相关联的阻抗目标、以及与集成电路封装的导电连接相关联的映射；并且基于第一信息和第二信息执行电源完整性模拟。
[0109]
在示例16中，示例15的主题可以可选地包括，其中，还包括接收电路板的电气模型，其中，执行电源完整性模拟包括：基于第一信息、第二信息和电路板的电气模型来执行板级电源完整性模拟。
[0110]
在示例17中，示例15的主题可以可选地包括，还包括接收电路板的电气模型；并且接收电压调节器模块的电气模型；并且，其中，执行电源完整性模拟包括：基于第一信息、第二信息、电压调节器模块的电气模型和电路板的电气模型来执行板级电源完整性模拟。
[0111]
在示例18中，示例17的主题可以可选地包括，其中，电压调节器模块模块的电气模型包括电压调节器模块的电气模型的电感的标称值，以及电压调节器模块的电气模型的电阻的标称值。
[0112]
在示例19中，示例18的主题可以可选地包括，其中，执行电源完整性模拟包括：在电源完整性模拟期间改变电感的标称值以获得更新的电感值；并且在电源完整性模拟期间改变电阻的标称值以获得更新的电阻值。
[0113]
在示例20中，示例19的主题可以可选地包括，其中，改变电感的标称值和电阻的标称值是基于在电源完整性模拟期间改变耦合到电路板的电气模型的端口的电容的数量的。
[0114]
示例21包括主题(例如，设备、电子装置(例如，电路、电子系统或两者)或机器)，该主题包括接收集成电路封装的电气模型的第一信息，该第一信息包括与集成电路封装的导电连接相关联的电源网的s参数；并且接收电气模型的第二信息，该第二信息包括以下项中的至少一个：与集成电路封装的电源轨相关联的电流值、与集成电路封装处的位置相关联的阻抗目标、以及与集成电路封装的导电连接相关联的映射；并且基于第一和第二信息执行电源完整性模拟。
[0115]
在示例22中，示例21的主题可以可选地包括，其中，操作还包括接收电路板的电气模型，其中，执行电源完整性模拟包括：基于集成电路封装的电气模型的第一和第二信息以及电路板的电气模型来执行板级电源完整性模拟。
[0116]
在示例23中，示例21的主题可以可选地包括，其中，操作还包括接收电路板的电气模型；并且接收电压调节器模块的电气模型；并且，其中，执行电源完整性模拟包括：基于集成电路封装的电气模型的第一和第二信息、电压调节器模块的电气模型和电路板的电气模型来执行板级电源完整性模拟。
[0117]
在示例24中，示例23的主题可以可选地包括，其中，电压调节器模块的电气模型包括电压调节器模块的电气模型的电感的标称值，以及电压调节器模块的电气模型的电阻的标称值。
[0118]
在示例25中，示例24的主题可以可选地包括，其中，操作还包括：在电源完整性模拟期间改变电感的标称值以获得更新的电感值；并且在电源完整性模拟期间改变电阻的标称值以获得更新的电阻值。
[0119]
示例1至示例25的主题可以按任何组合进行组合。
[0120]
以上描述和附图图示了一些实施例，以使本领域技术人员能够实践本发明的实施例。其他实施例可以结合结构、逻辑、电气、过程和其他变化。示例仅代表可能的变化。一些实施例的部分和特征可以被包括在其他实施例的部分和特征中，或被其他实施例的部分和特征所替代。在阅读和理解以上描述后，对于本领域技术人员来说，许多其他实施例将是显而易见的。因此，各种实施例的范围由所附权利要求以及这些权利要求所享有的全部等效物的范围来确定。