晶片封装体及其制造方法与流程

1.本发明有关一种晶片封装体及一种晶片封装体的制造方法。


背景技术：

2.一般而言，具有硅基板或绝缘体上硅(silicon on insulator；soi)基板的晶片封装体的顶面具有多个导电垫。当晶片封装体接合于电路板后，可采用打线工艺将这些导电垫与电路板电性连接。这些导电垫的一部分与晶片封装体的接地功能有关，另一部分则与晶片封装体本身的功能有关(例如功率处理、指纹辨识、影像处理等等)。
3.然而，用来接地的导电垫与其他功能的导电垫若皆采用打线方式连接电路板，容易产生干扰与干涉，且因传输距离较远而有较高的阻值，进而影响效能。此外，由于晶片封装体的面积有限，将接地导电垫设置于晶片封装体的顶面并不利于微小化设计。


技术实现要素：

4.本发明的一技术态样为一种晶片封装体。
5.根据本发明的一些实施方式，一种晶片封装体包括半导体结构与重布线层。半导体结构具有基板、第一绝缘层与下接地导电垫。基板具有相对的顶面与底面、贯穿顶面与底面的穿孔及围绕穿孔的侧壁。第一绝缘层位于基板的顶面，且下接地导电垫在穿孔中。重布线层从基板的底面沿侧壁延伸至下接地导电垫。重布线层覆盖整个基板的底面且电性连接下接地导电垫。
6.在一些实施方式中，上述半导体结构的第一绝缘层与下接地导电垫之间的夹角大于或等于90度。
7.在一些实施方式中，上述基板还包括内绝缘层，且基板的一部分位于第一绝缘层与内绝缘层之间。
8.在一些实施方式中，上述基板的该部分的厚度小于第一绝缘层与内绝缘层的厚度和的一半。
9.在一些实施方式中，上述半导体结构还包括第二绝缘层。第二绝缘层位于第一绝缘层上且围绕下接地导电垫。
10.在一些实施方式中，上述半导体结构还包括第三绝缘层。第三绝缘层位于第二绝缘层上。
11.在一些实施方式中，上述半导体结构还包括上接地导电垫。上接地导电垫内嵌于第三绝缘层，且电性连接下接地导电垫。
12.在一些实施方式中，上述半导体结构还包括第四绝缘层。第四绝缘层位于第三绝缘层上且具有开口，其中上接地导电垫位于该开口中。
13.在一些实施方式中，上述上接地导电垫在垂直方向与下接地导电垫重叠。
14.在一些实施方式中，上述上接地导电垫上无导线。
15.在一些实施方式中，上述半导体结构还包括功能导电垫。功能导电垫内嵌于第三
绝缘层，且与下接地导电垫电性绝缘。
16.在一些实施方式中，上述第一绝缘层为缓冲层，基板还包括半导体层与另一缓冲层，且半导体层位于此两缓冲层之间。
17.本发明的一技术态样为一种晶片封装体的制造方法。
18.根据本发明的一些实施方式，一种晶片封装体的制造方法包括：使用暂时粘着层将载体接合于半导体结构，其中半导体结构具有基板、第一绝缘层与下接地导电垫，基板具有相对的顶面与底面；蚀刻基板以形成贯穿顶面与底面的穿孔，使基板具有围绕穿孔的侧壁；蚀刻穿孔中的第一绝缘层，使下接地导电垫裸露；形成重布线层从基板的底面沿侧壁延伸至下接地导电垫，其中重布线层覆盖整个基板的底面且电性连接下接地导电垫；以及移除暂时粘着层与载体。
19.在一些实施方式中，上述方法还包括：载体接合于半导体结构后，研磨基板的底面。
20.在一些实施方式中，上述方法还包括：形成穿孔后，再次蚀刻基板使穿孔横向扩大。
21.在一些实施方式中，上述方法还包括：蚀刻穿孔中的第一绝缘层后，形成晶种层从基板的底面沿侧壁延伸至下接地导电垫；以及形成光致抗蚀剂于基板的底面上的晶种层上。
22.在一些实施方式中，上述形成重布线层包括以电镀方式形成于未被光致抗蚀剂覆盖的晶种层上。
23.在一些实施方式中，上述方法还包括：形成重布线层后，移除光致抗蚀剂。
24.在一些实施方式中，上述方法还包括：移除光致抗蚀剂后，形成抗氧化层于重布线层上。
25.在一些实施方式中，上述半导体结构还包括内绝缘层，且基板的一部分位于第一绝缘层与内绝缘层之间，上述方法还包括：在蚀刻基板以形成穿孔后，蚀刻穿孔中的内绝缘层、基板的部分与第一绝缘层，使下接地导电垫裸露。
26.在一些实施方式中，上述方法还包括：移除暂时粘着层与载体后，切割半导体结构。
27.在本发明上述实施方式中，由于重布线层覆盖整个基板的底面且电性连接下接地导电垫，因此下接地导电垫不需通过打线方式便可通过重布线层电性连接电路板，可避免对其他功能的导电垫上的打线产生干扰与干涉。此外，因下接地导电垫是通过重布线层而与电路板连接，因此传输距离较近而有较低的阻值，可提高效能。晶片封装体可选用较薄的基板或将较厚的基板减薄，有利于微小化设计与缩短传输距离。此外，重布线层还可提升热传导率，对于晶片封装体的散热有所助益。
附图说明
28.当与附图一起阅读时，可由后文实施方式最佳地理解本发明内容的态样。注意到根据此行业中的标准实务，各种特征并未按比例绘制。实际上，为论述的清楚性，可任意增加或减少各种特征的尺寸。
29.图1绘示根据本发明一实施方式的晶片封装体安装于电路板的俯视图。
30.图2绘示图1的晶片封装体与电路板沿线段2-2的剖面图。
31.图3绘示图1的晶片封装体的仰视图。
32.图4绘示根据本发明另一实施方式的晶片封装体的剖面图。
33.图5绘示图2的晶片封装体在制造过程中的局部放大图。
34.图6绘示根据本发明另一实施方式的晶片封装体在制造过程中的局部放大图。
35.图7至图18绘示根据本发明一实施方式的晶片封装体的制造方法在各步骤的剖面图。
36.其中，附图中符号的简单说明如下：
37.100、100a：晶片封装体；105、105a：半导体结构；110：基板；111：部分(半导体层)；112：顶面；113：内绝缘层(缓冲层)；114：底面；116：侧壁；120：第一绝缘层(缓冲层)；120a：第二绝缘层；120b：第三绝缘层；120c：第四绝缘层；130：下接地导电垫；130a：上接地导电垫；140：重布线层；141：钛层；142：晶种层；143：扩散阻障层；144：抗氧化层；150、150a：功能导电垫；160：暂时粘着层；170：载体；200：电路板；210：接地导电垫；220：功能导电垫；230：绝缘体；300：支撑层；2-2：线段；l：线；o1：穿孔；o2：开口；p1、p2：光致抗蚀剂；t1、t2、t3：厚度；w：导线；θ：夹角。
具体实施方式
38.以下揭示的实施方式内容提供了用于实施所提供的目的的不同特征的许多不同实施方式或实例。下文描述了元件和布置的特定实例以简化本案。当然，该等实例仅为实例且并不意欲作为限制。此外，本案可在各个实例中重复元件符号及/或字母。此重复用于简便和清晰的目的，且其本身不指定所论述的各个实施方式及/或配置之间的关系。
39.诸如“在
……
下方”、“在
……
之下”、“下部”、“在
……
之上”、“上部”等等空间相对术语可在本文中为了便于描述的目的而使用，以描述如附图中所示的一个元件或特征与另一元件或特征的关系。空间相对术语意欲涵盖除了附图中所示的定向之外的在使用或操作中的装置的不同定向。装置可经其他方式定向(旋转90度或以其他定向)并且本文所使用的空间相对描述词可同样相应地解释。
40.图1绘示根据本发明一实施方式的晶片封装体100安装于电路板200的俯视图。图2绘示图1的晶片封装体100与电路板200沿线段2-2的剖面图。同时参阅图1与图2，晶片封装体100包括半导体结构105与重布线层140。半导体结构105具有基板110、第一绝缘层120与下接地导电垫130。基板110具有相对的顶面112与底面114、贯穿顶面112与底面114的穿孔o1及围绕穿孔o1的侧壁116。在本实施方式中，基板110可以为硅基板，在其他实施方式，基板110可以为绝缘体上硅(silicon on insulator；soi)基板，并不用以限制本发明。第一绝缘层120位于基板110的顶面112，且下接地导电垫130在穿孔o1中。重布线层140从基板110的底面114沿侧壁116延伸至下接地导电垫130。重布线层140可为多个金属层的组合，为求图面清楚而予以简化。
41.图3绘示图1的晶片封装体100的仰视图。同时参阅图2与图3，重布线层140覆盖整个基板110的底面114且电性连接下接地导电垫130。
42.由于重布线层140覆盖整个基板110的底面114且电性连接下接地导电垫130，因此下接地导电垫130不需通过打线方式便可通过重布线层140电性连接电路板200，可避免对
其他功能导电垫150上的导线w产生干扰与干涉。此外，因下接地导电垫130是通过重布线层140而与电路板200连接，因此传输距离较近而有较低的阻值，可提高效能。晶片封装体100可选用较薄的基板110或将较厚的基板110减薄，有利于微小化设计与缩短传输距离。此外，重布线层140还可提升热传导率，对于晶片封装体100的散热有所助益。
43.在本实施方式中，晶片封装体100还包括第二绝缘层120a、第三绝缘层120b及上接地导电垫130a。第二绝缘层120a位于第一绝缘层120上且围绕下接地导电垫130。第三绝缘层120b位于第二绝缘层120a上。第一绝缘层120、第二绝缘层120a与第三绝缘层120b的材料可以是相同的而无明显界面。上接地导电垫130a内嵌于第三绝缘层120b，且电性连接下接地导电垫130。上接地导电垫130a在垂直方向与下接地导电垫130重叠。在制造过程中，可经由上接地导电垫130a测试下接地导电垫130与重布线层140的连接是否正常。此外，上接地导电垫130a上则无导线w，可用来标记下接地导电垫130的位置。
44.半导体结构105还包括功能导电垫150。功能导电垫150内嵌于第三绝缘层120b，且与电性连接重布线层140的下接地导电垫130电性绝缘。功能导电垫150经打线工艺，因此导线w的一端位于功能导电垫150上，另一端位于电路板200上。功能导电垫150可意指用于接地以外的用途的导电垫。
45.此外，半导体结构105亦可具有在第一绝缘层120上与第二绝缘层120a中的功能导电垫150a，但功能导电垫150a不与重布线层140电性连接。
46.在本实施方式中，电路板200具有接地导电垫210、功能导电垫220及绝缘体230。接地导电垫210与功能导电垫220可由绝缘体230隔开使其电性绝缘。接地导电垫210与功能导电垫220可分别电性连接晶片封装体100的重布线层140与功能导电垫150。其中，重布线层140可直接接触接地导电垫210，有益于导电与导热。功能导电垫150经导线w连接电路板200的功能导电垫220。
47.图4绘示根据本发明另一实施方式的晶片封装体100a的剖面图。晶片封装体100a包括半导体结构105与重布线层140。本实施方式与图2实施方式不同的地方在于晶片封装体100a右侧的下接地导电垫130其上方为需打线的功能导电垫150，且此下接地导电垫130经重布线层140与左侧的下接地导电垫130电性连接。这样的设计，可实现单一重布线层140电性连接多个下接地导电垫130，可大幅节省传统接地打线的时间与成本。
48.图5绘示图2的晶片封装体100在制造过程中的局部放大图。在蚀刻基板110与第一绝缘层120而形成穿孔o1后，下接地导电垫130从穿孔o1裸露。半导体结构105的第一绝缘层120与下接地导电垫130之间的夹角θ大于或等于90度，可避免后续形成的重布线层140(见图2)在转折处断线。
49.图6绘示根据本发明另一实施方式的晶片封装体100在制造过程中的局部放大图。与图5实施方式不同的地方在于图6的半导体结构105a的基板110a还包括内绝缘层113，且基板110a的一部分111位于第一绝缘层120与内绝缘层113之间。基板110a的该部分111的厚度t1小于第一绝缘层120与内绝缘层113的厚度和(即厚度t2与厚度t3的和)的一半。这样的设计，因基板110a的部分111很薄，可在蚀刻内绝缘层113与第一绝缘层120时一并蚀刻。此外，第一绝缘层120与下接地导电垫130之间的夹角θ大于或等于90度，可避免后续形成的重布线层140(见图2)在转折处断线。在一些实施方式中，第一绝缘层120为缓冲层，基板110a还包括半导体层111与另一缓冲层113，且半导体层111位于两缓冲层120、113之间。
50.在以下叙述中，将说明晶片封装体的制造方法。
51.图7至图18绘示根据本发明一实施方式的晶片封装体的制造方法在各步骤的剖面图。参阅图7与图8，首先，使用暂时粘着层160将载体170接合于半导体结构105，其中半导体结构105具有基板110、第一绝缘层120、第二绝缘层120a、第三绝缘层120b、下接地导电垫130与上接地导电垫130a。基板110以硅基板为例。基板110具有相对的顶面112与底面114。在本实施方式中，半导体结构105还包括第四绝缘层120c。第四绝缘层120c位于第三绝缘层120b上且具有开口o2，其中上接地导电垫130a位于此开口o2中。第四绝缘层120c为选择性的。待载体170接合于半导体结构105后，可研磨基板110的底面114，以减薄基板110。
52.参阅图9与图10，之后，可在基板110的底面114上形成图案化的光致抗蚀剂p1，接着蚀刻基板110以形成贯穿顶面112与底面114的穿孔o1，使基板110具有围绕穿孔o1的侧壁116。在一些实施方式中，可再次蚀刻基板110使穿孔o1横向扩大，如图11所示。待穿孔o1形成后可移除光致抗蚀剂p1。
53.参阅图12，待图11的基板110的穿孔o1形成后，可蚀刻穿孔o1中的第一绝缘层120，使下接地导电垫130裸露。当基板110为绝缘体上硅(soi)基板时，可参阅图6，可在蚀刻基板110a形成穿孔o1后进一步蚀刻穿孔o1中的内绝缘层113、基板110a的部分111与第一绝缘层120，使下接地导电垫130裸露。
54.参阅图13，蚀刻穿孔o1中的第一绝缘层120后，可形成晶种层142从基板110的底面114沿侧壁116延伸至下接地导电垫130。晶种层142的材料可以为铜。在形成晶种层142前，可先形成钛层141作为缓冲层。
55.参阅图14与图15，待晶种层142形成后，可形成光致抗蚀剂p2于基板110的底面114上的晶种层142上。接着，可形成重布线层140从基板110的底面114沿侧壁116延伸至下接地导电垫130，其中重布线层140覆盖整个基板110的底面114且电性连接下接地导电垫130。在本实施方式中，重布线层140是以电镀方式形成于未被光致抗蚀剂p2覆盖的晶种层142上。重布线层140与晶种层142可为相同材料而无明显界面，以下仅以重布线层140表示。此外，形成重布线层140后，可于重布线层140上形成扩散阻障层143。扩散阻障层143的材料可以为镍，但并不以此为限。
56.参阅图16与图17，接着，可移除光致抗蚀剂p2及其覆盖的晶种层142(见图14)，并形成抗氧化层144于重布线层140上。更详细地说，抗氧化层144形成于扩散阻障层143上，且覆盖钛层141、重布线层140与扩散阻障层143的侧壁。抗氧化层144的材料可以为金，但并不以此为限。
57.参阅图18，在后续工艺中，可将图17的结构贴附于支撑层300(例如切割胶带)上，接着可移除暂时粘着层160与载体170，并沿线l切割半导体结构105，以形成如图2的晶片封装体100。在一些实施方中，图2的晶片封装体100也可具有图18的第四绝缘层120c。
58.以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本技术的权利要求书所界定的范围为准。