半导体器件的制作方法

1.本发明构思涉及半导体器件，更具体地，涉及具有垂直沟道晶体管(vct)的半导体器件。


背景技术：

2.半导体器件(或集成电路器件)可以包括多个晶体管。随着半导体产业的发展，包括晶体管的半导体器件正变得高度集成，即小型化。高度集成的半导体器件需要垂直提供在半导体基板上的垂直沟道晶体管(vct)，而不是平面地提供在半导体基板上的平面沟道晶体管。可能难以形成具有高可靠性的垂直沟道晶体管(vct)。


技术实现要素：

3.本发明构思提供包括高可靠性垂直沟道晶体管(vct)的半导体器件。
4.根据本发明构思的一示例实施方式，一种半导体器件可以包括：在基板上的导电线；在导电线上的第一栅电极；在第一栅电极上的第二栅电极，第二栅电极通过栅极隔离绝缘层与第一栅电极分隔开；在第一栅电极的第一侧表面上的第一沟道层，并且第一栅极绝缘层插置在它们之间；在第一栅电极的第二侧表面上的第一源极/漏极区；在第二栅电极的第三侧表面上的第二沟道层，并且第二栅极绝缘层插置在它们之间，第三侧表面与第一侧表面相反；在第二沟道层上的第二源极/漏极区；以及在第一沟道层上和在第二栅电极的第四侧表面上的第三源极/漏极区，第四侧表面与第一沟道层在同一侧。
5.根据本发明构思的另一方面，一种半导体器件可以包括：在基板上的导电线；在导电线上在器件隔离沟槽中的第一栅电极；在器件隔离沟槽中在第一栅电极上的第二栅电极，第二栅电极通过栅极隔离绝缘层与第一栅电极分隔开；在器件隔离沟槽的底表面和第一隔离侧表面上的第一沟道层，第一沟道层在第一栅电极的第一栅极侧表面上并且第一栅极绝缘层插置在它们之间；在器件隔离沟槽的第二隔离侧表面上的第一源极/漏极区，第一源极/漏极区在第一栅电极的第二栅极侧表面上；在器件隔离沟槽的第二隔离侧表面上的第二沟道层，第二沟道层在第二栅电极的第三栅极侧表面上并且第二栅极绝缘层插置在它们之间，第三栅极侧表面是第一栅极侧表面的相反侧；在器件隔离沟槽的第二隔离侧表面上和在第二沟道层上的第二源极/漏极区；以及在器件隔离沟槽的第一隔离侧表面上的第三源极/漏极区，第三源极/漏极区在第二栅电极的第四栅极侧表面上，第四栅极侧表面与第一沟道层在同一侧，并且第三源极/漏极区在第一沟道层上。
6.根据本发明构思的另一方面，一种半导体器件可以包括：在基板上在第一方向上延伸的第一导电线；在第一导电线上并在垂直于第一方向的第二方向上延伸的第二导电线，第二导电线包括第一子栅线和第二子栅线，第一子栅线包括第一栅电极，第二子栅线包括第二栅电极，第二栅电极通过栅极隔离绝缘层与第一栅电极分隔开；在第二导电线的第一侧的第一垂直沟道晶体管；以及在第二导电线的第二侧的第二垂直沟道晶体管。第一垂直沟道晶体管可以包括：第一沟道层，在第一栅电极的第一栅极侧表面上并且第一栅极绝
缘层插置在它们之间；第三源极/漏极区，在第一沟道层上和在第二栅电极的第一栅极侧表面上，第二栅电极的第一栅极侧表面与第一沟道层在同一侧。第二垂直沟道晶体管可以包括：第二沟道层，在第二栅电极的第二栅极侧表面上并且第二栅极绝缘层插置在它们之间，第二栅电极的第二栅极侧表面与第一沟道层相反；在第一栅电极的第二栅极侧表面上的第一源极/漏极区；以及在第二沟道层上的第二源极/漏极区。
7.第一垂直沟道晶体管包括：第一沟道层，在第一栅电极的一个侧表面上并且第一栅极绝缘层在它们之间；以及第三源极/漏极区，在第一沟道层上和在第二栅电极的一个侧表面的上部上(或在第二栅电极的侧表面上)，该一个侧表面与第一沟道层在同一侧。第二垂直沟道晶体管包括：第二沟道层，形成在第二栅电极的另一侧表面上并且第二栅极绝缘层在它们之间，第二栅电极的该另一侧表面与第一沟道层相反；在第一栅电极的另一侧表面的上部上的第一源极/漏极区；以及在第二沟道层上的第二源极/漏极区。
附图说明
8.从以下结合附图的详细描述，本发明构思的示例实施方式将被更清楚地理解，附图中：
9.图1是根据本发明构思的一示例实施方式的半导体器件的布局图；
10.图2是沿着图1的线x1-x1'截取的截面图；
11.图3是沿着图1的线y1-y1'截取的截面图；
12.图4是根据本发明构思的一示例实施方式的半导体器件的示意电路图；
13.图5是用于描述根据本发明构思的一示例实施方式的半导体器件的字线的电阻-电容(rc)延迟的图；
14.图6a和图6b是用于描述根据本发明构思的一示例实施方式的半导体器件的操作的截面图；
15.图7是根据本发明构思的一示例实施方式的半导体器件的截面图；
16.图8是图7的半导体器件的示意电路图；
17.图9是根据本发明构思的一示例实施方式的半导体器件的截面图；
18.图10是根据本发明构思的一示例实施方式的半导体器件的截面图；
19.图11a至图25a是用于描述根据本发明构思的一示例实施方式的制造半导体器件的方法的布局图；
20.图11b至图25b是用于描述根据本发明构思的一示例实施方式的制造半导体器件的方法的截面图；以及
21.图26是根据本发明构思的一示例实施方式的包括半导体器件的电子系统的框图。
具体实施方式
22.在下文，将参照附图详细描述本发明构思的一些示例实施方式。本发明构思的以下示例实施方式可以用其中的任何一个来实现，并且以下示例实施方式可以结合其中的一个或更多个来实现。因此，本发明构思的技术精神不应被解释为限于一个示例实施方式。
23.尽管在示例实施方式的描述中使用了术语“相同”、“相等”或“同一”，但是应当理解，可以存在一些不精确之处。因此，当一要素被称为与另一要素相同时，应当理解，在期望
的制造或操作公差范围(例如
±
10％)内，一要素或值与另一要素相同。
24.当术语“约”或“基本上”在本说明书中与数值一起使用时，其旨在相关的数值包括在所述数值附近的制造或操作公差(例如
±
10％)。此外，当词语“约”和“基本上”与几何形状结合使用时，其旨在不要求几何形状的精确性，而是对该形状的宽容度在本公开的范围内。此外，不管数值或形状是否被修饰为“约”或“基本上”，将理解，这些值和形状应当被解释为包括在所述数值或形状附近的制造或操作公差(例如
±
10％)。
25.这里，单数形式的部件可以包括复数形式，除非上下文另外地明确指示。在本说明书中，为了更清楚地描述本发明构思，附图可以被夸大。
26.图1是根据本发明构思的一示例实施方式的半导体器件的布局图，图2是沿着图1的线x1-x1'截取的截面图，图3是沿着图1的线y1-y1'截取的截面图。
27.例如，半导体器件100可以包括基板101、多条第一导电线104、第一沟道层135、第二沟道层126、第一栅电极146、第二栅电极150、第一源极/漏极区124、第二源极/漏极区128、第三源极/漏极区134、多条第二导电线153和电容器结构198。
28.半导体器件100可以被称为集成电路器件。半导体器件100可以是包括垂直沟道晶体管(vct)的存储器件。半导体器件100可以是动态随机存取存储器(dram)器件。vct可以指第一沟道层135和第二沟道层126的沟道长度在垂直方向(例如，z方向)上从基板101延伸的结构。
29.下绝缘层102可以设置在基板101上。基板101可以是半导体基板(例如，硅基板)。在下绝缘层102上，多条第一导电线104可以在第二方向(y方向)上彼此间隔开，并在垂直于第二方向(y方向)的第一方向(x方向)上延伸。
30.多条第一导电线104可以用作半导体器件100的位线。在一些示例实施方式中，多条第一导电线104可以包括掺杂的多晶硅、金属、导电的金属氮化物、导电的金属硅化物、导电的金属氧化物、或其组合。
31.例如，多条第一导电线104可以包括掺杂的多晶硅、al、cu、ti、ta、ru、w、mo、pt、ni、co、tin、tan、wn、nbn、tial、tialn、tisi、tisin、tasi、tasin、rutin、nisi、cosi、iro
x
、ruo
x
或其组合，但不限于此。多条第一导电线104可以包括上述材料的单层或多层。在一些示例实施方式中，多条第一导电线104可以包括二维半导体材料，该二维半导体材料可以包括例如石墨烯、碳纳米管或其组合。
32.半导体器件100可以包括布置为在第一导电线104上在垂直于第一方向(x方向)的第二方向上延伸的多条第二导电线153。第二导电线153可以用作半导体器件100的字线。第二导电线153可以使用在第一导电线104中使用的材料。
33.在一些示例实施方式中，第二导电线153可以包括掺杂的多晶硅、金属、导电的金属氮化物、导电的金属硅化物、导电的金属氧化物、或其组合。在一些示例实施方式中，第二导电线153可以包括掺杂的多晶硅、al、cu、ti、ta、ru、w、mo、pt、ni、co、tin、tan、wn、nbn、tial、tialn、tisi、tisin、tasi、tasin、rutin、nisi、cosi、iro
x
、ruo
x
或其组合，但不限于此。
34.第一垂直沟道晶体管vct1可以设置在第二导电线153的一侧，第二垂直沟道晶体管vct2可以设置在第二导电线153的另一侧。下面将更详细地描述第一垂直沟道晶体管vct1和第二垂直沟道晶体管vct2的配置。
35.第一垂直沟道晶体管vct1和第二垂直沟道晶体管vct2可以形成在第一导电线104
上的器件隔离绝缘层106的器件隔离沟槽108中，如图2所示。器件隔离沟槽108可以被称为器件隔离孔。器件隔离绝缘层106可以包括硅氧化物层或硅氮化物层。器件隔离绝缘层106也可以被称为晶体管隔离绝缘层。
36.第二导电线153可以包括第一栅电极146和第二栅电极150，第一栅电极146和第二栅电极150通过在第一栅电极146上的栅极隔离绝缘层148分隔开。第一栅电极146的一个侧表面和第二栅电极150的一个侧表面可以在位于垂直于基板101的表面的方向上(即在第三方向(例如，z方向)上)的相同垂直平面中。第一栅电极146的另一侧表面和第二栅电极150的另一侧表面可以在位于垂直于基板101的表面的方向上(即，在z方向上)的相同垂直平面中。
37.在半导体器件100中，第一栅电极146和第二栅电极150可以用作字线。当第二栅电极150堆叠在第一栅电极146上并且第一栅电极146和第二栅电极150的高度(或厚度)以及在第一栅电极146和第二栅电极150之间沿第三方向重叠的区域的面积被适当地调整时，电阻率或电容可以减小。因此，半导体器件100可以减小字线的电阻-电容(rc)延迟。
38.栅极隔离绝缘层148可以包括硅氧化物层或硅绝缘层。如下所述，第一栅电极146可以构成第一子栅线(或第一字线)，第二栅电极150可以构成第二子栅线(或第二字线)。
39.第一沟道层135可以形成在第一栅电极146的所述一个侧表面上，并且第一栅极绝缘层144a在它们之间。第一沟道层135可以形成在器件隔离沟槽108的底部108a和一个侧表面108b上。第一沟道层135可以形成在器件隔离沟槽108的底部108a的一部分和器件隔离沟槽108的所述一个侧表面108b的一部分上。
40.在图3所示的垂直于第一导电线104的y1-y1'线截面中，第一沟道层135可以位于第一导电线104上。在下绝缘层102上的绝缘图案105可以被设置为填充多条第一导电线104之间的空间。第一沟道层135可以通过器件隔离绝缘层106分隔开。栅极绝缘层144可以形成在第一沟道层135和器件隔离绝缘层106上。
41.第一沟道层135可以在第一方向(x方向)上间隔开地设置在多条第一导电线104上。在一些示例实施方式中，第一沟道层135可以包括氧化物半导体层。例如，氧化物半导体层可以包括in
x
gayznzo、in
x
gaysizo、in
x
snyznzo、in
x
znyo、zn
x
o、zn
x
snyo、zn
x
oyn、zr
x
znysnzo、sn
x
o、hf
x
inyznzo、ga
x
znysnzo、al
x
znysnzo、yb
x
gayznzo、in
x
gayo或其组合。
42.第一沟道层135可以包括氧化物半导体层的单层或多层。在一些示例中，第一沟道层135可以具有比硅的带隙能量大的带隙能量。第一沟道层135可以具有约1.5ev至约5.6ev的带隙能量。当第一沟道层135具有约2.0ev至约4.0ev的带隙能量时，第一沟道层135可以具有最佳的沟道性能。
43.第一沟道层135可以是多晶或非晶的，而不限于此。在一些示例实施方式中，第一沟道层135可以包括二维(2d)半导体材料，例如，2d半导体材料可以包括石墨烯、碳纳米管或其组合。
44.第一源极/漏极区124可以形成在第一栅电极146的所述另一侧表面上。第一源极/漏极区124可以形成在第一栅电极146的所述另一侧表面上，并且第一栅极绝缘层144a插置在它们之间。第一源极/漏极区124可以形成在器件隔离沟槽108的另一侧表面108c上。第一源极/漏极区124可以形成在器件隔离沟槽108的所述另一侧表面108c的一部分上。第一源极/漏极区124可以包括导电层。构成第一源极/漏极区124的导电层可以使用与第一导电线
104中使用的材料相同的材料。
45.第二沟道层126可以形成在第二栅电极150的所述另一侧表面上，并且第二栅极绝缘层144b插置在它们之间，并且第二沟道层126可以在第一方向上与第一沟道层135间隔开。第二沟道层126可以形成在器件隔离沟槽108的所述另一侧表面108c上。第二沟道层126可以使用与上述第一沟道层135中使用的相同的材料形成。第二源极/漏极区128可以形成在第二沟道层126上。
46.第二源极/漏极区128可以形成在第二栅电极150的所述另一侧表面上，并且第二栅极绝缘层144b插置在它们之间。第二源极/漏极区128可以形成在器件隔离沟槽108的所述另一侧表面108c上。第二源极/漏极区128可以形成在器件隔离沟槽108的所述另一侧表面108c的一部分上。
47.第三源极/漏极区134可以形成在第一沟道层135以及第二栅电极150的与第一沟道层135在同一侧的所述一个侧表面上。第三源极/漏极区134可以形成在第二栅电极150的所述一个侧表面上，并且第二栅极绝缘层144b插置在它们之间。第三源极/漏极区134可以形成在器件隔离沟槽108的所述一个侧表面108b上。第三源极/漏极区134可以形成在器件隔离沟槽108的所述一个侧表面108b的一部分上。
48.第一栅极绝缘层144a和第二栅极绝缘层144b可以被称为栅极绝缘层144。第一栅极绝缘层144a和第二栅极绝缘层144b可以形成为一个整体。在一些示例实施方式中，栅极绝缘层144可以包括硅氧化物膜、硅氮氧化物膜、具有比硅氧化物膜的介电常数高的介电常数的高电介质膜、或其组合。高电介质膜可以包括金属氧化物或金属氮氧化物。在一些示例实施方式中，可用作栅极绝缘层144的高电介质膜可以包括hfo2、hfsio、hfsion、hftao、hftio、hfzro、zro2、al2o3或其组合，而不限于此。
49.第二源极/漏极区128和第三源极/漏极区134可以包括导电层。构成第二源极/漏极区128和第三源极/漏极区134的导电层可以是与第一导电线104的材料相同的材料。栅极盖层152可以进一步形成在第二栅电极150上。第二源极/漏极区128可以具有与栅极盖层152相同的水平面。换句话说，第二源极/漏极区128的顶表面可以与栅极盖层152的顶表面共面。
50.在半导体器件100中，第一垂直沟道晶体管vct1可以包括第一栅电极146、第一栅极绝缘层144a、第一沟道层135和第三源极/漏极区134。第二vct2可以包括第二栅电极150、第二栅极绝缘层144b、第二沟道层126、第一源极/漏极区124和第二源极/漏极区128。
51.当根据图2的截面结构观看半导体器件100时，相邻对的第二垂直沟道晶体管vct2的第二沟道层126和第一垂直沟道晶体管vct1的第三源极/漏极区134可以在直线方向d1上在彼此面对的同时彼此间隔开。因此，即使当电势(电位)被施加到第二垂直沟道晶体管vct2的第二栅电极150时，由于包括导电层的第三源极/漏极区134，第一垂直沟道晶体管vct1也可以不受影响。
52.在半导体器件100中，相邻对的第二垂直沟道晶体管vct2的第二沟道层126和第一垂直沟道晶体管vct1的第一沟道层135可以在对角方向d2上在彼此面对的同时彼此更远地间隔开。因此，当电势(电位)被施加到第二垂直沟道晶体管vct2的第二栅电极150时，电势也可以不被施加到第一垂直沟道晶体管vct1的第一沟道层135，因此第一垂直沟道晶体管vct1可以不受影响。这样，根据本发明构思的半导体器件100可以包括具有高可靠性的第一
垂直沟道晶体管vct1和第二垂直沟道晶体管vct2。
53.在半导体器件100中，电容器结构198可以进一步形成在第一垂直沟道晶体管vct1和第二垂直沟道晶体管vct2上。电容器结构198的下电极192可以形成在第二源极/漏极区128和第三源极/漏极区134上。电容器结构198可以包括下电极192、电容器电介质层194和上电极196。下电极192可以形成为在第三方向(z方向)上延伸的圆筒型，而不限于此。在一些示例实施方式中，下电极192可以布置为在第一方向(x方向)和第二方向(y方向)上彼此间隔开的矩阵形式。
54.图4是根据本发明构思的一示例实施方式的半导体器件的示意电路图。
55.例如，半导体器件100可以包括第一导电线104、第二导电线153、第一单元c1和第二单元c2。多条第一导电线104可以在第二方向(y方向)上彼此间隔开并在垂直于第二方向(y方向)的第一方向(x方向)上延伸。第一导电线104可以是位线。
56.在第一导电线104上，多条第二导电线153可以在第一方向(x方向)上彼此间隔开并在第二方向(y方向)上延伸。第二导电线153可以是字线。第二导电线153可以包括第一子栅线146l(或第一字线)和第二子栅线150l(或第二字线)。
57.如上所述，图2和图3中的第一栅电极146可以构成第一子栅线146l(或第一字线)，第二栅电极150可以构成第二子栅线150l(或第二字线)。
58.在图4中，为了方便起见，第一子栅线146l和第二子栅线150l没有重叠地示出。第一单元c1(例如，第一存储单元)可以连接到第一子栅线146l，第二单元c2(例如，第二存储单元)可以连接到第二子栅线150l。第一单元c1可以包括上述的第一垂直沟道晶体管vct1和电容器结构198。第二单元c2可以包括上述的第二垂直沟道晶体管vct2和电容器结构198。这样，在根据本发明构思的半导体器件100中，第一单元c1和第二单元c2可以分别单独地连接到第一子栅线146l和第二子栅线150l。
59.图5是用于描述根据本发明构思的一示例实施方式的半导体器件的字线的rc延迟的图。
60.例如，在半导体器件100中，如上所述，第一栅电极146和第二栅电极150可以用作字线。在第一栅电极146上，第二栅电极150可以在第三方向(z方向)上堆叠。
61.当适当地调整第一栅电极146的第一长度l1和第一高度h1(或第一厚度)以及第二栅电极150的第二长度l2和第二高度h2(或第二厚度)时，可以降低第一栅电极146和第二栅电极150的电阻率。在一些示例实施方式中，当第一高度h1(或第一厚度)大于第一长度l1并且第二高度h2(或第二厚度)大于第二长度l2时，其电阻率可以减小。
62.当第一栅电极146和第二栅电极150之间在第三方向上彼此重叠的区域的面积sa减小时，电容可以减小。也就是，当第一栅电极146的面对第二栅电极150的面积减小时，电容可以减小。
63.这样，在根据本发明构思的半导体器件100中，通过适当地调整第一栅电极146和第二栅电极150的高度(h1和h2)以及第一栅电极146和第二栅电极150之间面积sa，可以减小字线的rc延迟。
64.图6a和图6b是用于描述根据本发明构思的一示例实施方式的半导体器件的操作的截面图。
65.例如，图6a和图6b被提供来描述图1至图3的半导体器件100的操作。在图6a和图6b
中，与图1至图3中相同的附图标记表示相同的构件。
66.如图6a所示，当电势(电位)被施加到第一垂直沟道晶体管vct1的第一栅电极146时，电流可以从第三源极/漏极区134流动到第一导电线104，以导通第一单元cell 1。当电势(电位)被施加到第一垂直沟道晶体管vct1的第一栅电极146时，电流可以不在包括第二垂直沟道晶体管vct2的第二单元cell 2中流动以关断第二单元cell 2。
67.如图6b所示，当电势(电位)被施加到第二垂直沟道晶体管vct2的第二栅电极150时，电流可以从第二源极/漏极区128经过第一源极/漏极区124流动到第一导电线104，以导通第二单元cell 2。当电势(电位)被施加到第二垂直沟道晶体管vct2的第二栅电极150时，电流可以不在包括第一垂直沟道晶体管vct1的第一单元cell 1中流动以关断第一单元cell 1。
68.这样，在根据本发明构思的一些示例实施方式的半导体器件100中，包括第一垂直沟道晶体管vct1的第一单元cell 1和包括第二垂直沟道晶体管vct2的第二单元cell 2可以容易地操作，而在它们之间没有相互干扰。
69.图7是根据本发明构思的一示例实施方式的半导体器件的截面图，图8是图7的半导体器件的示意电路图。
70.例如，除了屏蔽导电层172进一步形成在栅极隔离绝缘层148中之外，图7的半导体器件100-1可以与图1至图3的半导体器件100相同。
71.除了进一步形成屏蔽导电线172l之外，图8的半导体器件100-1的电路图可以与图4的相同。在图7和图8中，与图1至图4中相同的附图标记表示相同的构件。
72.如图7所示，在半导体器件100-1中，屏蔽导电层172可以进一步形成在栅极隔离绝缘层148中。屏蔽导电层172可以由与上述第一导电线104相同的材料形成。当屏蔽导电层172形成在栅极隔离绝缘层148中时，第一栅电极146和第二栅电极150之间的栅极隔离绝缘层148的面积可以减小，从而减小电容。
73.如图8所示，在半导体器件100-1中，屏蔽导电线172l可以进一步位于构成第二导电线153(例如，字线)的第一子栅线146l(或第一字线)和第二子栅线150l(或第二字线)之间。因此，半导体器件100-1还可以包括在第一子栅线146l和第二子栅线150l之间的屏蔽导电线172l，从而减小第二导电线153(即字线)的rc延迟。
74.图9是根据本发明构思的一示例实施方式的半导体器件的截面图。
75.例如，除了空气层174进一步形成在栅极隔离绝缘层148中之外，图9的半导体器件100-2可以与图1至图3的半导体器件100相同。在图9中，与图1至图3中相同的附图标记表示相同的构件。
76.如图9所示，在半导体器件100-2中，空气层174可以进一步形成在栅极隔离绝缘层148中。当空气层174形成在栅极隔离绝缘层148中时，第一栅电极146和第二栅电极150之间的电容可以减小。
77.因此，半导体器件100-2可以减小图1和图4的包括第一栅电极146和第二栅电极150的第二导电线(例如字线)153的rc延迟。
78.图10是根据本发明构思的一示例实施方式的半导体器件的截面图。
79.例如，除了器件隔离沟槽108中的第一栅电极176和第二栅电极178的布置不同之外，图10的半导体器件100-3可以与图1至图3的半导体器件100相同。在图10中，与图1至图3
中相同的附图标记表示相同的构件。
80.如图10所示，在半导体器件100-3中，第一栅电极176可以在器件隔离沟槽108中形成在栅极绝缘层144上。在第一栅电极176上，可以形成通过第二栅极隔离绝缘层180分隔开的第二栅电极178。
81.第二栅电极178可以沿着第一导电线104的延伸方向与第一栅电极176隔开地定位(例如，相对于第一栅电极176偏移)。第二栅电极178可以在垂直于基板101的第三方向(z方向)上不重叠第一栅电极176。
82.因此，在半导体器件100-3中，通过自由调整第一栅电极176和第二栅电极178在器件隔离沟槽108中的布置，可以增加设计自由度。
83.图11a至图25a是用于描述根据本发明构思的一示例实施方式的制造半导体器件的方法的布局图，图11b至图25b是用于描述根据本发明构思的一示例实施方式的制造半导体器件的方法的截面图。
84.例如，图11a至图25a和图11b至图25b被提供来描述制造图1至图3的半导体器件100的方法。图11b至图25b是沿着图11a至图25a的线x1-x1'、y1-y1'和y2-y2'截取的截面图。在图11a至图25a和图11b至图25b中，与图1至图3中相同的附图标记表示相同的构件。在图11b至图25b中，为了方便起见，没有示出图2和图3的基板101以及图2和图3的下绝缘层102。
85.参照图11a和图11b，第一导电线104可以形成为在图2和图3的基板101上的图2和图3的下绝缘层102上在第一方向(x方向)上延伸并在第二方向(y方向)上间隔开。第一导电线104可以通过绝缘图案105分隔开。
86.在第一导电线104和绝缘图案105上，器件隔离绝缘材料层(未示出)可以被形成、然后被图案化以形成器件隔离沟槽108。器件隔离沟槽108可以形成在器件隔离绝缘层106中。器件隔离沟槽108可以包括底部108a、一个侧表面108b和另一侧表面108c。在器件隔离沟槽108内，可以形成第一沟道材料层110。第一沟道材料层110可以形成在器件隔离沟槽108的底部108a、所述一个侧表面108b和所述另一侧表面108c上。
87.参照图12a、图12b、图13a和图13b，如图12a和图12b所示，填充器件隔离沟槽108的内部的掩埋绝缘层112可以形成在第一沟道材料层110上。掩埋绝缘层112可以是相对第一沟道材料层110具有蚀刻选择性的绝缘层。掩埋绝缘层112可以包括硅氮化物层。
88.如图13a和图13b所示，第一掩模图案114可以形成在掩埋在器件隔离沟槽108中的掩埋绝缘层112和第一沟道材料层110上。第一掩模图案114可以形成在第一沟道材料层110的形成在器件隔离沟槽108的所述一个侧表面108b上的部分上，并且可以不形成在第一沟道材料层110的形成在器件隔离沟槽108的所述另一侧表面108c上的另一部分上。
89.然后，可以使用第一掩模图案114作为蚀刻掩模来蚀刻在器件隔离沟槽108的所述另一侧表面108c上的第一沟道材料层110，因此形成暴露器件隔离沟槽108中的第一导电线104的第一接触孔111。当形成第一接触孔111时，在第一沟道材料层110上，第一沟道材料图案117可以形成在x1-x1'截面上，第二沟道材料图案118可以形成在y2-y2'截面上。
90.参照图14a、图14b、图15a和图15b，如图14a和图14b所示，第一源极/漏极材料层120可以形成在第一接触孔111中。第一源极/漏极材料层120可以形成为填充第一接触孔111。
91.如图15a和图15b所示，第一接触孔111中的第一源极/漏极材料层120可以被部分蚀刻以形成第一源极/漏极区124。在第一接触孔111中的第一源极/漏极区124上，可以形成第二沟道层126和第二源极/漏极区128。
92.参照图16a、图16b、图17a和图17b，如图16a和图16b所示，在去除图15a和图15b的第一掩模图案114之后，可以在第二源极/漏极区128上形成第二掩模图案130。第二掩模图案130可以形成在器件隔离沟槽108的所述另一侧表面108c处的第二源极/漏极区128上。
93.如图17a和图17b所示，可以使用第二掩模图案130作为蚀刻掩模来部分地蚀刻器件隔离沟槽108的所述一个侧表面108b处的第一沟道材料图案117，因此形成第一沟道层135。接下来，第三源极/漏极区134可以形成在器件隔离沟槽108的所述一个侧表面108b处的第一沟道层135上。在y1-y1'截面上，可以形成第一沟道层135和第三源极/漏极区134。
94.参照图18a、图18b、图19a和图19b，如图18a和图18b所示，可以去除第二掩模图案130。如图19a和图19b所示，可以去除形成在器件隔离沟槽108中的掩埋绝缘层112以形成空的空间136。当掩埋绝缘层112被去除时，第一沟道层135、第一源极/漏极区124、第二沟道层126、第二源极/漏极区128和第三源极/漏极区134可以形成在器件隔离沟槽108中。
95.参照图20a、图20b、图21a和图21b，如图20a和图20b所示，第三掩模图案138可以形成在x1-x1'截面的第二源极/漏极区128、器件隔离绝缘层106和第三源极/漏极区134上。
96.接下来，可以通过使用第三掩模图案138作为蚀刻掩模来蚀刻在y1-y1'截面上的第三源极/漏极区134、第一沟道层135的一部分和器件隔离绝缘层106的一部分。因此，第一沟道层135可以保留在第一导电线104上。
97.此外，可以通过使用第三掩模图案138作为蚀刻掩模来蚀刻在y2-y2'截面上的第二源极/漏极区128、第二沟道层126、第一源极/漏极区124的一部分和器件隔离绝缘层106的一部分。因此，第二沟道材料图案118和第一源极/漏极区124可以保留在第一导电线104上。第二沟道材料图案118可以是第一沟道层135。
98.如图21a和图21b所示，在去除第三掩模图案138之后，可以在器件隔离沟槽108内部形成栅极绝缘层144。栅极绝缘层144可以在器件隔离沟槽108内形成在第一沟道层135、第一源极/漏极区124、第二沟道层126、第二源极/漏极区128和第三源极/漏极区134上。
99.参照图22a、图22b、图23a和图23b，第一栅电极146可以在器件隔离沟槽108内形成在栅极绝缘层144上。第一栅电极146可以在y1-y1'截面和y2-y2'截面上形成在栅极绝缘层144上。
100.如图23a和图23b所示，栅极隔离绝缘层148可以在器件隔离沟槽108内形成在第一栅电极146上。栅极隔离绝缘层148可以在y1-y1'截面和y2-y2'截面上形成在第一栅电极146上。
101.参照图24a、图24b、图25a和图25b，第二栅电极150可以在器件隔离沟槽108内形成在栅极隔离绝缘层148上。第二栅电极150可以在y1-y1'截面和y2-y2'截面上形成在第一栅电极146上。
102.如图25a和图25b所示，可以在器件隔离沟槽108内在第二栅电极150上形成栅极盖层152。栅极盖层152可以在y1-y1'截面和y2-y2'截面上形成在第二栅电极150上。
103.图26是根据本发明构思的一示例实施方式的包括半导体器件的电子系统的框图。
104.例如，电子系统1000可以包括控制器1010、输入/输出装置1020、存储器1030(或存
储器件)和接口1040。电子系统1000可以是移动系统或发送或接收信息的系统。在一些示例实施方式中，移动系统可以包括个人数字助理(pda)、便携式计算机、网络平板、无线电话、移动电话、数字音乐播放器或存储卡。
105.控制电子系统1000中的执行程序的控制器1010可以包括微处理器、数字信号处理器、微控制器或与其类似的器件。输入/输出装置1020可以用于输入或输出电子系统1000的数据。电子系统1000可以连接到外部装置(例如，个人计算机或网络)，并通过使用输入/输出装置1020与外部装置交换数据。输入/输出装置1020可以是例如小键盘、键盘或显示器。
106.存储器件1030可以存储用于控制器1010的操作的代码和/或数据、或在控制器1010中处理的数据。存储器件1030可以包括根据本发明构思的半导体器件100、100-1、100-2和100-3。接口1040可以是在电子系统1000和外部另一装置之间的数据传输路径。控制器1010、输入/输出装置1020、存储器件1030和接口1040可以通过总线1050相互通信。
107.根据当前示例实施方式的电子系统1000可以用于例如移动电话、mp3播放器、导航、便携式多媒体播放器(pmp)、固态盘(ssd)或家用电器。
108.附图所示和以上所述的任何功能块可以实现为：处理电路，诸如包括逻辑电路的硬件；硬件/软件组合，诸如执行软件的处理器；或其组合。例如，处理电路更具体地可以包括但不限于中央处理单元(cpu)、算术逻辑单元(alu)、数字信号处理器、微型计算机、现场可编程门阵列(fpga)、片上系统(soc)、可编程逻辑单元、微处理器、专用集成电路(asic)等。
109.尽管已经参照本发明构思的一些示例实施方式具体示出和描述了本发明构思，但是将理解，在不脱离所附权利要求的精神和范围的情况下，可以在其中进行在形式和细节上的各种改变。
110.本技术基于2021年7月8日在韩国知识产权局提交的韩国专利申请第10-2021-0089939号并且要求享有其优先权，该韩国专利申请的公开内容通过引用整体地结合于此。