一种双扩散MOS晶体管结构及其制造方法与流程

一种双扩散mos晶体管结构及其制造方法
技术领域
1.本发明涉及半导体分立器件的技术领域，特别涉及一种双扩散mos晶体管结构及其制造方法。


背景技术：

2.横向扩散mos晶体管 (ldmos) 和垂直双扩散mos晶体管 (vdmos)常用于直流（或交流）硬开关电路应用中，对于作为上管的晶体管，其在开关交换引起的功率损耗占其功率损耗的主要部分，且随着工作频率的升高而增加，由于开关电路应用的工作频率日趋越来越高，上管的开关损耗变得越来越大。
3.为了降低开关交换引起的功率损耗，如何减低上管的开关损耗变得至关重要， 而降低上管的交叉电容crss (cross capacitance) 和输入电容ciss (input capacitance) 能有效地缩短其开关的时间，从而降低上管的开关损耗。


技术实现要素：

4.为解决的上述技术问题，本发明提供了一种双扩散mos晶体管结构，其能有效地缩短其开关的时间，从而降低上管的开关损耗，同时提供一种双扩散mos晶体管的制造方法。
5.一种双扩散mos晶体管结构，其包括p型衬底，所述p型衬底上设置n型埋地层，所述n型埋地层上设置n 型外延层，在所述n 型外延层上两端分别设置p型体和n阱，在所述n阱上设置厚氧化场，在所述p型衬底、所述n型埋地层、所述n 型外延层、所述p型体和所述n阱成型的基体上设置源极、漏极和栅极，在所述栅极上沉积氧化层。
6.其进一步特征在于：所述栅极底部设置栅极氧化层；所述源极设置在所述p型体上；所述漏极设置在所述n阱上；在所述栅极上刻蚀多个氧化层。
7.一种双扩散mos晶体管的制造方法，其特征在于，包括如下步骤：1、在p衬底上离子注入形成nbl层；2、在nbl层上生长n型外延层；3、离子注入形成n阱；4、在n阱上形成厚氧化场；5、在n阱和n型外延层形成栅极氧化层；6、在n阱、栅极氧化层和厚氧化场上沉积多晶硅；7、在多晶硅上沉积光刻胶；8、刻蚀光刻胶；9、刻蚀对应的多晶硅和栅极氧化层；10、去除光刻胶；11、沉积氧化层oxide；12、沉积光刻胶；13、蚀刻光刻胶；
14、蚀刻对应氧化层oxide；15、去除光刻胶；16、离子注入形成p型体pbody；17、离子注入形成n+ ；18、离子注入形成p+ ；19、形成源极source, 漏极drain电极。
8.本发明由于采用上述结构，在栅极上沉积氧化层，由此gate poly的面积相应减小，通过mask设计， gate poly面积的减少可控制在任意比例 （比如1%至30%。在ldmos的开通电阻不会受到明显影响的同时，由于gate 面积减少，其寄生的crss和ciss却明显降低，从而降低上管的交叉电容crss (cross capacitance) 和输入电容ciss (input capacitance) 能有效地缩短其开关的时间，从而减低上管的开关损耗。
附图说明
9.图1双扩散mos晶体管结构示意图；图2为图1的 b-b剖视图；图3为双扩散mos晶体管加工艺工流程图；图4在p衬底上离子注入形成nbl层示意图；图5在nbl层上生长n型外延层示意图；图6离子注入形成n阱示意图；图7在n阱上形成厚氧化场示意图；图8在n阱和n型外延层形成栅极氧化层示意图；图9在n阱、栅极氧化层和厚氧化场上沉积多晶硅示意图；图10在多晶硅上沉积光刻胶示意图；图11刻蚀光刻胶示意图；图12刻蚀对应的多晶硅和栅极氧化层示意图；图13去除光刻胶示意图；图14沉积氧化层oxide示意图；图15沉积光刻胶示意图；图16蚀刻光刻胶示意图；图17蚀刻对应氧化层oxide示意图；图18去除光刻胶示意图；图19离子注入形成p型体pbody示意图；图20离子注入形成n+示意图 ；图21离子注入形成p+示意图 ；图22形成源极source, 漏极drain电极示意图。
具体实施方式
10.下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术
人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
11.本发明所述的厚氧化场是指厚度为不小于0.1微米的氧化场层。
12.见图1、图2，一种双扩散mos晶体管结构，其包括p型衬底1，p型衬底1上设置n型埋地层2，n型埋地层2上设置n 型外延层3，在n 型外延层3上两端分别设置p型体4和n阱5，在n阱5上设置厚氧化场6，在p型衬底1、n型埋地层2、n 型外延层3、p型体4和n阱5成型的基体上设置p型体源极7、漏极8和栅极9，在栅极9底部设置栅极氧化层11，源极7设置在p型体4上，漏极8设置在n阱5上；在栅极9上刻蚀多个氧化层10，由此gate poly的面积相应减小，在ldmos的开通电阻不会受到明显影响的同时，由于gate 面积减少，其寄生的crss和ciss却明显降低，从而降低上管的交叉电容crss (cross capacitance) 和输入电容ciss (input capacitance) 能有效地缩短其开关的时间，从而减低上管的开关损耗。
13.源极7、漏极8和栅极9三个终端都在基体表面，形成横向双扩散mos晶体管 (ldmos)。
14.一种双扩散mos晶体管的制造方法，包括如下步骤：见图3、图4，在p衬底1上离子注入形成nbl层2；见图3、图5，在nbl层2上生长n型外延层（n-epi）3；见图3、图6，离子注入形成n阱（nwell）5；见图3、图7，在n阱上形成厚氧化场（fox）6；见图3、图8，在n阱和n型外延层n-epi形成栅极氧化层（gox）11；见图3、图9，在n阱（nwell）5、栅极氧化层（gox）6和厚氧化场（fox）6上沉积多晶硅9（栅极）；见图3、图10，在多晶硅上沉积光刻胶12；见图3、图11，刻蚀光刻胶12；见图3、图12，刻蚀对应的多晶硅9（栅极）和栅极氧化层（gox）6；见图3、图13，去除光刻胶12；见图3、图14，沉积氧化层（oxide）10；见图3、图15，沉积光刻胶12；见图3、图16，蚀刻光刻胶12；见图3、图17，蚀刻对应氧化层（oxide）11；见图3、图18，去除光刻胶12；见图3、图19，离子注入形成p型体（pbody）4；见图3、图20，离子注入形成n+ 源极（source）7 ；见图3、图21，离子注入形成p+ ；见图3、图22，形成源极（source）7, 漏极（drain）8电极。
15.此半导体器件是横向双扩散晶体管（ldmos)器件，也可以是垂直双扩散晶体管（vdmos)器件. 栅极（gate)通过电极间电介质与基体隔离。
16.本发明的器件是n型或p型晶体管。
17.该器件通过栅极mask的设计,栅极形状不是单调的线条设计，而是或呈齿状，或有孔隔在其中。
18.本发明的ldmos器件，可以是分离半导体器件， 也可以是集成电路工艺中的ldmos
器件。
19.本发明中， 栅极gate poly 可灵活设计，只要在栅极gate poly 中刻蚀后沉积氧化层，由此gate poly的面积相应减小，在ldmos的开通电阻不会受到明显影响的同时，由于gate 面积减少，其寄生的crss和ciss却明显降低，从而降低上管的交叉电容crss (cross capacitance) 和输入电容ciss (input capacitance) 能有效地缩短其开关的时间，从而减低上管的开关损耗，都是本发明的保护范围。
20.显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。