增强型垂直HEMT器件结构的制作方法

增强型垂直hemt器件结构
技术领域
1.本技术属于半导体器件技术领域，更具体地说，是涉及一种增强型垂直hemt器件结构。


背景技术：

2.目前的hemt(high electron mobility transistor)，高电子迁移率晶体管按结构可分为横向结构和垂直结构，其中垂直结构主要应用于高功率模块中。因为现有的电路结构较复杂，而将hemt器件设置为增强型能够简化电路，因此，目前亟需应用于高功率模块的增强型垂直hemt器件，以降低电路设计时的复杂度。


技术实现要素：

3.本技术实施例的目的在于提供一种增强型垂直hemt器件结构，以解决现有技术中的电路设计较复杂的技术问题。
4.为实现上述目的，本技术采用的技术方案是提供了一种增强型垂直hemt器件结构，包括：
5.漏极；
6.通道层，位于所述漏极的一侧；
7.势垒层，位于所述通道层背离所述漏极的一侧，所述势垒层包括与所述通道层接触的第一表面、第二表面和第三表面，所述第二表面连接所述第一表面和所述第三表面，所述第一表面和所述第二表面相对于所述第三表面朝向所述漏极凸出设置，所述第三表面沿第一方向延伸，所述第二表面沿第二方向延伸，所述第一方向和所述第二方向相交设置；
8.栅极，位于所述势垒层背离所述通道层的一侧；
9.源极，位于所述势垒层背离所述通道层的一侧，所述源极和所述栅极沿所述第二方向间隔设置。
10.根据本技术的一个实施例，所述势垒层包括第一半导体，所述第一半导体包括所述第二表面和所述第三表面，所述第三表面和所述通道层的交界处能够形成与所述源极连通的第一电子气沟道。
[0011][0012]
根据本技术的一个实施例，所述第一半导体包括具有所述第二表面的第一连接部和具有所述第三表面的第二连接部，所述通道层背离所述漏极的一端具有凹部，所述第一连接部收容于所述凹部内，所述第二表面与所述凹部接触，所述第二连接部绕所述凹部设置。
[0013]
根据本技术的一个实施例，所述第一半导体包括具有所述第一表面的第三连接部，所述第三连接部沿所述第一方向延伸设置。
[0014]
根据本技术的一个实施例，所述势垒层还包括第二半导体，所述第一半导体和所述第二半导体层叠设置，所述第二半导体位于靠近所述栅极的一侧。
[0015]
根据本技术的一个实施例，所述增强型垂直hemt器件结构还包括电流阻挡层，所述电流阻挡层设置于所述漏极靠近所述栅极的一侧，所述通道层沿所述栅极靠近所述漏极方向贯穿所述电流阻挡层。
[0016]
根据本技术的一个实施例，所述通道层包括贯穿所述电流阻挡层的凸出部，所述凸出部在所述漏极所在平面的投影与所述第一表面在所述漏极所在平面的投影交叠。
[0017]
根据本技术的一个实施例，所述电流阻挡层关于所述凸出部对称设置。
[0018]
根据本技术的一个实施例，所述第三表面为极性表面，所述第二表面为非极性表面。
[0019]
根据本技术的一个实施例，所述第一方向和所述第二方向的夹角为20
°
～80
°
。
[0020]
本技术提供的增强型垂直hemt器件结构至少具有如下的有益效果：源极和势垒层之间所产生的电子可以先从第三表面与源极的连接处开始传输，随后来到第二表面。因为第二表面沿第二方向延伸，第二方向为由源极至漏极的方向，所以二维电子气来到第二表面时二维电子气的浓度相对于其在第三表面的浓度会降至较低的程度。。如此，在栅极未施加电压时，器件处于关态；对栅极施加正电压便可使得器件处于开态，从而实现了器件的增强型工作方式，进而降低了电路设计时的复杂度。
附图说明
[0021]
为了更清楚地说明本技术实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0022]
图1为本技术实施例提供的增强型垂直hemt器件结构的剖视图。
[0023]
其中，图中各附图标记：
[0024]
1-漏极；2-通道层；21-凸出部；3-势垒层；31-第一表面；32-第二表面；33-第三表面；34-第一半导体；341-第一连接部；342-第二连接部；343-第三连接部；35-第二半导体；4-栅极；5-源极；6-第一电子气沟道；7-第二电子气沟道；8-电流阻挡层；9-缓冲层。
具体实施方式
[0025]
为了使本技术所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本技术，并不用于限定本技术。
[0026]
需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。
[0027]
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本技术的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
[0028]
如图1所示，本技术实施例提供了一种增强型垂直hemt器件结构。该增强型垂直
hemt器件结构包括漏极1、通道层2、势垒层3、栅极4和源极5。通道层2位于漏极1的一侧，势垒层3位于通道层2背离漏极1的一侧，势垒层3包括与通道层2接触的第一表面31、第二表面32和第三表面33，第二表面32连接第一表面31和第三表面33，第一表面31和第二表面32相对于第三表面33朝向漏极1凸出设置，第三表面33沿第一方向延伸，第二表面32沿第二方向延伸，第一方向和第二方向相交设置。栅极4位于势垒层3背离通道层2的一侧。源极5位于势垒层3背离通道层2的一侧，源极5和栅极4沿第二方向间隔设置。
[0029]
关于增强型垂直hemt器件结构的原理如下：当栅极4不加电压时，源极5和势垒层3之间所产生的电子无法传输，器件处于关态状态。当栅压为正电压时，栅极4下方的产生电子，电子可以从源极5传输到漏极1，此时器件处于开态。
[0030]
其中，上述二维电子气可以先从第三表面33与源极5的连接处开始传输，随后来到第二表面32。第一方向对应图1中的x方向，第二方向对应图1中的y方向。因为第二表面32沿y方向延伸，y方向为由源极5至漏极1的方向，所以二维电子气来到第二表面32时，二维电子气的浓度相对于其在第三表面33的浓度会降低。如此，对栅极4不施加电压便可使得器件处于关态，从而实现了器件的增强型工作方式，进而降低了电路设计时的复杂度。
[0031]
在一些实施例中，第三表面33为极性表面，第二表面32为非极性表面。极性表面就是表面上净电荷不为0的表面，非极性面就是表面电荷为0的表面。将第二表面32设置为非极性表面能够降低甚至消除了极化效应，从而使得位于第二表面32处的二维电子气浓度较低，只有对栅极4施加足够高的正电压，才能够在第二表面32处感应出足够多的电子。
[0032]
关于第一表面31的极性，在此不做具体的限定，可以与第三表面33一样都设置为极性表面。
[0033]
在一些实施例中，势垒层3包括第一半导体34，第一半导体34包括第二表面32和第三表面33，第三表面33和通道层2的交界处能够形成与源极5连通的第一电子气沟道6。
[0034]
基于势垒层3与通道层2具有不同能隙及晶格常数，因此两者的接触面附近的能带弯曲，从而在通道层2内形成一位能阱(potential well)。如此，使得通道层2中的载流子(例如电子)汇聚于该位能阱中，进而在通道层2中形成具有高载流子浓度及迁移率的二维电子气沟道，该二维电子气沟道可作为源极5电极和漏极1电极之间的电流通道。
[0035]
其中，上述第一半导体34可采用algan进行制备。在通道层2和第三表现的交界处所形成的第一电子气沟道6也就是上述二维电子气沟道。
[0036]
在第一半导体34和源极5的共同作用下，所形成的电子能够通过沿着第一电子气沟道6传输。因为第一电子气沟道6没有掺杂其余的元素，并且电子在沟道内的运动方向受限较小，所以提高了电子的迁移率。
[0037][0038]
在一些实施例中，第一半导体34包括具有第二表面32的第一连接部341和具有第三表面33的第二连接部342。第一连接部341和第二连接部342相连，第二连接部342远离第一连接部341的一端与源极5接触。通道层2背离漏极1的一端具有凹部，第一连接部341收容于凹部内，第二表面32与凹部接触，第二连接部342绕凹部设置。
[0039]
在通道层2设置凹部，并在凹部内设置具有第二表面32的第一连接部341。再加上第二表面32为非极性表面，进一步提高了二维电子气的浓度在第二表面32处的下降速度。
[0040]
第一半导体34包括具有第一表面31的第三连接部343，第三连接部343沿第一方向
延伸设置。电子从源极5传输到漏极1时，第三连接部343处具有极少的电子。关于第三连接部343设置的厚度可与第一连接部341及第二连接部342相等，也可小于第一连接部341及第二连接部342的厚度，在此不做具体的限定，可根据实际情况确定。
[0041]
在一些实施例中，势垒层3还包括第二半导体35，第一半导体34和第二半导体35层叠设置，第二半导体35位于靠近栅极4的一侧。
[0042]
可对势垒层3的各半导体的材料和厚度进行调整，从而调节能带结构，极化场强度及载流子分布，进而调节了势垒层3和通道层2之间的交界处的二维电子气的载流子分布及迁移率。其中，上述第二半导体35可采用p极性gan进行制备。
[0043]
在一些实施例中，增强型垂直hemt器件结构还包括电流阻挡层8。电流阻挡层8设置于漏极1靠近栅极4的一侧，通道层2沿栅极4靠近漏极1方向贯穿电流阻挡层8。
[0044]
上述电流阻挡层8也可采用p极性gan进行制备，该电流阻挡层8能够对电子进行有效的阻挡，缩小了通道层2的传送通道，从而使得电子通过通道层2传输的速度进一步降低，进而降低了传输至漏极1的二维电子气的浓度。在阻断状态下，两个对称的p极性gan可以屏蔽栅极拐角处的电场，起到保护栅极的作用。
[0045]
在一些实施例中，通道层2包括贯穿电流阻挡层8的凸出部21，凸出部21在漏极1所在平面的投影与第一表面31在漏极1所在平面的投影交叠。如此设置，能够对电子直接进行阻挡。
[0046]
在一些实施例中，电流阻挡层8可关于凸出部21对称设置，以便适应垂直型器件的内部构造。
[0047]
此外，电流阻挡层8和漏极1之间还可以设置缓冲层9、衬底等膜层，以便在缓冲层9的基础上对电流阻挡层8、通道层2等进行制备。
[0048]
在一些实施例中，第一方向和第二方向的夹角为20
°
～80
°
。即，第二表面32和第三表面33之间的夹角范围为20
°
～80
°
。示例性的，本技术实施例中的第二表面32和第三表面33之间的夹角可为45
°
。如此设置，加快了二维电子气浓度在第二表面32处的下降速度。
[0049]
以上所述仅为本技术的较佳实施例而已，并不用以限制本技术，凡在本技术的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本技术的保护范围之内。