半导体结构的制作方法及半导体结构与流程

1.本技术涉及集成电路技术领域，特别是涉及一种半导体结构的制作方法及半导体结构。


背景技术：

2.dram(英文：dynamic random access memory，中文：动态随机存取存储器)由多个存储单元构成，每个存储单元包括电容和晶体管。晶体管的栅极与字线连接，晶体管的漏极与位线连接，晶体管的源极与电容连接。通过字线上的电压信号控制晶体管的开闭，进而通过位线读取存储在电容中的数据信息，或者通过位线将数据信息写入到电容中进行存储。
3.其中，电容通过其下电极与电容连接垫(英文：landing pad)连接，以通过晶体管与位线形成存取通路。现有技术中，先铺设金属材料，再对金属材料进行图形化，形成多个彼此间隔的电容连接垫。
4.然而，随着半导体集成电路器件特征尺寸的不断缩小，残留的金属材料会造成电容连接垫之间短路，降低半导体结构的良率。


技术实现要素：

5.基于此，有必要针对现有技术中的残留金属造成电容连接垫之间短路的问题提供一种半导体结构的制作方法及半导体结构。
6.为了实现上述目的，一方面，本发明提供了一种半导体结构的制作方法，包括：
7.提供衬底，所述衬底上形成彼此间隔的多条位线、一一对应覆盖所述多条位线的多个绝缘结构、以及阻挡层，相邻所述绝缘结构之间形成第一填充孔，所述阻挡层覆盖在所述第一填充孔内和所述绝缘结构上；
8.去除所述绝缘结构的部分区域覆盖的阻挡层，并于暴露的绝缘结构上和所述第一填充孔上形成填充结构，相邻所述填充结构之间形成与所述第一填充孔连通的第二填充孔；
9.于所述第一填充孔和所述第二填充内形成电容接触结构。
10.在其中一个实施例中，所述第一填充孔在所述衬底上的正投影与所述第二填充孔在所述衬底上的正投影部分重合；
11.去除所述绝缘结构的部分区域覆盖的阻挡层，并于暴露的绝缘结构上和所述第一填充孔上形成填充结构，包括：
12.于所述第一填充孔内形成牺牲层，并去除所述绝缘结构的部分区域覆盖的阻挡层；
13.于所述牺牲层的部分区域和暴露的绝缘结构上形成填充结构；
14.去除所述牺牲层。
15.在其中一个实施例中，于所述第一填充孔内形成牺牲层，并去除所述绝缘结构的部分区域覆盖的阻挡层，包括：
16.于所述阻挡层上形成牺牲层；
17.回刻所述牺牲层和所述绝缘结构的部分区域覆盖的阻挡层，以使所述牺牲层的顶表面低于所述第一填充孔的开口。
18.在其中一个实施例中，所述牺牲层的顶表面与所述第一填充孔的开口之间的距离为10nm～30nm。
19.在其中一个实施例中，所述牺牲层的材料为旋涂介质层或者硼磷硅玻璃。
20.在其中一个实施例中，于所述牺牲层的部分区域和暴露的绝缘结构上形成填充结构，包括：
21.于所述绝缘结构和所述牺牲层上形成填充层；
22.通过掩膜刻蚀所述填充层形成所述填充结构，所述掩膜在所述衬底上的正投影与所述第一填充孔在所述衬底上的正投影部分重合。
23.在其中一个实施例中，所述填充层与所述绝缘结构的刻蚀选择比大于3:1。
24.在其中一个实施例中，所述绝缘结构的材料为sin，所述填充层的材料为sibn或者sicn。
25.在其中一个实施例中，于所述绝缘结构和所述牺牲层上形成填充层，包括：
26.采用炉管工艺于所述绝缘结构和所述牺牲层上沉积sibn，形成所述填充层；或者，
27.采用薄膜制程工艺于所述绝缘结构和所述牺牲层上沉积sicn，形成所述填充层。
28.在其中一个实施例中，通过掩膜刻蚀所述填充层形成所述填充结构，包括：
29.于所述填充层上形成掩膜；
30.向反应腔内通入刻蚀气体，以刻蚀所述填充层形成填充结构；
31.去除所述掩膜。
32.在其中一个实施例中，所述刻蚀气体包括c4f8气体和c4f6气体。
33.在其中一个实施例中，c4f8气体的流量为10sccm～50sccm，c4f6气体的流量为15sccm～60sccm。
34.在其中一个实施例中，所述反应腔的压力为10mtorr～30mtorr。
35.在其中一个实施例中，于所述第一填充孔和所述第二填充内形成电容接触结构，包括：
36.于所述填充结构上、以及所述第一填充孔和所述第二填充内形成接触层；
37.采用平坦化工艺去除所述填充结构上的接触层，所述第一填充孔和所述第二填充内的接触层形成所述电容接触结构。
38.在其中一个实施例中，还包括：
39.于所述衬底上形成彼此间隔的多条位线；
40.采用光刻工艺在所述多条位线上一一对应形成绝缘结构，相邻所述绝缘结构之间形成第一填充孔；
41.于所述第一填充孔内和所述绝缘结构上形成阻挡层。
42.本发明还提供了一种半导体结构，采用上述实施例提供的制作方法制备而成。
43.本发明的半导体结构的制作方法及半导体结构具有如下有益效果：
44.衬底上形成有彼此间隔的多条位线、一一对应覆盖多条位线的多个绝缘结构、以及阻挡层，相邻绝缘结构之间形成有第一填充孔，阻挡层覆盖在第一填充孔内和绝缘结构
上，先去除绝缘结构的部分区域覆盖的阻挡层，并于暴露的绝缘结构上和第一填充孔内形成填充结构，相邻填充结构之间形成与第一填充孔连通的第二填充孔，再于第一填充孔和第二填充孔内形成电容接触结构，电容接触结构之间通过绝缘结构和填充结构隔开，可以有效避免电容接触结构之间短路，提高半导体结构的良率。
附图说明
45.为了更清楚地说明本技术实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
46.图1为相关技术中提供的半导体结构的制作方法中第一步所得结构的剖面示意；
47.图2为相关技术中提供的半导体结构的制作方法中第二步所得结构的剖面示意；
48.图3为相关技术中提供的半导体结构的制作方法中第三步所得结构的剖面示意；
49.图4为相关技术中提供的半导体结构的制作方法中第四步所得结构的剖面示意；
50.图5为一实施例中提供的半导体结构的制作方法的流程图；
51.图6为一实施例中提供的半导体结构的制作方法中步骤s502所得结构的截面结构示意图；
52.图7为一实施例中提供的半导体结构的制作方法中步骤s504所得结构的截面结构示意图；
53.图8为一实施例中提供的半导体结构的制作方法中步骤s506所得结构的截面结构示意图；
54.图9为一实施例中提供的半导体结构的制作方法中步骤s504的流程图；
55.图10为一实施例中提供的半导体结构的制作方法中步骤s902所得结构的截面结构示意图；
56.图11为一实施例中提供的半导体结构的制作方法中步骤s904所得结构的截面结构示意图；
57.图12为一实施例中提供的半导体结构的制作方法中步骤s906所得结构的截面结构示意图；
58.图13为一实施例中提供的半导体结构的制作方法中步骤s902的流程图；
59.图14为一实施例中提供的半导体结构的制作方法中步骤s1302所得结构的截面结构示意图；
60.图15为一实施例中提供的半导体结构的制作方法中步骤s1304所得结构的截面结构示意图；
61.图16为一实施例中提供的半导体结构的制作方法中步骤s904的流程图；
62.图17为一实施例中提供的半导体结构的制作方法中步骤s1602所得结构的截面结构示意图；
63.图18为一实施例中提供的半导体结构的制作方法中步骤s1604所得结构的截面结构示意图；
64.图19为一实施例中提供的半导体结构的制作方法中步骤s1604的流程图；
65.图20为一实施例中提供的半导体结构的制作方法中步骤s506的流程图；
66.图21为一实施例中提供的半导体结构的制作方法中步骤s2002所得结构的截面结构示意图；
67.图22为一实施例中提供的半导体结构的制作方法中步骤s2204所得结构的截面结构示意图；
68.图23为一实施例中提供的半导体结构的制作方法的流程图；
69.图24为一实施例中提供的半导体结构的制作方法的流程图。
70.附图标记说明：
71.1、衬底；2、位线；3、第一介质层；4、连通孔；5、阻挡层；6、电容接触层；7、电容连接垫；8、第二介质层；
72.10、衬底；20、位线；30、绝缘结构，31、第一填充孔；40、阻挡层；50、填充结构，51、第二填充孔，52、填充层；60、电容接触结构，61、接触层；70、牺牲层；80、掩膜。
具体实施方式
73.为了便于理解本技术，下面将参照相关附图对本技术进行更全面的描述。附图中给出了本技术的首选实施例。但是，本技术可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本技术的公开内容更加透彻全面。
74.除非另有定义，本文所使用的所有的技术和科学术语与属于本技术的技术领域的技术人员通常理解的含义相同。本文中在本技术的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本技术。
75.应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层、掺杂类型和/或部分，这些元件、部件、区、层、掺杂类型和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层、掺杂类型或部分与另一个元件、部件、区、层、掺杂类型或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层、掺杂类型或部分可表示为第二元件、部件、区、层或部分；举例来说，可以将第一掺杂类型成为第二掺杂类型，且类似地，可以将第二掺杂类型成为第一掺杂类型；第一掺杂类型与第二掺杂类型为不同的掺杂类型，譬如，第一掺杂类型可以为p型且第二掺杂类型可以为n型，或第一掺杂类型可以为n型且第二掺杂类型可以为p型。
76.空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。此外，器件也可以包括另外地取向(譬如，旋转90度或其它取向)，并且在此使用的空间描述语相应地被解释。
77.在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应明白，当术语“组成”和/或“包括”在该说明书中使用时，可以确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。同时，在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
78.这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例，这样可以预期由于例如制造技术和/或容差导致的所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造技术导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不表示器件的区的实际形状，且并不限定本发明的范围。
79.随着半导体集成电路器件特征尺寸的不断缩小，电容在衬底上的正投影面积逐渐减小。为了获得较大的电容，可以在衬底上制作堆叠层并在堆叠层中形成暴露电容连接垫的深槽，并以深槽侧壁提供对应该电容连接垫的电容的主要极板面积。现有电容连接垫处的接触电阻较大，可以通过增大电容连接垫的面积来改善接触电阻。
80.相关技术中，在衬底上形成多条彼此间隔的位线、以及一一对应覆盖多条位线的多个第一介质层之后，相邻第一介质层之间形成连通孔，先在连通孔内和第一介质层上铺设阻挡层。如图1所示，衬底1形成有多条位线2，每条位线2上覆盖有第一介质层3，相邻第一介质层3之间形成连通孔4，连通孔4内和第一介质层3上铺设有阻挡层5。
81.再在阻挡层上铺设电容接触层。如图2所示，连通孔4内和第一介质层3上的阻挡层5上铺设有电容接触层6，电容接触层6填满连通孔4。
82.然后图形化刻蚀电容接触层和阻挡层，形成多个彼此间隔的电容连接垫，电容连接垫位于连通孔内和相邻第一介质层上。如图3所示，电容接触层6和阻挡层5经过图形化刻蚀变成多个彼此间隔的电容连接垫7，电容连接垫7与连通孔4一一对应，电容连接垫7位于对应的连通孔4内、以及连通孔4邻接的第一介质层3的第一区域上，电容连接垫7之间通过第一介质层3的第二区域间隔开，第二区域为第一介质层3除第一区域之外的区域。
83.最后在电容连接垫之间、以及连通孔内填充第二介质层。如图4所示，第一介质层3的第二区域、以及连通孔4内的电容连接垫7上均设有第二介质层8，连通孔4内电容连接垫7上的第二介质层8与连通孔4邻接的第一介质层3第二区域上的第二介质层8连成一体，第一介质层3第二区域上的第二介质层8与第一介质层3连成一体。
84.其中，第一介质层3和第二介质层8为sin层，阻挡层5为tin层，电容接触层6为w层。电容连接垫7从连通孔4内延伸到连通孔4外第一介质层3的第一区域上，接触面积增大，接触电阻减小。而且电容连接垫7之间设有第二介质层8，可以起到绝缘和支撑的作用。
85.然而，受到光刻工艺的限制，随着半导体集成电路器件特征尺寸的不断缩小，图形化刻蚀电容接触层和阻挡层容易出现残留，电容接触层和/或阻挡层残留会造成电容连接垫之间短路，降低半导体结构的良率。
86.基于以上原因，本发明提供了一种半导体结构的制作方法及半导体结构，改变形成电容接触层和介质层的先后顺序，先形成特定图形的介质层，再将电容接触层填充在介
质层之间，可以有效避免电容接触层在图形化的过程中出现残留而短路，从而提高半导体结构的良率。
87.请参阅图5，本发明提供一种半导体结构的制作方法，该制作方法包括如下步骤：
88.步骤s502，提供衬底，衬底上形成彼此间隔的多条位线、一一对应覆盖多条位线的多个绝缘结构、以及阻挡层，相邻绝缘结构之间形成第一填充孔，阻挡层覆盖在第一填充孔内和绝缘结构上。
89.图6为一实施例中提供的步骤s502执行之后的半导体结构的剖面图。参阅图6，衬底10上设有多条彼此间隔的位线20，每条位线20上对应覆盖有一个绝缘结构30，相邻绝缘结构30之间形成第一填充孔31，第一填充孔31内和绝缘结构30上覆盖有阻挡层40。
90.步骤s504，去除绝缘结构的部分区域覆盖的阻挡层，并于暴露的绝缘结构上和第一填充孔上形成填充结构，相邻填充结构之间形成与第一填充孔连通的第二填充孔。
91.图7为一实施例中提供的步骤s504执行之后的半导体结构的剖面图。参阅图7，绝缘结构30的部分区域上覆盖的阻挡层40已被去除，改为设置填充结构50，填充结构50不但覆盖暴露的绝缘结构40上，而且横向扩展到第一填充孔31的部分区域上，相邻填充结构50之间形成第二填充孔51，第二填充孔51与第一填充孔31连通。
92.步骤s506，于第一填充孔和第二填充孔内形成电容接触结构。
93.图8为一实施例中提供的步骤s506执行之后的半导体结构的剖面图。参阅图8，第一填充孔31和第二填充孔51内填满电容接触结构60，电容接触结构60从第一填充孔内31内延伸至第一填充孔31外的绝缘结构30的一部分区域上，绝缘结构30的另一部分区域上设有填充结构50，将相邻电容接触结构60间隔开。
94.上述半导体结构的制作方法，衬底上形成有彼此间隔的多条位线、一一对应覆盖多条位线的多个绝缘结构、以及阻挡层，相邻绝缘结构之间形成有第一填充孔，阻挡层覆盖在第一填充孔内和绝缘结构上，先去除绝缘结构的部分区域覆盖的阻挡层，并于暴露的绝缘结构上和第一填充孔内形成填充结构，相邻填充结构之间形成与第一填充孔连通的第二填充孔，再于第一填充孔和第二填充孔内形成电容接触结构，电容接触结构之间通过绝缘结构和填充结构隔开，可以有效避免电容接触结构之间短路，提高半导体结构的良率。
95.在一些实施例中，如图7所示，第一填充孔31在衬底10上的正投影与第二填充孔51在衬底10上的正投影部分重合，即第一填充孔31在衬底10上的正投影的一部分区域，与第二填充孔51在衬底10上的正投影的一部分区域重合，且第一填充孔31在衬底10上的正投影的另一部分区域，与第二填充孔51在衬底10上的正投影的另一部分区域不重合。例如，第一填充孔31的不重合区域和第二填充孔51的不重合区域分别位于重合区域的相反两侧。
96.上述实施例中，第一填充孔在衬底上的正投影与第二填充孔在衬底上的正投影部分重合，一方面第二填充孔可以与第一填充孔连通，另一方面第二填充孔在衬底上的正投影还可以与绝缘结构在衬底上的正投影部分重合，这样在第一填充孔和第二填充孔内形成的电容接触结构，可以从第一填充孔内延伸至第一填充孔外的绝缘结构的一部分区域上，电容接触结构的接触面积较大，接触电阻较小。
97.相应地，请参阅图9，步骤s504包括：
98.步骤s902，于第一填充孔内形成牺牲层，并去除绝缘结构的部分区域覆盖的阻挡层。
99.图10为一实施例中提供的步骤s902执行之后的半导体结构的剖面图。参阅图10，第一填充孔31内形成有牺牲层70，牺牲层70覆盖在阻挡层40的部分区域上，阻挡层40未覆盖牺牲层70的部分已被去除，阻挡层40仅覆盖在绝缘结构30的部分区域上。
100.步骤s904，于牺牲层的部分区域和暴露的绝缘结构上形成填充结构。
101.图11为一实施例中提供的步骤s904执行之后的半导体结构的剖面图。参阅图11，暴露的绝缘结构30和牺牲层70的部分区域上形成有填充结构50，填充结构50之间形成第二填充孔51，第二填充孔51的一部分区域延伸至暴露的绝缘结构30上，另一部分区域延伸至第一填充孔31内的牺牲层70上。
102.步骤s906，去除牺牲层。
103.图12为一实施例中提供的步骤s906执行之后的半导体结构的剖面图。参阅图12，第一填充孔31内的牺牲层70已被去除，第二填充孔51可以延伸至第一填充孔31内的阻挡层40上。
104.上述实施例中，先在第一填充孔内形成牺牲层，可以利用牺牲层占据第一填充孔内的空间，使得填充结构形成在第一填充孔上，同时去除绝缘结构的部分区域覆盖的阻挡层，后续形成的填充结构可以与绝缘结构连成一体，将相邻电容接触结构间隔开。再在牺牲层的部分区域和暴露的绝缘结构上形成填充结构，填充结构之间形成第二填充孔，第二填充孔的一部分区域延伸至暴露的绝缘结构上，另一部分区域延伸至第一填充孔内的牺牲层上。最后去除牺牲层，露出第一填充孔内的阻挡层，第二填充孔和第一填充孔内形成的电容接触结构可以从第一填充孔内的阻挡层上延伸至第一填充孔外的绝缘结构上，电容接触结构的接触面积较大，接触电阻较小。
105.在一些实施例中，请参阅图13，步骤s902包括：
106.步骤s1302，于阻挡层上形成牺牲层。
107.图14为一实施例中提供的步骤s1302执行之后的半导体结构的剖面图。参阅图14，绝缘结构30上和第一填充孔31内的阻挡层40上均覆盖有牺牲层70，第一填充孔31内的牺牲层70填满第一填充孔31。
108.步骤s1304，回刻牺牲层和绝缘结构的部分区域覆盖的阻挡层，以使牺牲层的顶表面低于第一填充孔的开口。
109.图15为一实施例中提供的步骤s1304执行之后的半导体结构的剖面图。参阅图15，牺牲层70高于第一填充孔31开口的部分被去除，阻挡层40未覆盖牺牲层70的部分也被去除，绝缘结构30的部分区域暴露出来。
110.上述实施例中，先于阻挡层上形成牺牲层，再回刻牺牲层和绝缘结构的部分区域覆盖的阻挡层，以使牺牲层的顶表面低于第一填充孔的开口，从而在第一填充孔内形成牺牲层的同时，去除绝缘结构的部分区域覆盖的阻挡层，一举两得，减少工艺步骤，提高生产效率，降低实现成本。
111.示例性地，如图15所示，牺牲层70的顶表面与第一填充孔31的开口之间的距离为10nm～30nm，如牺牲层70的顶表面与第一填充孔31的开口之间的距离为10nm、15nm、20nm、25nm、30nm等。
112.上述实施例中，牺牲层的顶表面与第一填充孔的开口之间的距离为10nm～30nm，一方面有效去除第一填充孔外的阻挡层，另一方面可以保留第一填充孔内的阻挡层。
113.示例性地，牺牲层的材料为sod(英文：spin-on dielectric，中文：旋涂介质层)或者bpsg(英文：boro-phospho-silicate glass，中文：硼磷硅玻璃)。
114.上述实施例中，牺牲层的材料为sod或者bpsg，可以实现牺牲层的作用，并且实现成本低。
115.在一些实施例中，请参阅图16，步骤s904包括：
116.步骤s1602，于绝缘结构和牺牲层上形成填充层。
117.图17为一实施例中提供的步骤s1602执行之后的半导体结构的剖面图。参阅图17，第一填充孔31外的绝缘结构30上、以及第一填充孔31内的阻挡层40上均形成有填充层52，填充层52填满第一填充孔31。
118.步骤s1604，通过掩膜刻蚀填充层形成填充结构，掩膜在衬底上的正投影与第一填充孔在衬底上的正投影部分重合。
119.图18为一实施例中提供的步骤s1604执行之后的半导体结构的剖面图。参阅图18，填充层52上形成图形化的掩膜80，将填充层52变成图形一样的填充结构50，填充结构50间形成第二填充孔51，第二填充孔51的一部分区域延伸至绝缘结构30上，另一部分区域延伸至第一填充孔31内。
120.上述实施例中，先在绝缘结构和牺牲层上形成填充层，以使填充层覆盖整个表面，再通过掩膜刻蚀填充层形成填充结构，掩膜在衬底上的正投影与第一填充孔在衬底上的正投影部分重合，使得填充结构之间的第二填充孔的一部分区域延伸至绝缘结构上，另一部分区域延伸至第一填充孔内，第二填充孔和第一填充孔内形成的电容接触结构可以从第一填充孔内的阻挡层上延伸至第一填充孔外的绝缘结构上，电容接触结构的接触面积较大，接触电阻较小。
121.示例性地，填充层与绝缘结构的刻蚀选择比大于3:1，如填充层与绝缘结构的刻蚀选择比为4:1、5:1、6:1、7:1、8:1、9:1、10:1等。
122.上述实施例中，填充层与绝缘结构的刻蚀选择比大于3:1，刻蚀填充层形成填充结构时，绝缘结构刻蚀得较少，基本没有变化而得以保留，从而实现第二填充孔在衬底上的正投影与第一填充孔在衬底上的正投影部分重合，进而实现第二填充孔和第一填充孔内形成的电容接触结构可以从第一填充孔内的阻挡层上延伸至第一填充孔外的绝缘结构上。
123.示例性地，绝缘结构的材料为sin，填充层的材料为sibn或者sicn。
124.上述实施例中，绝缘结构的材料为sin，填充层的材料为sibn或者sicn，一方面填充层的材料与绝缘结构的材料相似，可以较好的融合；另一方面，填充层与绝缘结构的刻蚀选择比可以大于3:1。
125.进一步地，电容接触结构的材料为w，阻挡层的材料为tin。
126.上述实施例中，电容接触结构的材料为w，阻挡层的材料为tin，阻挡层可以在填充结构、绝缘结构与电容接触结构之间形成过渡，有利于电容结构结构固定在填充结构、绝缘结构上，同时阻挡层可以避免电容接触结构渗透到填充结构、绝缘结构中。
127.在其他实施例中，电容接触结构的材料还可以包括但不限于co、ni、ti、cu、al等金属材料，阻挡层的材料还可以包括但不限于钴层、铂层及钛钨层中至少一种。
128.在一种实现方式中，步骤s1602包括：采用炉管工艺于绝缘结构和牺牲层上沉积sibn，形成填充层。
129.在另一种实现方式中，步骤s1602包括：采用薄膜制程工艺于绝缘结构和牺牲层上沉积sicn，形成填充层。
130.上述实施例中，当填充层的材料为sibn时，采用炉管工艺沉积形成填充层；当填充层的材料为sicn时，采用薄膜制程工艺沉积形成填充层，根据不同的材料，选择对应的工艺沉积形成填充层，有利于提高填充层的质量。
131.在一些实施例中，请参阅图19，步骤s1604包括：
132.步骤s1902，于填充层上形成掩膜，掩膜在衬底上的正投影与第一填充孔在衬底上的正投影部分重合。
133.具体地，步骤s1902包括：于填充层上铺设光刻胶；采用光刻工艺对光刻胶图形化，形成掩膜。
134.步骤s1904，向反应腔内通入刻蚀气体，以刻蚀填充层形成填充结构。
135.步骤s1906，去除掩膜。
136.上述实施例中，先于填充层上形成掩膜，掩膜在衬底上的正投影与第一填充孔在衬底上的正投影部分重合，再向反应腔内通入刻蚀气体，以刻蚀填充层形成填充结构，使得刻蚀气体与掩膜配合，仅去除未覆盖掩膜的填充层，使得填充结构同时位于第一填充孔内和绝缘结构的部分区域上，填充结构之间的第二填充孔同时延伸到绝缘结构上和第一填充孔内，第二填充孔和第一填充孔内形成的电容接触结构可以从第一填充孔内的阻挡层上延伸至第一填充孔外的绝缘结构上。
137.示例性地，刻蚀气体包括c4f8气体和c4f6气体。
138.上述实施例中，刻蚀气体包括c4f8气体和c4f6气体，可以刻蚀填充层，保留绝缘结构。
139.示例性地，c4f8气体的流量为10sccm～50sccm，c4f6气体的流量为15sccm～60sccm。例如，c4f8气体的流量为10sccm，c4f6气体的流量为15sccm；或者，c4f8气体的流量为30sccm，c4f6气体的流量为40sccm；或者，c4f8气体的流量为50sccm，c4f6气体的流量为60sccm；或者，c4f8气体的流量为50sccm，c4f6气体的流量为15sccm；或者，c4f8气体的流量为10sccm，c4f6气体的流量为60sccm等。
140.上述实施例中，c4f8气体的流量为10sccm～50sccm，c4f6气体的流量为15sccm～60sccm，刻蚀形貌较好。
141.示例性地，反应腔的压力为10mtorr～30mtorr，如反应腔的压力为10mtorr、15mtorr、20mtorr、25mtorr、30mtorr等。
142.上述实施例中，反应腔的压力为10mtorr～30mtorr，刻蚀形貌较好。
143.在一种实现方式中，步骤s906包括：采用湿法刻蚀技术去除牺牲层。
144.在另一种实现方式中，步骤s906包括：采用蒸汽刻蚀技术去除牺牲层。
145.上述实施例中，采用湿法刻蚀或者蒸汽刻蚀的方式去除牺牲层，可以有效去除牺牲层。
146.在一些实施例中，请参阅图20，步骤s506包括：
147.步骤s2002，于填充结构上、以及第一填充孔和第二填充孔内形成接触层。
148.图21为一实施例中提供的步骤s2002执行之后的半导体结构的剖面图。参阅图21，填充结构50上、以及第一填充孔31和第二填充孔51内均形成有接触层61，接触层61填满第
一填充孔31和第二填充孔51。
149.步骤s2004，采用平坦化工艺去除填充结构上的接触层，第一填充孔和第二填充孔内的接触层形成电容接触结构。
150.具体地，步骤s2004包括：采用cmp(英文：chemical mechanical polishing，中文：化学机械抛光)技术对接触层进行研磨，直到露出填充结构。
151.图22为一实施例中提供的步骤s2004执行之后的半导体结构的剖面图。参阅图22，对接触层61进行研磨，直到露出填充结构50，接触层61变成多个彼此间隔的电容接触结构60，填充结构50位于电容接触结构60之间。
152.上述实施例中，先在填充结构上、以及第一填充孔和第二填充孔内形成接触层，再采用平坦化工艺去除填充结构上的接触层，即可留下第一填充孔和第二填充孔内的接触层形成电容接触结构，实现成本低。
153.在一些实施例，请参阅图23，该制作方法还包括：
154.步骤s2302，于衬底上形成彼此间隔的多条位线。
155.步骤s2304，采用光刻工艺在多条位线上一一对应形成绝缘结构，相邻绝缘结构之间形成第一填充孔。
156.步骤s2306，于第一填充孔和第二绝缘结构上形成阻挡层。
157.上述实施例中，先在衬底上形成彼此间隔的多条位线，再采用光刻工艺在多条位线上一一对应形成绝缘结构，相邻绝缘结构之间形成第一填充孔，最后在第一填充孔和第二绝缘结构上形成阻挡层，即可提供所需的衬底。
158.请参阅图24，提供一种半导体结构的制作方法，包括如下步骤：
159.步骤s2402，提供衬底，衬底上形成彼此间隔的多条位线、一一对应覆盖多条位线的多个绝缘结构、以及阻挡层，相邻绝缘结构之间形成第一填充孔，阻挡层覆盖在第一填充孔内和绝缘结构上，如图6所示。
160.步骤s2404，于阻挡层上形成牺牲层，如图14所示。
161.步骤s2406，回刻牺牲层和绝缘结构的部分区域覆盖的阻挡层，以使牺牲层的顶表面低于第一填充孔的开口，如图15所示。
162.步骤s2408，于绝缘结构和牺牲层上形成填充层，如图17所示。
163.步骤s2410，通过掩膜刻蚀填充层形成填充结构，掩膜在衬底上的正投影与第一填充孔在衬底上的正投影部分重合，如图18所示。
164.步骤s2412，去除牺牲层，如图12所示。
165.步骤s2414，于填充结构上、以及第一填充孔和第二填充孔内形成接触层，如图21所示。
166.步骤s2416，采用平坦化工艺去除填充结构上的接触层，第一填充孔和第二填充孔内的接触层形成电容接触结构，如图22所示。
167.具体地，衬底可以采用半导体材料、绝缘材料、导体材料或者它们的任意组合构成。衬底可以为单层结构，也可以为多层结构。例如，衬底可以是诸如硅(si)衬底、硅锗(sige)衬底、硅锗碳(sigec)衬底、碳化硅(sic)衬底、砷化镓(gaas)衬底、砷化铟(inas)衬底、磷化铟(inp)衬底或其它的iii/v半导体衬底或ii/vi半导体衬底。或者，还例如，衬底可以是包括诸如si/sige、si/sic、绝缘体上硅(soi)或绝缘体上硅锗的层状衬底。因此衬底的
类型不应限制本公开的保护范围。
168.衬底内可以形成有浅沟槽隔离结构(shallow trench isolation，简称sti)，浅沟槽隔离结构可以于衬底内隔离出若干个间隔排布的有源区(active area，简称aa)。
169.在衬底包括p型衬底的实施例中，可以通过注入n型离子以形成源区；与之对应的，在衬底包括n型衬底的实施例中，可以通过注入p型离子以形成源区。
170.有源区可以为p型有源区，也可以为n型有源区。p型有源区可以形成nmos器件，n型有源区可以形成pmos器件。
171.采用化学机械研磨工艺使得所述衬底的上表面平坦化，以优化器件的工作性能及可靠性。可以设置侧壁保护材料层为停止层进行化学机械研磨工艺，通过设置过研磨(over polish)的时间使得衬底的上表面还保留预设厚度的侧壁保护材料层，以避免化学机械研磨工艺给衬底的上表面造成损伤，并且保留的预设厚度的侧壁保护材料层，可以避免后续的刻蚀工艺对衬底的上表面造成损伤。
172.沉积工艺可以包括但不限于化学气相沉积工艺(chemical vapor deposition，cvd)、原子层沉积工艺(atomic layer deposition，ald)、高密度等离子沉积(high density plasma，hdp)工艺、等离子体增强沉积工艺及旋涂介质层(spin-on dielectric，sod)等工艺中的一种或多种。
173.应该理解的是，虽然图5、图9、图13、图16、图19、图20、图23和图24的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图5、图9、图13、图16、图19、图20、图23和图24中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
174.本发明还提供一种半导体结构(图未示出)，该半导体结构采用上述实施例提供的制作方法制备而成。
175.以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
176.以上所述实施例仅表达了本技术的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本技术构思的前提下，还可以做出若干变形和改进，这些都属于本技术的保护范围。因此，本技术专利的保护范围应以所附权利要求为准。