碳化硅LDMOSFET器件制造方法及碳化硅LDMOSFET器件与流程

碳化硅ldmosfet器件制造方法及碳化硅ldmosfet器件
技术领域
1.本发明涉及半导体领域，具体地涉及一种碳化硅ldmosfet器件制造方法以及一种碳化硅ldmosfet器件。


背景技术：

2.双扩散金属氧化物半导体场效应管(double-diffused mos，简称dmos)具有耐压高、功耗低、大电流驱动能力等特点，广泛采用于电源管理电路中。双扩散金属氧化物半导体场效应管主要有两种类型，垂直双扩散金属氧化物半导体场效应管（vertical double-diffused mosfet，简称vdmosfet）和横向双扩散金属氧化物半导体场效应管（lateral double-diffused mosfet，简称ldmosfet）。
3.对于ldmosfet，导通电阻和击穿电压是两个重要指标，其外延层的厚度、掺杂浓度、漂移区的长度是最重要的特性参数。通常，可以通过增加沟道长度和漂移区的长度来提高击穿电压，但是这样会增加ldmosfet的导通电阻。现有的ldmosfet通常采用硅衬底，由于硅的禁带宽度（1.1ev）不够宽，临界击穿场强（0.3mv/cm）不高，因此器件的击穿电压不高。目前，亟需研究一种高击穿电压、低导通电阻的ldmosfet器件。


技术实现要素：

4.本发明实施方式的目的是提供一种碳化硅ldmosfet器件制造方法及碳化硅ldmosfet器件，以提高击穿电压、降低导通电阻。
5.为了实现上述目的，本发明第一方面提供一种碳化硅ldmosfet器件制造方法，所述方法包括：在p型碳化硅衬底上形成碳化硅外延层，在碳化硅外延层上粘接p型硅层；对粘接的p型硅层进行刻蚀处理，在p型硅层内形成两个延伸至碳化硅外延层的沟槽；分别沿两个沟槽的底部对碳化硅外延层进行离子掺杂形成沟道区；对两个沟槽外侧的p型硅层进行离子掺杂形成n型漂移区，在两个沟槽内填充氧化物形成填充沟槽，使得两个填充沟槽之间的p型硅层形成为p型体区；对两个填充沟槽进行刻蚀处理，去除两个填充沟槽内的一部分氧化物，两个填充沟槽内预留的氧化物形成为场板隔离介质层；在刻蚀后的填充沟槽内填充多晶硅形成多晶硅栅极；在p型体区和n型漂移区形成源漏区。
6.进一步地，所述对粘接的p型硅层进行刻蚀处理，在p型硅层内形成两个延伸至碳化硅外延层的沟槽，包括：在p型硅层上涂覆光刻胶，通过光刻处理形成刻蚀窗口；沿刻蚀窗口对p型硅层进行刻蚀处理，形成延伸至碳化硅外延层的沟槽。
7.进一步地，所述分别沿两个沟槽的底部对碳化硅外延层进行离子掺杂形成沟道区，包括：采用离子注入工艺在沟槽底部的碳化硅外延层注入p型离子，形成与p型体区相接
的p型碳化硅掺杂区，p型碳化硅掺杂区作为p型体区与n型漂移区之间的沟道区。
8.进一步地，所述对两个沟槽外侧的p型硅层进行离子掺杂形成n型漂移区，在两个沟槽内填充氧化物形成填充沟槽，使得两个填充沟槽之间的p型硅层形成为p型体区，包括：在两个沟槽外侧的p型硅层中注入n型离子，形成n型漂移区；在两个沟槽内填充氧化物形成填充沟槽；对填充沟槽进行平坦化处理，使得两个填充沟槽之间的p型硅层形成为p型体区。
9.进一步地，所述对两个填充沟槽进行刻蚀处理，去除两个填充沟槽内的一部分氧化物，两个填充沟槽内预留的氧化物形成为场板隔离介质层，包括：对填充沟槽进行光刻及干法刻蚀处理，去除两个填充沟槽内的靠近p型体区的氧化物，预留沟槽底部的氧化物以及靠近n型漂移区的氧化物，预留的氧化物形成为场板隔离介质层。
10.进一步地，所述在刻蚀后的填充沟槽内填充多晶硅形成多晶硅栅极，包括：在两个填充沟槽的靠近p型体区的一侧生长氧化物形成栅氧化层；在刻蚀后的填充沟槽内沉积多晶硅，同时对多晶硅进行掺杂，形成两个多晶硅栅极。
11.进一步地，所述在p型体区和n型漂移区形成源漏区，包括：采用光刻及离子注入工艺，在p型体区形成源区，在n型漂移区形成漏区。
12.进一步地，所述p型碳化硅衬底和所述碳化硅外延层的材料均为4h-sic。
13.本发明第二方面提供一种碳化硅ldmosfet器件，包括p型衬底、p型体区、n型漂移区以及栅极，还包括：沟道区，所述沟道区与p型体区相接；所述p型衬底为p型碳化硅衬底，所述p型碳化硅衬底上形成有碳化硅外延层；所述沟道区通过以下方式形成：在碳化硅外延层上粘接p型硅层；对粘接的p型硅层进行刻蚀处理，在p型硅层内形成两个延伸至碳化硅外延层的沟槽；分别沿两个沟槽的底部对碳化硅外延层进行离子掺杂，形成两个与p型体区相接的沟道区。
14.进一步地，所述p型体区和n型漂移区通过以下方式形成：对两个沟槽外侧的p型硅层进行离子掺杂形成n型漂移区，在两个沟槽内填充氧化物形成填充沟槽，使得两个填充沟槽之间的p型硅层形成为p型体区。
15.进一步地，还包括：场板隔离介质层，所述场板隔离介质层与n型漂移区相接；所述场板隔离介质层通过以下方式形成：对填充沟槽进行选择性刻蚀，去除两个填充沟槽内的靠近p型体区的氧化物，预留沟槽底部的氧化物以及靠近n型漂移区的氧化物，预留的氧化物形成为场板隔离介质层。
16.进一步地，所述栅极有两个，两个栅极通过以下方式形成：在两个填充沟槽的靠近p型体区的一侧生长氧化物形成栅氧化层；在刻蚀后的填充沟槽内沉积多晶硅，同时对多晶硅进行掺杂，形成两个多晶硅栅极。
17.进一步地，所述p型体区内形成有源区，所述n型漂移区内形成有漏区。
18.进一步地，所述p型碳化硅衬底和所述碳化硅外延层的材料均为4h-sic。
19.本发明提供的碳化硅ldmosfet器件制造方法，具有以下优势：（1）采用碳化硅衬底，在碳化硅衬底上外延形成碳化硅外延层，在碳化硅外延层形成沟道区，从而形成碳化硅ldmosfet器件。碳化硅ldmosfet利用碳化硅材料的高击穿特性，相较于硅衬底的ldmosfet，提高了器件的击穿电压。
20.（2）在碳化硅外延层上粘接一硅层，通过对粘接的硅层进行刻蚀形成形成体区和
漂移区，不需要采用高压离子注入等难以控制的工艺来形成ldmosfet的高压阱（n阱和p阱），降低了制造难度和工艺成本。
21.（3）通过对粘接的硅层进行刻蚀形成两个延伸至碳化硅外延层的沟槽，通过填充沟槽形成两个多晶硅栅极，通过碳化硅外延层的沟道区将两个多晶硅栅极串联形成组合栅结构，可降低器件的导通电阻。
22.（4）通过对粘接的硅层进行刻蚀形成沟槽，在沟槽内填充氧化物形成填充沟槽，对填充沟槽进行选择性刻蚀形成与漂移区相接的场板隔离介质层，可降低器件的表面电场，进一步提高击穿电压。
附图说明
23.附图是用来提供对本发明实施方式的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明实施方式，但并不构成对本发明实施方式的限制。在附图中：图1是本发明实施方式提供的碳化硅ldmosfet器件制造方法的流程图；图2a至图2g是本发明实施方式提供的碳化硅ldmosfet器件的制造过程示意图。
24.附图标记说明1-沟槽，2-沟道区，3-氧化物，4-场板隔离介质层，5-栅氧化层，6-多晶硅栅极。
具体实施方式
25.以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
26.图1是本发明实施方式提供的碳化硅ldmosfet器件制造方法的流程图。如图1所示，本实施方式提供一种碳化硅ldmosfet器件制造方法，所述方法包括以下步骤：s1.在p型碳化硅衬底上形成碳化硅外延层，在碳化硅外延层上粘接p型硅层。
27.参照图2a，在p型碳化硅衬底sub-sic上外延sic材料形成碳化硅外延层epi-sic，在碳化硅外延层epi-sic上粘接p型硅晶圆，对p型硅晶圆进行减薄处理形成需要厚度的p型硅层p-si。其中，p型碳化硅衬底和碳化硅外延层的材料均为4h-sic。4h-sic的禁带宽度为3.25ev，临界击穿场强为3.0mv/cm，sic材料具有高击穿特性。然而，si的禁带宽度为1.1ev，临界击穿场强为0.3mv/cm。因此，利用sic作为ldmosfet的衬底，相较于si衬底能够进一步提高ldmosfet器件的击穿电压。
28.s2.对粘接的p型硅层进行刻蚀处理，在p型硅层内形成两个延伸至碳化硅外延层的沟槽。
29.参照图2b，在p型硅层p-si上涂覆光刻胶，通过光刻处理形成刻蚀窗口，沿刻蚀窗口对p型硅层进行刻蚀处理，形成两个延伸至碳化硅外延层epi-sic的沟槽1，沟槽1将p型硅层p-si隔断为三部分，中间的p-si作为后续的p型体区，两侧的p-si作为后续的漂移区。
30.s3.分别沿两个沟槽的底部对碳化硅外延层进行离子掺杂形成沟道区。
31.由于碳化硅是一种本征半导体硅，电阻较大，因此需要通过沟道区来促使p型体区的载流子移动。
body内形成有源区n+，n型漂移区nrf内形成有漏区n+。所述碳化硅ldmosfet器件还包括沟道区2和场板隔离介质层4，所述沟道区2与p型体区p-body相接，所述场板隔离介质层4与n型漂移区nrf相接。所述p型衬底为p型碳化硅衬底sub-sic，p型碳化硅衬底sub-sic上形成有碳化硅外延层epi-sic。p型碳化硅衬底和碳化硅外延层的材料均为4h-sic。
46.参照图2a至图2f，沟道区2通过以下方式形成：在碳化硅外延层epi-sic上粘接p型硅层p-si；对粘接的p型硅层进行刻蚀处理，在p型硅层内形成两个延伸至碳化硅外延层的沟槽1；分别沿两个沟槽的底部对碳化硅外延层epi-sic进行离子掺杂，形成两个与p型体区p-body相接的沟道区2。p型体区p-body和n型漂移区nrf通过以下方式形成：采用离子注入工艺，在两个沟槽外侧剩余的p型硅层（图2c两侧的p-si）中注入n型离子，形成n型漂移区nrf。在两个沟槽内填充氧化物3形成填充沟槽，使得两个填充沟槽之间的p型硅层形成为p型体区p-body。场板隔离介质层4通过以下方式形成：对填充沟槽进行选择性刻蚀，去除两个填充沟槽内的靠近p型体区p-body的氧化物，预留沟槽底部的氧化物以及靠近n型漂移区nrf的氧化物，预留的氧化物形成为场板隔离介质层4。所述多晶硅栅极有两个，两个多晶硅栅极6通过以下方式形成：在两个填充沟槽的靠近p型体区p-body的一侧生长氧化物形成栅氧化层5；在刻蚀后的填充沟槽内沉积多晶硅，同时对多晶硅进行掺杂，形成两个多晶硅栅极6。
47.本发明实施方式提供的碳化硅ldmosfet器件，采用碳化硅衬底，在碳化硅衬底上外延形成碳化硅外延层，在碳化硅外延层形成沟道区，利用碳化硅材料的高击穿特性，提高器件的击穿电压。本发明通过对粘接的硅层进行刻蚀形成两个延伸至碳化硅外延层的沟槽，通过填充沟槽形成两个多晶硅栅极，通过碳化硅外延层的沟道区将两个多晶硅栅极串联形成组合栅结构，可降低器件的导通电阻；通过在沟槽内填充氧化物形成填充沟槽，对填充沟槽进行选择性刻蚀形成与漂移区相接的场板隔离介质层，可降低器件的表面电场，进一步提高击穿电压。
48.以上结合附图详细描述了本发明的可选实施方式，但是，本发明实施方式并不限于上述实施方式中的具体细节，在本发明实施方式的技术构思范围内，可以对本发明实施方式的技术方案进行多种简单变型，这些简单变型均属于本发明实施方式的保护范围。另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合。为了避免不必要的重复，本发明实施方式对各种可能的组合方式不再另行说明。