堆叠芯片的封装方法与流程

1.本技术属于半导体封装领域，特别是涉及一种堆叠芯片的封装方法。


背景技术：

2.传统晶圆级尺寸封装是一种扇入型封装方式，封装尺寸和芯片尺寸一致，虽然能大幅降低封装后的芯片尺寸，但是在单颗芯片上的植球数量受限，因此，该晶圆封装形式难以应用于高i/o端口数的通讯芯片上，而扇出型晶圆级封装技术则大大改进了扇入型封装方式的弊端。
3.晶圆级扇出型封装后，进行三维堆叠工艺，使得更多的芯片在三维方向上分布，从而提高产品的整体性能，而且能够有效的降低产品的尺寸。但是堆叠芯片中的一个关键需求是将芯片厚度减小，此厚度下的芯片刚性较小，后续对芯片的操作(机械操作或其他操作)会发生翘曲。


技术实现要素：

4.本技术的目的提供一种堆叠芯片的封装方法，能够减少封装后的翘曲度。
5.为解决上述技术问题，本技术采用的一个技术方案是：在第一支撑板上固定第一芯片，并在所述第一支撑板上形成至少覆盖所述第一芯片侧面的第一塑封层，其中，所述第一芯片的功能面朝向所述第一支撑板；形成贯通所述第一塑封层的至少一个第一导电件；在第二支撑板上固定第二芯片，并在所述第二支撑板上形成至少覆盖所述第二芯片侧面的第二塑封层，其中，所述第二芯片的功能面朝向所述第二支撑板；形成贯通所述第二塑封层的至少一个第二导电件；在所述第一塑封层背离所述第一支撑板的表面形成第一粘结层；将所述第二支撑板上的整体结构与所述第一支撑板上的整体结构堆叠设置，并使得至少一个所述第二导电件与至少一个所述第一导电件在所述第一粘结层中一一电连接；去除第二支撑板，将所述第二芯片的功能面与至少一个所述第二导电件电连接；
6.去除第一支撑板，将所述第一芯片的功能面与至少一个所述第一导电件电连接。
7.有益效果是：堆叠芯片过程中，一方面利用支撑板对整体结构起支撑作用，另一方面设置粘结层增加封装过程中结构的强度，从而避免整体结构在封装过程中发生翘曲，提高工艺精度。另外，分步形成第一导电件、第二导电件可以使得第一导电件、第二导电件的密度更大，此外，将第一导电件与第二导电件的电连接部分设置在第一粘结层中，还可以抑制电连接过程中的桥接现象，提高产品良率。
附图说明
8.为了更清楚地说明本技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图，其中：
9.图1为本技术堆叠芯片的制备方法一实施方式的流程示意图；
10.图2为第一支撑板表面放置第一芯片的结构示意图；
11.图3为第一塑封层研磨后的结构示意图；
12.图4为第二支撑板表面放置第二芯片的结构示意图；
13.图5为在第一塑封层背离第一支撑板的表面形成粘结层的结构示意图；
14.图6为第一芯片和第二芯片键合后的结构示意图；
15.图7为形成贯通第二塑封层、粘结层以及第一塑封层的导电件的结构示意图；
16.图8为第二芯片功能面形成重布线层的结构示意图；
17.图9为在第二塑封材料的上表面键合第三支撑板的结构示意图；
18.图10为将第一芯片的功能面与至少一个导电件电连接的结构示意图；
19.图11为本技术堆叠芯片的制备方法一实施方式的流程示意图；
20.图12为第一芯片功能面形成重布线层，第一芯片和第二芯片键合后的结构示意图；
21.图13为形成贯通第二塑封层、粘结层以及第一塑封层的导电件的结构示意图；
22.图14为第二芯片功能面形成重布线层的结构示意图；
23.图15为在第二塑封材料的上表面键合第三支撑板的结构示意图；
24.图16为形成与第一重布线层电连接的至少一个第二导电凸起的结构示意图；
25.图17为本技术堆叠芯片的制备方法一实施方式的流程示意图；
26.图18为形成第一导电件的结构示意图；
27.图19为形成第二导电件的结构示意图；
28.图20为第一芯片和第二芯片键合后的结构示意图；
29.图21为第二芯片功能面形成重布线层的结构示意图；
30.图22为第一芯片功能面形成重布线层的结构示意图；
31.图23为在第一支撑板上堆叠第三芯片的结构示意图；
32.图24为在第一支撑板上堆叠第四芯片的结构示意图；
33.图25为本技术堆叠芯片的制备方法一实施方式的流程示意图；
34.图26为第一芯片功能面形成重布线层，第一芯片和第二芯片键合，形成第一导电件，第二导电件，第一芯片功能面形成重布线层，去除第二支撑板，第一支撑板的结构示意图；
35.图27为在第一支撑板上堆叠第三芯片，第四芯片的结构示意图；
36.图28为本技术封装体一实施方式的结构示意图；
37.图29为本技术封装体另一实施方式的结构示意图；
38.图30为本技术封装体另一实施方式的结构示意图；
39.图31为本技术封装体另一实施方式的结构示意图。
具体实施方式
40.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本技术的一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它
实施例，都属于本技术保护的范围。
41.结合图1和图2，在本技术第一实施方式中，堆叠芯片的制备方法包括：
42.s10：在第一支撑板101上固定第一芯片104，并在第一支撑板101上形成至少覆盖第一芯片104侧面的第一塑封层103，其中，第一芯片104的功能面朝向第一支撑板101。
43.具体地，第一芯片104的功能面上设有引脚(图未示)，通过该引脚可以实现第一芯片104与其他元件之间的信号交互。
44.其中，可以采用胶粘的方式将第一芯片104固定在第一支撑板101上，也可以在第一支撑板101上设置卡槽，然后将第一芯片104卡设在卡槽内，从而达到在第一支撑板101上固定第一芯片104的作用。总而言之，本技术对第一芯片104的固定方式不做限制。
45.在本实施方式中，第一支撑板101包括基底层1011和光阻层1012，基底层1011和光阻层1012层叠设置，第一芯片104固定在光阻层1012上。
46.具体地，设置第一支撑板101包括基底层1011和光阻层1012，后续可以采用激光照射光阻层1012，使得光阻层1012溶解，进而实现第一芯片104与第一支撑板101高效地分离。
47.其中在制备过程中，可以在基底层1011上涂布光阻，然后对光阻进行uv固化处理，从而在基底层1011上形成光阻层1012。
48.需要说明的是，本技术对第一支撑板101的结构不做限制，例如，第一支撑板101还可以是玻璃基板、钢板等其他结构。
49.且后续在将第一芯片104与第一支撑板101分离时，还可以采用热分离、机械分离等其他任何一种方式。
50.结合图2和图3，在本实施方式中，形成第一塑封层103的步骤，具体包括：在第一支撑板101上形成覆盖第一芯片104的第一塑封层103；研磨第一塑封层103背离第一支撑板101的表面，直至第一芯片104的非功能面裸露。
51.具体地，在制备过程中，先在第一支撑板101上形成完全覆盖第一芯片104的第一塑封层103，然后再对第一塑封层103进行研磨，使得第一芯片104的非功能面裸露，即经过研磨后，第一芯片104的表面与第一塑封层103的表面齐平。
52.其中，第一塑封层103材料可选的包括环氧树脂材料，本技术对其材料不做限制。
53.其中，可以采用cmp化学机械抛光(chemical mechanical polishing)工艺对第一塑封层103进行研磨，与普遍使用的机械抛光相比，化学机械抛光能够使研磨表面变得更加平坦。
54.本实施方式研磨第一塑封层103一方面可以减小最终得到的封装体的厚度，另一方面可以裸露出第一芯片104，使后续粘结层110的粘性性能更强，其中，关于粘结层110的结构可参见下文。
55.需要说明的是，在其他实施方式中，也可以不对第一塑封层103进行研磨，此时第一塑封层103直接覆盖第一芯片104。
56.或者在其他实施方式中，在形成第一塑封层103的过程中，先在第一芯片104的非功能面覆盖一层可撕除胶膜，然后对第一芯片104进行塑封，然后在塑封完成后，直接撕除胶膜，以裸露出第一芯片104的非功能面。总而言之，本技术对第一塑封层103的形成过程不做具体限制。
57.s11：在第二支撑板201上固定第二芯片204，并在第二支撑板201上形成至少覆盖
第二芯片204侧面的第二塑封层203，其中，第二芯片204的功能面朝向第二支撑板201。
58.请参阅图4，图4为第二支撑板201表面放置第二芯片204的结构示意图，步骤s20与步骤s10相同，可以参考上述步骤s10的说明，在此不再详述。
59.其中，第二芯片204根据实际需要可以选择与第一芯片104不同种类的芯片，也可以选择与第一芯片104不同种类的芯片，在此不做限制。
60.s12：在第一塑封层103背离第一支撑板101的表面形成粘结层110。
61.结合图5，粘结层110同时覆盖第一芯片104以及第一塑封层103。
62.在本实施方式中，形成粘结层110的步骤，具体包括：在第一塑封层103背离第一支撑板101的表面涂布胶水，待胶水固化后形成粘结层110。
63.其中，形成粘结层110的目的一方面是为了后续将第一塑封层103和第二塑封层203粘结在一起，另一方面是增加封装过程中结构的强度，避免整体结构在封装过程中发生翘曲，提高工艺精度。
64.其中，胶水的材料包括但不限于bcb胶(双苯环丁烯)、pi胶(聚酰亚胺)、pbo聚对苯撑苯并二噁唑纤维(poly-p-phenylene benzobisoxazole)等，在此不做限制。
65.需要说明的是，在其他实施方式中，粘结层110还可以是预先制备好的膜层，在制备过程中，直接将制备好的粘结层110放置在第一塑封层103背离第一支撑板101的表面。总而言之，本技术对在第一塑封层103背离第一支撑板101的表面形成粘结层110的过程不做具体限制。
66.s13：将第二支撑板201上的整体结构与第一支撑板101上的整体结构堆叠设置，并使第二塑封层203通过粘结层110与第一塑封层103固定连接。
67.结合图6，第二支撑板201上的整体结构与第一支撑板101上的整体结构对准后，使第二塑封层203通过粘结层110与第一塑封层103固定连接。
68.s14：去除第二支撑板201，并形成贯通第二塑封层203、粘结层110以及第一塑封层103的至少一个导电件106。
69.其中，去除第二支撑板201的方式可以与上述去除第一支撑板101的方式相同，详见可参见上文，在此不再赘述。
70.结合图7，在本实施方式中，形成至少一个导电件106的步骤，具体包括：形成贯通第二塑封层203、粘结层110以及第一塑封层103的至少一个导电通孔1061；分别在至少一个导电通孔1061内形成导电材料，而得到至少一个导电件106。
71.其中，可以采用激光钻孔、机械钻孔、刻蚀等方法来任何一方式制作导电通孔1061。
72.在一应用场景中，在导电通孔1061内填充导电材料，从而得到导电件106；在另一应用场景中，在导电通孔1061的内壁电镀一层导电材料，从而得到导电件106。或者还可以直接将预先制备好的导电柱放置在导电通孔1061内，该导电柱即为导电件106。
73.其中，导电件106的材料可以是任何导电材料，包括但不限于铜、金、铝等。
74.同时，导电件106的数量可以是一个，也可以是多个，在此不做限制。
75.在本实施方式中，在形成导电件106之前，为了保护第二芯片204，避免第二芯片204损坏，形成覆盖第二芯片204但裸露第二塑封层203至少部分的保护膜层202，其中，保护膜层202在形成至少一个导电件106后被去除。也就是说，现在第二芯片204上覆盖保护膜层
202，然后形成至少一个导电件106，接着再将保护膜层202撕除。
76.其中保护膜层202可以是例如pi(聚酰亚胺)膜层等任何一种膜层。在形成导电件106后，可以采用热分离、机械分离或激光分离等任何一种方式去除保护膜层202。
77.当然在其他实施方式中，在形成导电件106之前，也可以不形成覆盖第二芯片204的保护膜层202，即在去除第二支撑板201之后，直接形成导电件106。
78.s15：将第二芯片204的功能面与至少一个导电件106电连接。
79.结合图8，将第二芯片204的功能面与导电件106电连接之后，第二芯片204与导电件106之间能够进行信号传输。
80.在本实施方式中，将第二芯片204与导电件106电连接的方式包括：在第二塑封层203背离第一塑封层103的一侧形成同时与第二芯片204的功能面、至少一个导电件106电连接的第一重布线层205；在第一重布线层205背离第二塑封层203一侧形成与第一重布线层205电连接的多个第一导电凸起206。
81.其中，形成第一重布线层205的方式可以是溅射或者电镀等，本实施方式不做限制。第一重布线层205的材料包括但不限于铜、钛等，在此不做限制。
82.其中，第一重布线层205的作用是将第一芯片104的引脚进行扇出，实现信号引脚的再分布。其中，第一重布线层205的结构和形成方式均是现有技术，本技术不再详述。
83.同时第一导电凸起206的作用是传输最终得到的封装体与外界进行通信的信号。
84.其中，第一导电凸起206的材质一般采用锡(sn)或锡银(snag)等。
85.s16：去除第一支撑板101，并将第一芯片104的功能面与至少一个导电件106电连接。
86.结合图9和图10，在去除第一支撑板101之前，还可以采用第三支撑板208起临时支撑作用，具体而言，在步骤s70之前还包括：在第二塑封层203背离第一塑封层103一侧放置第三支撑板208，然后将从第三支撑板208到第一支撑板101的整体结构进行180度翻转，其中，第三支撑板208在将第一芯片104的功能面与至少一个导电件106电连接之后被去除。
87.具体地，利用第三支撑板208可以起临时支撑作用，避免在去除第一支撑板101后，整个结构翘曲。
88.其中，第三支撑板208的结构与第一支撑板101的结构可以相同，第三支撑板208的去除方式也可以与第一支撑板101的去除方式相同，详见可参见上述相关内容，在此不再赘述。
89.需要说明的是，在其他实施方式中，也可以不设置第三支撑板208起临时支撑作用，而是直接去除第一支撑板101。
90.结合图10，将第一芯片104的功能面与至少一个导电件106电连接的过程，包括：在第一塑封层103背离第二塑封层203的一侧形成同时与第一芯片104的功能面、至少一个导电件106电连接的第二重布线层105；在第二重布线层105背离第一塑封层103一侧形成与第二重布线层105电连接的多个第二导电凸起107。
91.其中，将第一芯片104的功能面与至少一个导电件106电连接的过程，与上述将第二芯片204的功能面与至少一个导电件106电连接的过程基本类似，具体可参见上文，在此不再赘述。
92.在本实施方式中，在将第一芯片104和第二芯片204堆叠的过程中，利用粘结层110
实现第一塑封层103和第二塑封层203的固定连接，可以增加封装过程中结构的强度，避免整体结构在封装过程中发生翘曲，提高工艺精度。
93.结合图11和图12，在本技术第二实施方式中，堆叠芯片的制备方法包括：
94.s20：在第一支撑板301上形成第一重布线层305，并将第一芯片304固定在第一重布线层305上，其中，第一芯片304的功能面朝向第一重布线层305而与第一重布线层305电连接。
95.具体地，第一重布线层305的作用是将第一芯片304的引脚进行扇出，实现信号引脚的再分布。
96.其中，形成第一重布线层305的方式可以是溅射或者电镀等，本实施方式不做限制。第一重布线层305的材料包括但不限于铜、钛等，在此不做限制。其中，第一重布线层305的结构和形成方式均是现有技术，本技术不再详述。
97.具体地，第一芯片304的功能面上设有引脚(图未示)，通过该引脚可以实现第一芯片304与其他元件之间的信号交互。
98.其中，可以采用胶粘的方式将第一芯片304固定在第一重布线层305上，也可以在第一重布线层305上设置卡槽，然后将第一芯片304卡设在卡槽内，从而达到在第一重布线层305上固定第一芯片304的作用。总而言之，本技术对第一芯片304的固定方式不做限制。
99.第一支撑板301的结构和材料可以与步骤s10中的第一支撑板101相同，详见可参见上文，在此不再赘述。且后续在将第一重布线层305与第一支撑板301分离时，还可以采用热分离、机械分离等其他任何一种方式。
100.s21：在第一重布线层305上形成至少覆盖第一芯片304侧面的第一塑封层303。
101.结合图12，在本实施方式中，形成第一塑封层303的步骤，具体包括：在第一重布线层305上形成覆盖第一芯片304的第一塑封层303；研磨第一塑封层303背离第一支撑板301的表面，直至第一芯片304的非功能面裸露。
102.具体地，在制备过程中，先在第一重布线层305上形成完全覆盖第一芯片304的第一塑封层303，然后再对第一塑封层303进行研磨，使得第一芯片304的非功能面裸露，即经过研磨后，第一芯片304的表面与第一塑封层303的表面齐平。
103.其中，研磨的工艺和第一塑封层303的形成过程可以与步骤s10中形成第一塑封层103的方式相同，在此不再赘述。
104.s22：在第二支撑板401上固定第二芯片404，并在第二支撑板401上形成至少覆盖第二芯片404侧面的第二塑封层403，其中，第二芯片404的功能面朝向第二支撑板401。
105.结合图12，步骤s22与步骤s11相同，可以参考上述步骤s11的说明，在此不再详述。
106.s23：在第一塑封层303背离第一支撑板301的表面形成粘结层310。
107.结合图12，粘结层310同时覆盖第一芯片304以及第一塑封层303。
108.在本实施方式中，形成粘结层310的步骤，具体包括：在第一塑封层303背离第一支撑板301的表面涂布胶水，待胶水固化后形成粘结层310。
109.其中，步骤s23可以与步骤s12形成第一粘结层510方式相同，详见可参见上文，在此不再赘述。
110.s24：将第二支撑板401上的整体结构与第一支撑板301上的整体结构堆叠设置，并使第二塑封层403通过粘结层310与第一塑封层303固定连接。
111.结合图12，第二支撑板401上的整体结构与第一支撑板301上的整体结构对准后，使第二塑封层403通过粘结层310与第一塑封层303固定连接。
112.s25：去除第二支撑板401，并形成贯通第二塑封层403、粘结层310、第一塑封层303而与第一重布线层305电连接的至少一个导电件306。
113.其中，去除第二支撑板401的方式可以与上述去除第一支撑板301的方式相同，详见可参见上文，在此不再赘述。
114.结合图13，在本实施方式中，形成至少一个导电件306的步骤，具体包括：形成贯通第二塑封层403、粘结层310以及第一塑封层303而与第一重布线层305电连接的至少一个导电通孔3061；分别在至少一个导电通孔3061内形成导电材料，而得到至少一个导电件306。
115.其中，导电件306的形成方式与步骤s14导电件106的形成方式相同，具体可参见上述实施方式，在此不再赘述。
116.在本实施方式中，在形成导电件306之前，为了保护第二芯片404，避免第二芯片404损坏，形成覆盖第二芯片404但裸露第二塑封层403至少部分的保护膜层402，其中，保护膜层402在形成至少一个导电件306后被去除。也就是说，现在第二芯片404上覆盖保护膜层402，然后形成至少一个导电件306，接着再将保护膜层402撕除。
117.其中保护膜层402可以是例如pi(聚酰亚胺)膜层等任何一种膜层。在形成导电件306后，可以采用热分离、机械分离或激光分离等任何一种方式去除保护膜层402。
118.当然在其他实施方式中，在形成导电件306之前，也可以不形成覆盖第二芯片404的保护膜层402，即在去除第二支撑板401之后，直接形成导电件306。
119.s26：在第二塑封层403背离第一塑封层303的表面形成同时与至少一个导电件306、第二芯片404的功能面电连接的第二重布线层405。
120.结合图14，将第二芯片404的功能面与导电件306电连接之后，第二芯片404与导电件306之间能够进行信号传输。
121.在本实施方式中，将第二芯片404与导电件306电连接的方式包括：在第二塑封层403背离第一塑封层303的一侧形成同时与第二芯片404的功能面、至少一个导电件306电连接的第二重布线层405；在第二重布线层405背离第二塑封层403一侧形成与第二重布线层405电连接的多个第一导电凸起406。
122.同时第一导电凸起406的作用是传输最终得到的封装体与外界进行通信的信号。
123.其中，第一导电凸起406的材质一般采用锡(sn)或锡银(snag)等。可以采用回流焊的方式在第二重布线层405上形成第一导电凸起406。
124.s27：去除第一支撑板301。
125.第一支撑板301的去除方式也可以与第二支撑板401的去除方式相同，详见可参见上述相关内容，在此不再赘述。
126.在本实施方式中，在去除第一支撑板301之前，还包括：
127.在第二重布线层405背离第二塑封层403一侧形成与第二重布线层405电连接的多个第一导电凸起406。
128.结合图15和图16，在去除第一支撑板301之后，还包括：在第一重布线层305背离第一塑封层303一侧形成与第一重布线层305电连接的至少一个第二导电凸起307。
129.在第二重布线层405背离第二塑封层403一侧形成与第二重布线层405电连接的至
少一个第一导电凸起406之后，还包括：在至少一个第一导电凸起406上放置第三支撑板408，采用第三支撑板408起临时支撑作用，然后将从第三支撑板408到第一支撑板301的整体结构进行180度翻转，其中，第三支撑板408在得到至少一个第二导电凸起307后被去除。
130.具体地，利用第三支撑板408可以起临时支撑作用，避免在去除第二支撑板401后，整个结构翘曲。
131.其中，第三支撑板408的结构与第二支撑板401的结构可以相同，第三支撑板408的去除方式也可以与第二支撑板401的去除方式相同，详见可参见上述相关内容，在此不再赘述。
132.需要说明的是，在其他实施方式中，也可以不设置第三支撑板408起临时支撑作用，而是直接去除第一支撑板301。
133.结合图16，将第一芯片304的功能面与至少一个导电件306电连接的过程，包括：在第一塑封层303背离第二塑封层403的一侧形成同时与第一芯片304的功能面、至少一个导电件306电连接的第一重布线层305；在第一重布线层305背离第一塑封层303一侧形成与第一重布线层305电连接的多个第二导电凸起307。
134.在本实施方式中，在将第一芯片304和第二芯片404堆叠的过程中，利用粘结层310实现第一塑封层303和第二塑封层403的固定连接，可以增加封装过程中结构的强度，避免整体结构在封装过程中发生翘曲，提高工艺精度。
135.本技术第二实施方式与第一实施方式的区别是：第二实施方式先在第一支撑板301上形成第一重布线层305，再将第一芯片304固定在第一重布线层305上，而第一实施方式是在第一支撑板101上固定第一芯片104最后再形成重布线层105。
136.结合图17和图18，在本技术第三实施方式中，堆叠芯片的制备方法包括：
137.s30：在第一支撑板501上固定第一芯片504，并在第一支撑板501上形成至少覆盖第一芯片504侧面的第一塑封层503，其中，第一芯片504的功能面朝向第一支撑板501。
138.其中，第一芯片504固定在第一支撑板501上的方式在步骤s10已介绍，在此不再赘述。
139.结合图18，在本实施方式中，形成第一塑封层503的步骤，具体包括：在第一支撑板501上形成覆盖第一芯片504的第一塑封层503；研磨第一塑封层503背离第一支撑板501的表面，直至第一芯片504的非功能面裸露。其中，研磨的工艺和第一塑封层503的形成过程可以与步骤s10中形成第一塑封层103的方式相同，在此不再赘述。
140.第一支撑板501的结构和材料可以与步骤s10中的第一支撑板101相同，详见可参见上文，在此不再赘述。
141.其中，步骤s30与上述步骤s10类似，具体可参见上述相关内容，在此不再赘述。
142.s31：形成贯通第一塑封层503的至少一个第一导电件506。
143.请参阅图18，在本实施方式中，第一导电件506包括贯穿第一塑封层503的第一导电柱5061以及设置在第一塑封层503背离所述第一支撑板501一侧且与第一导电柱5061电连接的第一焊盘502。
144.第一导电柱5061位置与第一焊盘502的位置相对应，第一导电柱5061的数量与第一焊盘502的数量相对应。
145.其中，第一导电柱5061的形成方式与步骤s14导电件106的形成方式类似，具体可
参见上述实施方式，在此不再赘述。
146.需要说明的是，在其他实施方式中，第一导电件506也可以是其他结构，例如，第一导电件506只包括贯穿第一塑封层503的第一导电柱5061，且此时第一导电柱5061的一端既可以凸出第一塑封层503背离第一支撑板501的表面，也可以与第一塑封层503背离第一支撑板501的表面齐平。
147.总而言之，本技术对第一导电件506的结构不做限制，只要第一导电件506能够贯穿第一塑封层503即可。
148.s32：在第二支撑板601上固定第二芯片604，并在第二支撑板601上形成至少覆盖第二芯片604侧面的第二塑封层603，其中，第二芯片604的功能面朝向第二支撑板601。
149.步骤s32与步骤s30的工艺类似，可以参考上述步骤s30的说明，在此不再详述。
150.s33：形成贯通第二塑封层603的至少一个第二导电件606。
151.请参阅图19，第二导电件606包括贯穿第二塑封层603的第二导电柱6061以及设置在第二导电柱6061端部上的连接凸起602。
152.第二导电柱6061位置与连接凸起602的位置相对应，第二导电柱6061的数量与连接凸起602的数量相对应。其中。第二导电柱6061的形成方式与步骤s14中导电件106的形成方式相同，具体可参见上述实施方式，在此不再赘述。
153.需要说明的是，在其他实施方式中，第二导电件606也可以是其他结构，例如，第二导电件606只包括贯穿第二塑封层603的第二导电柱6061，且此时第二导电柱6061的一端既可以凸出第二塑封层603背离第二支撑板601的表面，也可以与第二塑封层603背离第二支撑板601的表面齐平。
154.总而言之，本技术对第二导电件606的结构不做限制，只要第二导电件606能够贯穿第二塑封层603即可。
155.其中，形成连接凸起602的方式可以采用回流焊或波峰焊，连接凸起602的材料包括但不限于锡(sn)。
156.s34：在第一塑封层503背离第一支撑板501的表面形成第一粘结层510。
157.结合图20，在本实施方式中，形成第一粘结层510的步骤，具体包括：在第一塑封层503背离第一支撑板501的表面涂布胶水，待胶水固化后形成第一粘结层510。
158.其中，步骤s34可以与步骤s12形成第一粘结层510方式相同，详见可参见上文，在此不再赘述。
159.s35：将第二支撑板601上的整体结构与第一支撑板501上的整体结构堆叠设置，并使得至少一个第二导电件606与至少一个第一导电件506在第一粘结层510中一一电连接。
160.具体地，将第二支撑板601上的整体结构与第一支撑板501上的整体结构堆叠设置后，至少一个第二导电件606与至少一个第一导电件506一一对应设置，且任意第二导电件606与各自对应的第一导电件506都电连接在一起，且任意第二导电件606与各自对应的第一导电件506的连接部分都位于第一粘结层510中。
161.结合图20，在本实施方式中，第二导电件606与第一导电件506电连接的步骤，具体包括：第一导电件506和第二导电件606电连接的方法可以采用例如回流焊、波峰焊等方式，使得第一焊盘502与连接凸起602采用融和共晶的方式焊接。
162.s36：去除第二支撑板601，将第二芯片604的功能面与至少一个第二导电件606电
连接。
163.其中，去除第二支撑板601的方式可以与步骤s14中去除第二支撑板201的方式相同，详见可参见上文，在此不再赘述。
164.结合图21，在本实施方式中，将第二芯片604的功能面与至少一个第二导电件606电连接的步骤，具体包括：在第二塑封层603背离第一塑封层503的一侧形成同时与第二芯片604的功能面、至少一个第二导电件606电连接的第一重布线层605；在第一重布线层605背离第二塑封层603一侧形成与第一重布线层605电连接的多个第一导电凸起607。
165.其中，形成第一重布线层605的方式可以与上述步骤s15中形成第一重布线层205的方式相同，详见可参见上文，在此不再赘述。
166.其中，形成第一导电凸起607的方式可以与上述步骤s15中形成第一导电凸起206的方式相同，详见可参见上文，在此不再赘述。
167.s37：去除第一支撑板501，将第一芯片504的功能面与至少一个第一导电件506电连接。
168.请参阅图22，为去除第一支撑板501，将第一芯片504的功能面与至少一个第一导电件506电连接的结构示意图。步骤s37可以与步骤s16中去除第一支撑板101，并将第一芯片104的功能面与至少一个导电件106电连接的方式相同，详见可参见上文，在此不再赘述。
169.请参阅图23，在本实施方式中，在步骤s37之前，还包括：在第一支撑板501上堆叠第三芯片704，该过程具体包括：
170.(a)在第三支撑板701上固定第三芯片704，并在第三支撑板701上形成至少覆盖第三芯片704侧面的第三塑封层703，其中，第三芯片704的功能面朝向第三支撑板701。
171.其中，第三芯片704固定在第三支撑板701可以与步骤s10中第一支撑板101上固定第一芯片104的方式相同，在此不再赘述。
172.(b)形成贯通第三塑封层703的至少一个第三导电件706。
173.其中，第三导电件706包括贯穿第三塑封层703的第三导电柱7061以及设置在第三塑封层703背离第三支撑板701一侧且与第三导电柱7061电连接的第二焊盘702。
174.第三导电柱7061位置与第二焊盘702的位置相对应，第三导电柱7061的数量与第二焊盘702的数量相对应。
175.其中，形成第三导电件706可以与上述步骤s31中形成第一导电件506的方式相同，详见可参见上文，在此不再赘述。
176.但是在其他实施方式中，第三导电件706也可以是其他结构，例如，第三导电件706只包括贯穿第三塑封层703的第三导电柱7061，且此时第三导电柱7061的一端既可以凸出第三塑封层703背离第三支撑板701的表面，也可以与第三塑封层703背离第三支撑板701的表面齐平。
177.总而言之，本技术对第三导电件706的结构不做限制，只要第三导电件706能够贯穿第三塑封层703即可。
178.(c)在第三塑封层703背离第三支撑板701的表面形成第二粘结层710。
179.其中，形成第二粘结层710的工艺可以与步骤s12中形成粘结层110的方式相同，详见可参见上文，在此不再赘述。
180.(d)将第一支撑板501上的整体结构与第三支撑板701上的整体结构堆叠设置，并
使得至少一个第一导电凸起607与至少一个第三导电件706在第二粘结层710中一一电连接。
181.其中，此步骤与步骤s35相同，详见可参见上文，在此不再赘述。
182.此处第二粘结层710的作用与第一粘结层510的作用相同，不仅可以将第二塑封层603和第三塑封层703粘结在一起，增加封装过程中结构的强度，避免整体结构在封装过程中发生翘曲，提高工艺精度，另一方面可以抑制第二焊盘702和第一导电凸起607间的桥接现象，提升电性能的良率。
183.(e)去除第三支撑板701，将第三芯片704的功能面与至少一个第三导电件706电连接的结构示意图。
184.其中，此步骤与步骤s36相同，详见可参见上文，在此不再赘述。
185.总之，请参阅图24，以此类推，参照上述方法，在第三芯片704的功能面与至少一个第三导电件706电连接之后，还可以在第三芯片704上继续堆叠第四芯片，第五芯片等更多的芯片，最后再执行步骤s37。其中，图24中以在第三芯片上堆叠第四芯片进行了说明。
186.与本技术第一实施方式中第一芯片104和第二芯片204堆叠后形成第一导电件106相比，本实施方式分步形成第一导电件506、第二导电件606可以使得第一导电件506、第二导电件606的密度更大，从而最终相同体积的封装体中可以包括更多用于电连接第一芯片504与第二芯片604的导电件，保证堆叠芯片的整体性能。
187.与第一实施方式相同，本实施方式中第一粘结层510同样可以将第一塑封层503和第二塑封层603粘结在一起，增加封装过程中结构的强度，避免整体结构在封装过程中发生翘曲，提高工艺精度。
188.另外，本实施方式还将第一导电件506与第二导电件606的电连接部分设置在第一粘结层510中，还可以抑制电连接过程中的桥接现象，提高产品良率。
189.结合图25和图26，在本技术第四实施方式中，堆叠芯片的制备方法包括：
190.s40：在第一支撑板801上形成第一重布线层805，并将第一芯片804固定在第一重布线层805上，其中，第一芯片804的功能面朝向第一重布线层805而与第一重布线层805电连接。
191.其中，步骤s40与步骤s20类似，详见可参见上文，在此不再赘述。
192.s41：在第一重布线层805上形成至少覆盖第一芯片804侧面的第一塑封层803。
193.其中，形成第一塑封层803的具体步骤包括：在第一重布线层805上形成覆盖第一芯片804的第一塑封层803；研磨第一塑封层803背离第一支撑板801的表面，直至第一芯片804的非功能面裸露。
194.其中，步骤s41与上述步骤s21中形成第一塑封层303类似，详见可参见上文，在此不再赘述。
195.s42：形成贯通第一塑封层803而与第一重布线层805电连接的第一导电件806。
196.请参阅图26，第一导电件806包括贯穿第一塑封层803的第一导电柱8061以及设置在第一塑封层803背离第一支撑板801一侧且与第一导电柱8061电连接的第一焊盘802。
197.其中，形成第一导电件806的步骤，具体包括：形成贯穿第一塑封层803的至少一个第一导电通孔8062；在第一导电通孔8062内填充导电材料，从而得到至少一个第一导电柱8061；在第一塑封层803背离第一支撑板801一侧形成与各个第一导电柱8061电连接的至少
一个第一焊盘802。
198.其中，第一导电通孔8062垂直于第一支撑板801。
199.其中，第一导电柱8061的形成方式与步骤s14导电件106的形成方式相同，具体可参见上述实施方式，在此不再赘述。
200.需要说明的是，在其他实施方式中，第一导电件806也可以是其他结构，例如，第一导电件806只包括贯穿第一塑封层803的第一导电柱8061，且此时第一导电柱8061的一端既可以凸出第一塑封层803背离第一支撑板801的表面，也可以与第一塑封层803背离第一支撑板801的表面齐平。
201.总而言之，本技术对第一导电件806的结构不做限制，只要第一导电件806能够贯穿第一塑封层803即可。
202.在本实施方式中，在形成导电件806之前，为了保护第一芯片804，避免第一芯片804损坏，形成覆盖第一芯片804但裸露第一塑封层803至少部分的保护膜层(图未示)，其中，保护膜层在形成至少一个第一导电件806后被去除。
203.其中，形成和去除保护膜层可以与步骤s14中形成和去除保护膜层202的方式相同，详见可参见上文，在此不再赘述。
204.s43：在第二支撑板901上固定第二芯片904，并在第二支撑板901上形成至少覆盖第二芯片904侧面的第二塑封层903，其中，第二芯片904的功能面朝向第二支撑板901。
205.其中，形成第二塑封层903的具体步骤包括：在第二支撑板901上形成覆盖第二芯片904的第二塑封层903；研磨第二塑封层903背离第二支撑板901的表面，直至第二芯片904的非功能面裸露。
206.其中，步骤s43与上述步骤s22类似，详见可参见上文，在此不再赘述。
207.s44：形成贯通第二塑封层903的第二导电件906。
208.第二导电件906包括贯穿第二塑封层903的第二导电柱9061以及设置在第二导电柱9061端部上的连接凸起902。
209.其中，步骤s44与上述步骤s33类似，详见可参见上文，在此不再赘述。
210.s45：在第一塑封层803背离第一支撑板801的表面形成第一粘结层810。
211.其中，形成第一粘结层810的具体步骤包括：在第一塑封层803背离第一支撑板801的表面涂布胶水，待胶水固化后形成第一粘结层810。
212.其中，步骤s45可以与步骤s12形成第一粘结层510方式相同，详见可参见上文，在此不再赘述。
213.s46：将第二支撑板901上的整体结构与第一支撑板801上的整体结构堆叠设置，并使得至少一个第二导电件906与至少一个第一导电件806在第一粘结层810中一一电连接。
214.其中，步骤s46与上述步骤s35类似，详见可参见上文，在此不再赘述。
215.s47：去除第二支撑板901，并在第二塑封层903背离第一塑封层的表面形成同时与至少一个第二导电件906、第二芯片904的功能面电连接的第二重布线层905。
216.其中，形成第二重布线层905与步骤s26中形成第二重布线层405的方式相同，详见可参见上文，在此不再赘述。
217.s48：去除第一支撑板801。
218.其中，步骤s48可以与步骤s27中去除第一支撑板301类似，详见可参见上述相关内
容，在此不再赘述。
219.请参阅图26，在本实施方式中，在去除第一支撑板801之前，还包括：
220.在第二重布线层905背离第二塑封层903一侧形成与第二重布线层905电连接的多个第一导电凸起906。
221.其中，形成第一导电凸起906可以是溅射或者电镀等，第一导电凸起906的材质一般采用锡(sn)或锡银(snag)等，本实施方式不做限制。
222.在去除第一支撑板801之后，还包括：在第一重布线层805背离第一塑封层803一侧形成与第一重布线层805电连接的多个第二导电凸起807。
223.其中，形成第二导电凸起807可以与形成第一导电凸起906方式相同，详见可参见上文，在此不再赘述。
224.请参阅图27，在本实施方式中，在步骤s47之前，还包括：在第一支撑板801上堆叠第三芯片1004，该过程具体包括：
225.(a)在第三支撑板1001上固定第三芯片1004，并在第三支撑板1001上形成至少覆盖第三芯片1004侧面的第三塑封层1003，其中，第三芯片1004的功能面朝向第三支撑板1001。
226.(b)形成贯通第三塑封层1003的至少一个第三导电件1006；
227.(c)在第三塑封层1003背离第三支撑板1001的表面形成第二粘结层1010；
228.(d)将第一支撑板801上的整体结构与第三支撑板1001上的整体结构堆叠设置，并使得至少一个第一导电凸起906与至少一个第三导电件1006在第二粘结层1010中一一电连接；
229.(e)去除第三支撑板1001，将第三芯片1004的功能面与至少一个第三导电件1006电连接。
230.堆叠第三芯片1004与步骤s37中堆叠第三芯片704的方式类似，详见可参见上述相关内容，在此不再赘述。
231.第三导电件1006包括贯穿第三塑封层1003的第三导电柱10061以及设置在第三塑封层1003背离第三支撑板1001一侧且与第三导电柱10061电连接的第二焊盘1002。
232.但是在其他实施方式中，第三导电件1006也可以是其他结构，例如，第三导电件1006只包括贯穿第三塑封层1003的第三导电柱10061，且此时第三导电柱10061的一端既可以凸出第三塑封层1003背离第三支撑板1001的表面，也可以与第三塑封层1003背离第三支撑板1001的表面齐平。
233.总而言之，本技术对第三导电件1006的结构不做限制，只要第三导电件1006能够贯穿第三塑封层1003即可。
234.总之，请参阅图27，以此类推，参照上述方法，在第三芯片1004的功能面与至少一个第三导电件1006电连接之后，还可以在第三芯片1004上继续堆叠第四芯片，第五芯片等更多的芯片，最后再执行步骤s48。其中，图中以在第三芯片上堆叠第四芯片进行了说明。
235.与前述实施方式相同，本实施方式利用第一粘结层810实现第一塑封层803和第二塑封层903的固定连接，可以增加封装过程中结构的强度，避免整体结构在封装过程中发生翘曲，提高工艺精度。
236.本技术第四实施方式与第三实施方式的区别是先在第一支撑板801上形成第一重
布线层805，再将第一芯片804固定在第一重布线层805上，而第三实施方式是在第一支撑板501上固定第一芯片504再形成重布线层505。
237.结合图28，在本技术第五实施方式中，封装体100的结构包括：第一芯片1104、第一塑封层1103、第二芯片1204、第二塑封层1203、第一粘结层1110。
238.其中，第一塑封层1103至少包裹第一芯片1104的侧面，实现对第一芯片1104的塑封保护。其中，第一塑封层1103的材料包括但不限于环氧树脂。
239.在一应用场景中，如图28所示，第一塑封层1103的两表面与第一芯片1104的两表面分别齐平，便于后续将第一塑封层1103和第二塑封层1203粘结在一起。
240.在另一应用场景中，也可以不对第一塑封层1103进行研磨，此时第一塑封层1103的一表面与第一芯片1104的一表面分别齐平。
241.其中，第二芯片1204位于第一芯片1104的非功能面一侧，且第二芯片1204的非功能面朝向第一芯片1104，便于后续形成第二重布线层1205。
242.其中，第二塑封层1203至少包裹第二芯片1204的侧面。
243.在一应用场景，如图28所示，第二塑封层1203的两表面与第二芯片1204的两表面分别齐平。
244.在其他应用场景中，也可以不对第二塑封层1203进行研磨，此时第二塑封层1203的一表面与第二芯片1204的一表面分别齐平。
245.其中，第一粘结层1110设置在第一塑封层1103与第二塑封层1203之间且固定连接第一塑封层1103以及第二塑封层1203，便于后续将第一塑封层1103和第二塑封层1203粘结在一起，另一方面是增加封装过程中结构的强度，避免整体结构在封装过程中发生翘曲，提高工艺精度。
246.其中，第一芯片1104的功能面与第二芯片1204的功能面通过贯穿第二塑封层1203、第一粘结层1110以及第一塑封层1103的至少一个第一导电件1106电连接，即第一芯片1104和第二芯片1204通过第一导电件1106实现电信号的传输。
247.其中，继续参阅图28，第一导电件1106包括贯穿第二塑封层1203、第一粘结层1110以及第一塑封层1103的导电柱11061。
248.在本实施方式中，形成至少一个导电件1106的步骤，具体包括：形成贯通第二塑封层1203、粘结层1110以及第一塑封层1103的至少一个导电通孔；导电柱11061可以是导电通孔内形成导电材料，或是导电通孔内壁电镀一层导电材料，又或是预先制备好的导电柱放置在导电通孔内，该导电柱11061即为导电件1106。
249.第一导电件1106的数量可以是一个，也可以是多个，在此不做限制。
250.继续参阅图28，封装体100进一步包括第二重布线层1205，第二导电凸起1207，第一重布线层1105，第一导电凸起1107。其中，第二重布线层1205设置在第二塑封层1203背离第一塑封层1103一侧，且同时与第二芯片1204的功能面、至少一个第一导电件1106电连接。第二重布线层1205的作用是将第二芯片1204的引脚进行扇出，实现信号引脚的再分布。其中，第二重布线层1205的材料包括但不限于铜、钛等，在此不做限制。
251.其中，至少一个第二导电凸起1207设置在第二重布线层1205背离第二塑封层1203一侧且与第二重布线层1205电连接。第二导电凸起1207的作用是传输最终得到的封装体与外界进行通信的信号。其中，第二导电凸起1207的材质一般采用锡(sn)或锡银(snag)等。
252.其中，第一重布线层1105设置在第一塑封层1103背离第二塑封层1203一侧，且同时与第一芯片1104的功能面、至少一个第一导电件1106电连接。
253.其中，至少一个第一导电凸起1107设置在第一重布线层1105背离第一塑封层1103一侧且与第一重布线层1105电连接。
254.其中，第一重布线层1105和第一导电凸起1107的结构和功能与第二重布线层1205和第二导电凸起1207相同。
255.其中，本实施方式中的封装体100采用前述实施方式一和二的封装方法制备，详细的方法可参见上述实施方式，在此不再赘述。
256.结合图29，在本技术第六实施方式中，封装体200的结构包括：第一芯片1304、第一塑封层1303、第二芯片1404、第二塑封层1403、第一粘结层1310。
257.其中，第一塑封层1303至少包裹第一芯片1304的侧面，实现对第一芯片1304的塑封保护。其中，第一塑封层1103的材料包括但不限于环氧树脂。
258.在一应用场景中，如图29所示，第一塑封层1303的两表面与第一芯片1304的两表面分别齐平，便于后续将第一塑封层1303和第二塑封层1403粘结在一起。
259.在另一应用场景中，也可以不对第一塑封层1303进行研磨，此时第一塑封层1303的一表面与第二芯片1404的一表面分别齐平。
260.其中，第二芯片1404位于第一芯片1304的非功能面一侧，且第二芯片1404的非功能面朝向第一芯片1304，便于后续形成第二重布线层1405。
261.在一应用场景，如图29所示，第二塑封层1403的两表面与第二芯片1404的两表面分别齐平。
262.在其他应用场景中，也可以不对第二塑封层1403进行研磨，此时第二塑封层1403的一表面与第二芯片1404的一表面分别齐平。
263.其中，第一粘结层1310设置在第一塑封层1303与第二塑封层1403之间且固定连接第一塑封层1303以及第二塑封层1403，便于后续将第一塑封层1303和第二塑封层1403粘结在一起，另一方面是增加封装过程中结构的强度，避免整体结构在封装过程中发生翘曲，提高工艺精度。
264.其中，第一导电件1308包括贯穿第一塑封层1303的第一子导电件1306、贯穿第二塑封层1403的第二子导电件1406，其中，第一子导电件1306与第二子导电件1406在第一粘结层1310中电连接。本实施方式分步形成第一子导电件1306、第二子导电件1406可以使得第一子导电件1306、第二子导电件1406的密度更大，从而最终相同体积的封装体中可以包括更多用于电连接第一芯片1304与第二芯片1404的导电件，保证堆叠芯片的整体性能。
265.其中，第一子导电件1306包括贯穿第一塑封层1303的第一导电柱13061以及与第一导电柱13061电连接的第一焊盘1302。
266.其中，第二子导电件1406包括贯穿第二塑封层1403的第二导电柱14061以及与第二导电柱14061电连接的连接凸起1402。
267.其中连接凸起1402与第一焊盘1302在第一粘结层1310中电连接，不仅可以增加封装过程中结构的强度，避免整体结构在封装过程中发生翘曲，提高工艺精度，还可以抑制电连接过程中的桥接现象，提高产品良率。
268.其中，第一导电件1308的数量可以是一个，也可以是多个，在此不做限制。
269.继续参阅图29，封装体进一步包括第二重布线层1405，第二导电凸起1407，第一重布线层1305，第一导电凸起1307。
270.其中，第一重布线层1305设置在第一塑封层1303背离第二塑封层1403一侧，且同时与第一芯片1304的功能面、至少一个第一子导电件1306电连接。第一重布线层1305的作用是将第一芯片1304的引脚进行扇出，实现信号引脚的再分布。其中，第一重布线层1305的材料包括但不限于铜、钛等，在此不做限制。
271.其中，至少一个第一导电凸起1307设置在第一重布线层1305背离第一塑封层1303一侧且与第一重布线层1305电连接。第一导电凸起1307的作用是传输最终得到的封装体与外界进行通信的信号。其中，第一导电凸起1307的材质一般采用锡(sn)或锡银(snag)等。
272.其中，第二重布线层1405设置在第二塑封层1403背离第一塑封层1303一侧，且同时与第二芯片1404的功能面、至少一个第二子导电件1406电连接。
273.其中，至少一个第二导电凸起1407设置在第二重布线层1405背离第二塑封层1403一侧且与第二重布线层1405电连接。
274.其中，第二重布线层1405和第二导电凸起1407的结构和功能与第一重布线层1305和第二导电凸起1307相同。
275.其中，本实施方式中的封装体200采用前述实施方式三和四的封装方法制备，详细的方法可参见上述实施方式，在此不再赘述。
276.结合图30，在本技术第七实施方式中，封装体300的结构包括：第一芯片1304、第一塑封层1303、第二芯片1404、第二塑封层1403、第一粘结层1310，第三芯片1504，第三塑封层1503，第二粘结层1510。
277.与封装体200相比，封装体300增加了第三芯片1504，第三塑封层1503，第二粘结层1510。
278.其中，第三芯片1504位于第二芯片1404的功能面一侧，且第三芯片1504的非功能面朝向第二芯片1404，便于后续形成第三重布线层1505。
279.第三塑封层1503至少包裹第三芯片1504的侧面，实现对第三芯片1504的塑封保护。其中，第三塑封层1503的材料包括但不限于环氧树脂。
280.在一应用场景中，如图30所示，第三塑封层1503的两表面与第三芯片1504的两表面分别齐平，便于后续将第三塑封层1503和第二塑封层1403粘结在一起。
281.在另一应用场景中，也可以不对第三塑封层1503进行研磨，此时第三塑封层1503的一表面与第三芯片1504的一表面分别齐平。
282.第二粘结层1510设置在第三塑封层1503与第二重布线层1405之间，用于固定连接第三塑封层1503与第二重布线层1405，增加封装过程中结构的强度，避免整体结构在封装过程中发生翘曲，提高工艺精度。
283.其中，第三芯片1504的功能面通过贯穿第三塑封层1503的至少一个第二导电件1506与至少一个第二导电凸起1407连接。
284.其中，第二导电件1506包括贯穿第三塑封层1503的第三导电柱15061以及与第三导电柱15061电连接的第二焊盘1502。
285.参阅图30，封装体300进一步包括第三重布线层1505，第三导电凸起1507。
286.第三重布线层1505设置在第三塑封层1503背离第三芯片1504一侧，且同时与第三
芯片1504的功能面、至少一个第二导电件1506电连接。第三重布线层1505的作用是将第三芯片1504的引脚进行扇出，实现信号引脚的再分布。其中，第三重布线层1505的材料包括但不限于铜、钛等，在此不做限制。
287.至少一个第三导电凸起1507设置在第三重布线层1505背离第三塑封层1503一侧且与第三重布线层1505电连接。第三导电凸起1507的作用是传输最终得到的封装体与外界进行通信的信号。其中，第三导电凸起1507的材质一般采用锡(sn)或锡银(snag)等。
288.请参阅图31，在第三芯片1504的功能面与至少一个第二导电件1506电连接之后，还可以在第三芯片1504上继续堆叠第四芯片，第五芯片等更多的芯片。
289.其中，本实施方式中的封装体300采用前述实施方式三和四的封装方法制备，详细的方法可参见上述实施方式，在此不再赘述。
290.以上所述仅为本技术的实施例，并非因此限制本技术的专利范围，凡是利用本技术说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其它相关的技术领域，均同理包括在本技术的专利保护范围内。