一种极化结与极化掺杂结构的双沟道SBD器件与制备方法

一种极化结与极化掺杂结构的双沟道sbd器件与制备方法
技术领域
1.本发明涉及sbd器件技术领域，尤其涉及一种极化结与极化掺杂结构的双沟道sbd器件与制备方法。


背景技术：

2.氮化镓(gan)材料功率器件利用了gan禁带宽度大、击穿电场高、热导率高的优点，其器件拥有体积小、功率密度高、开关速率快等优势。algan/gan异质结界面具有高密度的二维电子气，具有algan/gan异质结的横向型肖特基二极管(sbd)，具有极高的迁移率，适合应用于高频领域，目前已被广泛应用于消费电子，通信以及工业控制领域。未来随着器件的进一步发展会向新能源、轨道交通和智能电网的新兴领域发展。面对新兴领域的发展需求，sbd需要在高温高压的环境下工作，同时还要保证低损耗与高开关特性。
3.更低的导通电阻与开启电压可以减小工作时候的损耗与发热。更高的击穿电压可以保证器件在高压下工作。sbd中的algan/gan异质结同时具有高迁移率与高浓度的二维电子气可以保证器件的高频应用。但是由于电场集中效应，gan基肖特基二极管的击穿电压远没有达到gan的理论极限。同时增加击穿电压常常伴随着导通电阻的升高，因此如何保持高击穿电压的同时具有较小的导通电阻是亟待解决的问题之一。


技术实现要素：

4.针对现有技术中存在的技术问题，本发明的首要目的是提供一种低开启电压、低导通电阻和高击穿电压的极化结与极化掺杂结构的双沟道sbd器件与制备方法，该器件基于algan/gan异质结，设置沟道层/插入层/势垒层的双沟道结构，其中第二势垒层选用al组分渐变的极化掺杂algan层，极化掺杂algan势垒层的al组分沿基底指向沟道层的方向上逐渐增大，该极化掺杂algan势垒层的设置增加了两条沟道之间的连通性，减小了导通电阻与开启电压；双沟道结构上设置极化gan层和p型极化掺杂algan帽层组成的极化结，极大地解决了电场集中现象，显著提升了击穿电压，algan帽层的al组分沿基底指向沟道层的方向上逐渐减小，极化gan层位于极化掺杂algan势垒层上，algan势垒层上方产生拉应变，极化gan下方产生压应变，在两者的界面产生空穴气；极化gan层的厚度选用20nm至60nm，在一优选实施例中，极化gan层的厚度选用20nm至30nm，与极化掺杂algan势垒层的厚度相同，使得空穴气与第二沟道内的电子气拥有相同的浓度(即algan势垒层/gan沟道层界面的二维电子气浓度与极化gan/极化掺杂algan势垒层界面的空穴浓度相同)，产生电荷补偿效应，使异质结击穿变为介电击穿。
5.本发明在第二势垒层上设置al组分沿基底指向沟道的方向上逐渐减小的p型极化掺杂algan帽层代替传统的p型gan帽层，该极化掺杂帽层是由极化效应产生的高浓度空穴，空穴在此层中均匀分布，表现为p型半导体的性能，与常规的p型gan相比较，该极化掺杂产生的空穴浓度达10
18
cm-3
，且该空穴浓度并不会随温度的变化而变化，稳定性高，适用于高温高压的环境下工作。
6.另一方面，本发明采用欧姆接触阳极和肖特基接触阳极的混合阳极，其欧姆接触阳极位于极化掺杂algan帽层上，可以有效地利用帽层中的空穴，降低导通电阻；肖特基接触阳极与半导体层叠结构和极化结接触，延伸至欧姆接触阳极的表面，欧姆接触阴极与半导体层叠结构接触，其在减小导通电阻，减小开启电压的基础上，简化了电极的制备工艺。
7.本发明至少采用如下技术方案：
8.一种极化结与极化掺杂结构的双沟道sbd器件，其包括，基底，依次层叠于基底上的缓冲层和第一沟道层，位于第一沟道层上的半导体层叠结构，位于所述半导体层叠结构表面的极化结，位于所述极化结表面的欧姆接触阳极，分别位于第一沟道层上与半导体层叠结构两侧面接触的肖特基接触阳极和欧姆接触阴极，所述肖特基接触阳极延伸至所述欧姆接触阳极的表面；
9.所述半导体层叠结构由依次层叠于第一沟道层上的第一插入层、第一势垒层、第二沟道层、第二插入层和第二势垒层组成，所述第二势垒层选用极化掺杂algan层，所述极化掺杂algan层的al组分沿基底指向沟道层的方向上逐渐增大至x，其中0.3≤x≤0.6；
10.所述极化结由依次层叠的极化gan层和p型极化掺杂algan帽层组成，所述algan帽层的al组分沿基底指向沟道层的方向上由y逐渐减小，其中0.3≤y≤0.6。
11.进一步地，所述极化gan层选用i型gan层，其厚度选用20nm至60nm；优选地，其厚度选用20nm至30nm。
12.进一步地，沿基底指向沟道层的方向上，所述algan帽层的al组分由0逐渐增大至0.3。
13.进一步地，所述极化掺杂algan层的厚度为20nm至30nm，沿基底指向沟道层的方向上，所述极化掺杂algan层的al组分由0.3逐渐减小至0。
14.进一步地，所述algan帽层的厚度选用30nm至100nm。
15.进一步地，所述第一势垒层选用algan势垒层，其厚度为20nm至30nm，其al组分为0.27；所述第一沟道层选用i型gan层，其厚度为50nm至100nm；所述第一插入层选用aln插入层，其厚度为1nm。
16.进一步地，所述第二沟道层选用i型gan层，其厚度为50nm至100nm；所述第二插入层选用aln插入层，其厚度为1nm。
17.进一步地，所述极化掺杂algan层的表面还设置有钝化层，钝化层延伸至所述极化结的表面。
18.一种极化结与极化掺杂结构的双沟道sbd器件的制备方法，包括以下步骤：
19.在衬底上依次外延生长缓冲层、第一沟道层、第一插入层、第一势垒层、第二沟道层、第二插入层、第二势垒层、极化gan层和p型极化掺杂algan帽层，形成外延叠层，其中，所述第二势垒层选用极化掺杂algan层，所述极化掺杂algan层的al组分沿基底指向沟道层的方向上逐渐增大至x，其中0.3≤x≤0.6，所述帽层的al组分沿基底指向沟道层的方向上由y逐渐减小，其中0.3≤y≤0.6；
20.刻蚀所述外延叠层至所述第一沟道层的表面，形成第一开口和第二开口；
21.刻蚀所述p型极化掺杂algan帽层至所述第二势垒层表面，形成第三开口，所述第三开口靠近所述第二开口；
22.在所述第二开口中形成欧姆接触阴极；
23.在所述帽层上靠近所述第一开口一侧形成欧姆接触阳极；
24.在所述第一开口中形成肖特基接触阳极；
25.在所述阳极与阴极之间形成钝化层。
26.进一步地，所述极化gan层选用i型gan层，其厚度选用20nm至60nm。
附图说明
27.图1是本发明一实施例sbd器件结构剖面示意图。
28.图2是本发明一实施例sbd器件的极化结中p型极化掺杂algan帽层的空穴分布。
29.图3是本发明一实施例sbd器件的正向特性图。
30.图4是本发明实例极化结与极化掺杂结构的双沟道sbd器件的击穿电压图。
具体实施方式
31.接下来将结合本发明的附图对本发明实施例中的技术方案进行清楚、完整地描述，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的其它实施例，均属于本发明保护的范围。下述实施例中所述实验方法，如无特殊说明，均为常规方法；所述试剂和材料，如无特殊说明，均可从公开商业途径获得。
32.本说明书中使用例如“之下”、“下方”、“下”、“之上”、“上方”、“上”等空间相对性术语，以解释一个元件相对于第二元件的定位。除了与图中所示那些不同的取向以外，这些术语意在涵盖器件的不同取向。
33.另外，使用诸如“第一”、“第二”等术语描述各个元件、层、区域、区段等，并非意在进行限制。使用的“具有”、“含有”、“包含”、“包括”等是开放式术语，表示存在所陈述的元件或特征，但不排除额外的元件或特征。除非上下文明确做出不同表述。
34.为了使本发明的上述有益效果和特征更为清楚易懂，下面结合附图和具体实施方式对本发明作进一步的详细说明。
35.如图1所示，本实施例中的双沟道sbd器件包括：基底1、缓冲层2、第一沟道层3、半导体叠层结构、极化结、欧姆接触阳极10、肖特基接触阳极9、欧姆接触阴极14和钝化层13。
36.基底1选用sic、si、蓝宝石、金刚石中的一种，该实施例中，基底1选用成本低廉且晶体质量高的蓝宝石基底。缓冲层2和第一沟道层3依次层叠于基底1上，缓冲层2优选高阻gan，厚度为1～5μm。该实施例中，缓冲层2优选厚度为3μm的gan缓冲层，第一沟道层3优选i型gan沟道层，其厚度为50nm至100nm。该实施例中沟道层的厚度为75nm。
37.半导体层叠结构由依次层叠的第一插入层4、第一势垒层5、第二沟道层6、第二插入层7和第二势垒层8组成。第一插入层4选用aln插入层，第一势垒层5选用algan势垒层，其厚度优选25nm，al组分为0.27。algan势垒层5与gan沟道层3由于自身极化效应在algan/gan异质结处形成高电子迁移率、高浓度的2deg。aln插入层4能够使得algan/gan表面形成更深更窄的三角形势阱，进一步提升沟道电子密度，同时抑制2deg泄露到algan势垒层中，降低了泄露电流，减缓了电流崩塌现象。
38.第二沟道层6优选i-gan沟道层，厚度为50nm至100nm，该实施例中，沟道层的厚度选用75nm。第二插入层7优选aln插入层，其厚度优选1nm。第二势垒层8选用极化掺杂algan
层，其厚度选用25nm；其al组分沿基底指向沟道层一侧的方向上逐渐增大，该实施例中，极化掺杂algan层的al组分沿基底指向沟道层的方向上由0逐渐增加至0.3。本发明的第二导电沟道采用极化掺杂algan势垒层增加了两条沟道之间的连通性，增加了电子从第一条导电沟道越过第二条导电沟道的能力，具有减小开启电压的效果。
39.极化结位于半导体层叠结构的表面，极化结由层叠的极化gan层12和p型极化掺杂algan帽层11组成。该实施例中，极化gan层12为i型gan层，其厚度优选25nm，与极化掺杂algan层的厚度相同。利用极化原理，设置极化掺杂algan帽层11的al组分沿基底指向沟道层的方向上逐渐减小，产生高浓度空穴，在不故意掺杂的条件下使极化掺杂algan帽层具有p型半导体的特征，可以有效地替代传统p型gan帽层，解决高空穴浓度p型gan帽层制备困难的问题，同时极化掺杂产生的空穴并不会受温度达影响，使器件拥有更好的热稳定性。在该实施例中极化掺杂algan帽层的厚度为50nm，其al组分沿基底指向沟道层的方向上由0.3逐渐减小至0。该极化结的设置极大地解决了电场集中现象，使击穿电压增加至2.2kv。同时，极化结结构中i型gan层12与p型极化掺杂帽层11形成简单的p-n结二极管，增加了额外的导电沟道减小了导通电阻。
40.欧姆接触阳极10设置于极化结的表面。肖特基接触阳极9和欧姆接触阴极14分别设置于第一沟道层3的表面上，肖特基接触阳极9与半导体层叠结构的一侧，以及位于半导体层叠结构上的极化结的一侧接触，欧姆接触阴极14与半导体层叠结构的另一侧接触，使得欧姆接触阴极14与沟道层直接接触，有利于减小电阻。肖特基接触阳极9延伸至欧姆接触阳极10的表面。欧姆接触阳极10与p型极化掺杂algan帽层11接触，能够运输p型极化掺杂algan帽层11中的空穴。欧姆接触阳极10优选nio/au合金、ito/au或ti/al/ti/tin合金。肖特基接触阳极9优选ni/au合金。欧姆接触阴极14优选ti/al/ni/au合金、ti/al/mo/au合金或ti/al/ti/tin合金。
41.p型极化掺杂algan层的功函数大于所有已知金属半导体的功函数，肖特基接触金属为p型阻挡层，无法有效地利用极化掺杂algan帽层里的空穴，欧姆接触金属可以有效地利用帽层中的空穴，降低导通电阻。肖特基接触阳极9与第一沟道层和第二沟道层接触形成肖特基势垒，延伸至欧姆接触电极10的表面，简化了电极的制备工艺，并且不影响电极10的工作。
42.为了使得本发明的双沟道sbd器件结构更清楚，下面结合制备方法对本发明的器件结构做进一步的说明。
43.首先选用蓝宝石衬底，选择mocvd工艺，在蓝宝石衬底上依次外延生长高阻gan缓冲层、第一沟道层、第一插入层、第一势垒层、第二沟道层、第二插入层、第二势垒层、极化gan层和p型极化掺杂algan帽层形成外延叠层，其中高阻gan缓冲层的厚度为3μm，第一沟道层选用gan沟道层，其厚度为75nm。第一插入层为aln插入层，其厚度为1nm。第一势垒层为algan势垒层，厚度为25nm，al组分为0.27。第二沟道层选用gan沟道层，其厚度为75nm。第二插入层优选aln插入层，厚度为1nm。第二势垒层为极化掺杂algan势垒层，其厚度为25nm，al组分沿基底指向沟道层的方向上由0逐渐增大至0.3。该极化掺杂algan势垒层使得两条沟道之间的连通性增加，增加了电子从第一条导电沟道越过第二条导电沟道的能力，减小了开启电压。
44.极化gan层的厚度为25nm，等于p型极化掺杂algan势垒层的厚度。p型极化掺杂
algan帽层的厚度为50nm，其al组分沿基底指向沟道层的方向上由3逐渐减小至0。
45.随后采用刻蚀工艺，刻蚀上述外延叠层至第一沟道层的表面，形成第一开口和第二开口。接着刻蚀p型极化掺杂algan帽层至第二势垒层的表面，形成第三开口，第三开口靠近第二开口。
46.在第二开口中形成欧姆接触阴极，欧姆接触阴极与第一沟道层、第一插入层、第一势垒层、第二沟道层、第二插入层和第二势垒层接触，欧姆接触阴极选用ti/al/ni/au合金、ti/al/mo/au合金或ti/al/ti/tin合金。
47.在p型极化掺杂algan帽层的表面，靠近第一开口的一侧形成欧姆接触阳极，欧姆接触阳极选用nio/au合金、ito/au或ti/al/ti/tin合金。
48.在第一开口中和欧姆接触阳极表面形成肖特基接触阳极，肖特基接触阳极与第一沟道层、第一插入层、第一势垒层、第二沟道层、第二插入层和第二势垒层接触，肖特基接触阳极选用ni/au合金。
49.在肖特基接触阳极9与欧姆接触阴极14之间沉积钝化层13，以防止器件空气击穿，提升器件的耐压特性。钝化层13优选si3n4。
50.图2是本发明一实施例的双沟道sbd器件极化结中p型极化掺杂algan帽层的空穴分布。可以看到在极化掺杂帽层中，空穴浓度高达10
18
cm-3
，说明极化掺杂帽层可以有效地替代p型gan帽层。
51.图3是本发明一实施例极化结与极化掺杂结构的双沟道sbd器件的正向特性图。其开启电压为0.67v，导通电阻为3.13mω
·
cm2，说明使用双沟道与极化掺杂algan势垒层减小了器件的开启电压与导通电阻。
52.图4是本发明一实施例极化结与极化掺杂结构的双沟道sbd器件的击穿电压图，其击穿电压达到2.2kv，证明了极化结结构极大地增强了器件的击穿电压。
53.上述实施例为本发明较佳的实施方式，但本发明的实施方式并不受上述实施例的限制，其他的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化，均应为等效的置换方式，都包含在本发明的保护范围之内。