半导体结构的制作方法

1.本发明的实施例总体涉及半导体领域，更具体地，涉及半导体结构。


背景技术：

2.在半导体技术中，通过各种制造步骤处理半导体晶圆以形成集成电路(ic)。通常，在同一半导体晶圆上形成多个电路或ic管芯。然后切割晶圆以切分出形成在其上的电路。为了保护电路免受湿气损坏、离子污染和切割工艺的影响，每个ic管芯周围都形成了密封环。该密封环是在制造包含电路的许多层的过程(包括前端制程(feol)工艺和后端制程工艺(beol))中形成的。feol包括在半导体衬底上形成晶体管、电容器、二极管和/或电阻器。beol包括形成为feol的各组件提供布线的金属层互连件和通孔，。
3.尽管现有的密封环结构和制造方法通常足以满足其预期目的，但仍需要改进。例如，希望根据芯片架构形成双密封环。


技术实现要素：

4.本发明的一个方面提供了一种半导体结构，包括：两个电路区域；两个内密封环，所述两个内密封环中的每一个均围绕所述两个电路区域中的相应一个，其中，每个内密封环具有大致矩形的外围，同时四个内角应力消除(csr)结构位于相应的内密封环的四个拐角处；以及外密封环，围绕所述两个内密封环，其中，所述外密封环具有大致矩形的外围，但在所述外密封环的四个内角处没有所述csr结构，其中，所述外密封环包括位于所述两个内密封环中的每个与所述外密封环的相应短边之间的多个第一鳍结构，其中，所述多个第一鳍结构中的每个与所述外密封环的相应短边平行，以及其中，所述多个第一鳍结构的长度沿从所述内密封环至所述外密封环的相应短边的方向逐渐减小。
5.本发明的另一方面提供了一种半导体结构，包括：两个电路区域；两个第一密封环，所述两个第一密封环中的每一个均具有大致矩形的外围并且围绕所述两个电路区域中的相应一个；以及第二密封环，围绕所述两个第一密封环，所述第二密封环具有大致矩形的外围并且具有四个大致成直角的内角，其中，所述第二密封环包括位于所述两个第一密封环中的每个与所述第二密封环的相应短边之间的多个第一鳍结构，以及位于所述两个第一密封环中的每个与所述第二密封环的长边之间的多个第二鳍结构，其中，所述多个第一鳍结构中的每个和所述多个第二鳍结构中的每个均平行于所述第二密封环的短边，其中，在所述多个第一鳍结构中，最靠近所述第二密封环的相应短边的第一鳍结构是最短的或是最短第一鳍结构中的一个，并且在所述多个第二鳍结构中，最靠近所述第二密封环的相应短边的第二鳍结构是最短的或是最短第二鳍结构中的一个。
6.本发明的又一方面提供了一种半导体结构，包括：两个电路区域；两个第一密封环，所述两个第一密封环中的每个均围绕所述两个电路区域中的相应一个；以及第二密封环，包围所述两个第一密封环，所述第二密封环具有大致矩形的外围，所述矩形的外围具有两个短边和两个长边，其中，所述第二密封环包括位于所述两个第一密封环中的每个与所
述第二密封环的相应短边之间的多个第一鳍结构对和位于所述两个第一密封环中的每个与所述第二密封环的相应长边之间的多个第二鳍结构对，其中，每个第一鳍结构和每个第二鳍结构均与所述第二密封环的短边平行，其中，每个第一鳍结构对中的第一鳍结构具有大约相等的长度，并且每个第一鳍结构对在长度上均比距离所述第二密封环的相应短边更远的相邻第一鳍结构对短，以及其中，每个第二鳍结构对中的第二鳍结构具有大约相等的长度，并且每个第二鳍结构对在长度上比距离所述第二密封环的相应短边更远的相邻第二鳍结构对短。
附图说明
7.当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。
8.图1a是根据本公开的各方面的具有多个电路区域和多个密封环的半导体结构的顶视图。
9.图1b是根据本公开的各方面的半导体结构的顶视图，其中，内密封环被选择性地打开，并且互连件被选择性地形成在各电路区域之间。
10.图2a是根据本公开的实施例的在图1a中的区域c中示出的半导体结构的特写顶视图。
11.图2b是根据本公开的实施例的在图1a中的区域d中示出的半导体结构的特写顶视图。
12.图3a是根据本公开的另一实施例的在图1a中的区域c中示出的半导体结构的部分的特写顶视图。
13.图3b是根据本公开的另一实施例的在图1a中的区域d中示出的半导体结构的部分的特写顶视图。
14.图4是根据本公开的实施例的在图1a中的区域c中示出的半导体结构的部分的特写顶视图。
15.图5是根据本公开的各个方面的沿图1a的线“切割-a”的在图1a中示出的半导体结构的部分的截面图。
16.图6是根据本公开的各个方面的沿图1a的线“切割-b”的在图1a中示出的半导体结构的部分的截面图。
17.图7示出了根据本公开的实施例的图1a-图1b示出的半导体结构的各个层的截面图。
18.图8a、图8b、图8c和图8d示出了根据本公开的各个方面的用于形成半导体结构中的鳍结构的工艺。
具体实施方式
19.本发明提供了用于实现本公开的不同特征的许多不同的实施例或示例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。诸如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以
直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
20.此外，为了便于描述，此处可以使用诸如“下方”、“在...下方”、“较低”、“在...之下”、“较高”等空间相对术语来描述一个元件或特征与如图所示的另一个元件或特征的关系。除了图中描绘的方向之外，空间相对术语旨在涵盖设备在使用或操作中的不同方向。该装置可以以其他方式定向(旋转90度或在其他方向)，并且本公开使用的空间相对描述语同样可以相应地解释。更进一步，当用“大约”、“近似”等描述数字或数字范围时，根据本领域技术人员针对本文所公开的具体技术所掌握的知识，该术语包括在该数字的某些变化(例如+/-10％或其他变化)内的数字，除非另有说明。例如，术语“约5nm”可以涵盖从4.5nm至5.5nm、4.0nm至5.0nm等的尺寸范围。
21.本技术总体涉及半导体结构和制造工艺，并且更具体地涉及提供包括双重密封环(或双密封环)的密封环结构。双密封环包括包围两个或更多个内密封环的外密封环。每个内密封环均围绕电路区域(或ic区域或芯片区域)。内密封环的某些区域可以在制造过程中根据芯片架构选择性地打开或封闭。例如，两个电路区域可以形成为在它们之间具有互连件(晶圆级互连件)，从而形成连接的管芯，或者它们可以形成为分开的、单独的管芯。在前一种情况下，围绕每个电路区域的内密封环部分打开以允许互连件通过。在后一种情况下，围绕每个电路区域的内密封环是完全封闭的。在任何一种情况下，外密封环都是完全封闭的。在前一种情况下，晶圆在外密封环外被切割(或切分)，因此外密封环为连接的管芯提供全封闭保护。在后一种情况下，晶圆在内密封环之间被切割，外密封环也被切割，因此内密封环为单个管芯提供完全封闭的保护。
22.在本公开的实施例中，外密封环和内密封环均具有大致矩形的外围(即，它们的外部轮廓为矩形或大致矩形)。每个内密封环还包括在其矩形外围的四个内角处的四个内角应力消除(csr)结构。csr结构为三角形，以提高内密封环的结构和机械稳定性。外密封环在外密封环的四个内角处没有csr结构。因此，外密封环的外边界和内边界均大致为矩形，这允许内密封环被放置得非常靠近外密封环。换言之，内密封环和外密封环可以被放置成彼此邻接而在它们之间没有空的或多余的区域。这有利地减少了外密封环的封装面积和芯片分类后的总芯片面积。
23.根据本公开的外密封环包括鳍结构，鳍结构平行于外密封环的短边纵向延伸。鳍结构沿内密封环的短边和长边设置。沿内密封环的短边设置的鳍结构与沿同一内密封环的长边设置的鳍结构形成大致直角，内密封环的外角与该直角紧密配合。在实施例中，鳍结构由衍生自芯轴-间隔件双重图案化工艺中的芯轴图案的间隔件图案形成。芯轴图案与电路区和密封环区的其他芯轴图案一起形成，以提高图案的一致性。随后，通过使用间隔件图案或其衍生物蚀刻半导体衬底来形成鳍结构。因此，鳍结构包括半导体材料。更进一步，鳍结构形成从衬底一直延伸到钝化层的壁结构的部分。壁结构可以包括栅极结构、接触件、介电层和构建在鳍结构上方的金属层，并且是外密封环的部分。通过形成这些鳍结构，可以更好地保护电路区域。本领域普通技术人员应当理解，他们可以容易地使用本公开作为设计或修改用于执行本公开介绍的实施例的相同目的和/或实现相同优点的其他工艺和结构的基
础。
24.图1a是根据本公开的半导体结构(或半导体器件)100的顶视图。半导体结构100(例如制造的晶圆或其部分)包括包围(或围绕)多个内密封环300的外密封环350。每个内密封环300包围电路区域(或ic管芯)150。图1a中描绘的实施例示出了包围两个电路区域150的两个内密封环300。在其他实施例(未示出)中，外密封环350可以包围两个以上的内密封环300，每个内密封环300包围电路区域150。在一些实施例中，每个电路区域150可以执行相同的功能。例如，每个电路区域150可以是存储器芯片或处理器芯片。在一些实施例中，电路区150可以执行不同的功能。例如，一个电路区域150可以是发射器芯片(例如无线发射器)，而另一个电路区域150可以是接收器芯片(例如无线接收器)。在图1a所示的实施例中，每个电路区域150被生产为单独的管芯或芯片。例如，如图1a所示，半导体结构100沿着划线180被切割(或切分)。结果，外密封环350也被切割。内密封环300在切割工艺中保持完整，并且为每个单独的电路区域150(在本实施例中也称为单独的管芯150)提供密封和保护功能。
25.图1b是图1a所示实施例的变型，其中，内密封环300在选定位置形成有开口500，并且互连件510(其为导体)形成为通过开口500以连接多个电路区域150。互连件510是晶圆级(或管芯级)互连件，与一些片外互连件相比，互连件510有利地提供减小的电阻和更好的抗干扰性。互连的电路区域150(在本实施例中也称为连接的管芯150)形成更大的系统(或晶圆上系统)。在这样的实施例中，半导体结构100沿着外密封环350外部的划线180被切割(或切分)，如图1b所示。因此，外密封环350为连接的管芯150提供密封和保护功能。
26.在实施例中，用于形成图1a中所示的半导体结构100的掩模组(称为掩模组a)和用于形成图1b中所示的半导体结构100的掩模组(称为掩模组b)共享一些公共的掩模。掩模也称为光掩模板或光掩模并且用于对半导体晶圆执行光刻以形成半导体结构100的各部件。例如，掩模组a和掩模组b可以共用用于扩散层、鳍层、栅极层、接触层、通孔层和金属层中的一些的公共掩模。鳍层是指用于finfet且在半导体衬底(例如硅衬底)上方突出形成的半导体鳍所在的半导体层。掩模组a和掩模组b的不同之处在于形成有互连件510的那些层，诸如一些金属层，特别是高层级的金属层，诸如第五金属(m5)层、第六金属(m6)层和/或其他金属层。通过在掩模组a和掩模组b之间共享掩模，制造商可以选择性地生产单个管芯150、连接的管芯150或两者，同时降低总成本。例如，如果掩模组a和掩模组b各有n个掩模，则制造商可能只需要生产m个公共掩模，为掩模组a专门生产n1个掩模，为掩模组b专门生产n2个掩模，其中，m+n1+n2小于2n。生产的掩模数量越少，制造商的成本就越低。单个管芯150和连接的管芯150可以满足不同的市场需求。
27.图1a和图1b所示实施例中的外密封环350是相同的。除了图1b中的那些开口500之外，图1a和图1b所示实施例中的内密封环300是相同的。因此，为了简单起见，下面对内密封环300和外密封环350的描述适用于这两个实施例，除非它是关于开口500。
28.参考图1a，外密封环350具有矩形或基本上矩形的外围。换言之，外密封环350的外轮廓(或外边界)为矩形或大致矩形。此外，每个内密封环300具有矩形或大致矩形的外围。换言之，每个内密封环300的外轮廓(或外边界)为矩形或大致矩形。内密封环300还包括在为矩形或基本上矩形外围的四个内角处的四个内角密封环(csr)结构360。在实施例中，csr结构360是三角形的或基本上是三角形的。例如，每个csr结构360的外围是直角三角形或直角等腰三角形。三角形的腰平行于内密封环300的外围边缘。csr结构360为内密封环300提
供了各种机械和结构优势，诸如在切割工艺期间防止芯片拐角处的层剥离。对于csr结构360，内密封环300的内部轮廓(或内部边界)是八角形或基本八角形。外密封环350在其内角处不具有这种csr结构。因此，外密封环350的内角为90度或大致90度。这允许内密封环300的外角(直角)紧密配合到外密封环350的内角(也是直角)中，使得外密封环350和内密封环300之间没有空隙。这样，半导体结构100所占据的总面积减小，从而节省了制造成本。各内密封环300之间的区域420可以包括用于实现均匀图案密度的伪图案(未示出)。
29.示出了根据本公开的实施例的在图1a中的区域c中示出的半导体结构100的特写顶视图。图2b示出了根据本公开的实施例的在图1a中的区域d中示出的半导体结构100的特写顶视图。参考图2a-图2b，外密封环350包括鳍结构402、412、414、440、442、444和446。鳍结构440定位为纵向平行于外密封环350的长边350-l。鳍结构442定位为纵向平行于外密封环350的短边350-s。鳍结构444对角地连接鳍结构440和鳍结构442。如图2b所示，鳍结构442构成外密封环350的短边350-s的部分。此外，即使在图2a-图2b中未示出，鳍结构440、442和444也形成一个包围内密封环300的连续的环(如图1a所示)。鳍结构446定位为纵向平行于鳍结构444并且设置在外密封环350的外角处。换言之，鳍结构446和内密封环300设置在鳍结构444的相对两侧。鳍结构446是离散的段部，而不是环形。此外，鳍结构446的长度随着它们远离鳍结构444而逐渐减小。各鳍结构446共同形成大致三角形的形状。
30.鳍结构402定位为纵向平行于外密封环350的短边350-s。因此，它们也平行于内密封环300的短边。鳍结构402在宽度上比鳍结构442更窄。在一个实施例中，每个鳍结构442比每个鳍结构402宽高达3倍。鳍结构402是离散的段部，而不是环形。鳍结构402靠近鳍结构444放置。在一个实施例中，在设计规则允许的情况下，鳍结构402被放置得尽可能靠近鳍结构444。例如，在一些实施例中，鳍结构402与鳍结构444之间沿“x”方向的距离d1可以是1μm或更小，诸如在0.5μm至1μm的范围内。此外，鳍结构402的长度沿“+y”方向(即，从内密封环的短边到外密封环的短边的方向)逐渐减小。因此，离内密封环300最近的鳍结构402最长，离内密封环300最远的鳍结构402最短。鳍结构402也被称为交错鳍结构402，因为它们的长度是交错的(沿“+y”方向一个比另一个短)。各鳍结构402共同形成梯形形状。
31.鳍结构414和412也定位为纵向平行于外密封环350的短边350-s。它们设置在内密封环300和外密封环350的长边350-l之间。鳍结构414彼此之间具有大约相等的长度。鳍结构412的长度沿“+y”方向逐渐减小。因此，离外密封环350的短边350-s最近的鳍结构412最短，离外密封环350的短边350-s最远的鳍结构412最长。各鳍结构412共同形成一个梯形形状。鳍结构412也被称为交错鳍结构412。在一个实施例中，鳍结构412和鳍结构402中靠近鳍结构444的端部基本上沿着直线。此外，鳍结构412中远离鳍结构444的端部基本上沿y方向上的直线对齐。因此，鳍状结构402、412和414几乎完全填充了内密封环300与鳍状结构440、444和442之间的空间，这实现了良好的图案密度并且改进了诸如光刻和化学机械抛光(cmp)的制造工艺。
32.图3a-图3b示出了半导体结构100的另一个实施例。为了简单起见，图3a-3b中并未示出半导体结构100的所有组件。在该实施例中，鳍结构402包括鳍结构对402p。每个鳍结构对402p中的两个鳍结构具有大约相等的长度(即，它们被认为在制造公差内具有相同的长度)。每个鳍结构对402p的长度都比靠近内密封环300的相邻对402p的长度短。类似地，鳍结构412包括鳍结构对412p。每个鳍结构对412p中的两个鳍结构具有大约相等的长度(即，它
们被认为在制造公差内具有相同的长度)。每个鳍结构对412p的长度都比离外密封环350的短边350-s更远的相邻对412p的长度短。鳍结构414还包括鳍结构对414p。但是所有鳍结构对414p具有大约相等的长度。在一个实施例中，鳍结构402、412和414由双重图案化工艺中位于芯轴图案(例如图8a-图8b中的芯轴图案112)的侧壁上的间隔件图案(例如图8b-图8c中的间隔件图案114)形成。每个对402p、412p或414p对应于同一芯轴图案上的一对间隔件图案。因此，每个对402p、412p或414p具有大约相同的长度。此外，用于形成鳍结构402的芯轴图案形成为具有交错的长度，例如图2a中鳍结构402的交错长度。因此，各鳍结构对402p形成为具有交错的长度。类似地，用于形成鳍结构412的芯轴图案形成为具有交错的长度，例如图2a中鳍结构412的交错长度。因此，各鳍结构对412p形成为具有交错长度。
33.图4示出了图1a的区域c中的内密封环300的部分。如图所示，内密封环300包括鳍结构340、342、344、346和csr 360。鳍结构340定位为纵向平行于“y”方向(即，平行于图2a中的外密封环350的长边350-l)。鳍结构342定位为纵向平行于“x”方向(即，平行于图2a中的外密封环350的短边350-s)。鳍结构344对角地连接鳍结构340和342。此外，即使未示出，鳍结构340、342和344形成包围电路区域150(参见图1a)的连续环。鳍结构346定位为纵向平行于鳍结构344并且设置在内密封环300的外角处。换句话说，鳍结构346和csr 360设置在鳍结构344的相对两侧。csr360可以包括离散的段部，并且csr 360的整体形状是梯形的，其中，梯形的短底边靠近鳍结构344，梯形的长底边远离鳍结构344，并且梯形的两腰分别平行于鳍结构342和鳍结构340。鳍结构346是离散的段部，而不是环形。此外，鳍结构346的长度随着它们远离鳍结构344而逐渐减小。各鳍结构346共同形成基本上三角形的形状，这个三角形紧密地配合由鳍结构402、414和412形成的直角(参见图2a)。
34.图5图示了根据实施例的半导体结构100沿着图1a中的线“切割-a”的横截面。实际上，它示出了根据实施例的外密封环350的横截面。图6示出了半导体结构100的沿图1a中的线“切割-b”的横截面。实际上，它示出了根据实施例的内密封环300的横截面。外密封环350和内密封环300的一些结构相同或基本相同。例如，外密封环350和内密封环300中的每一个都包括子密封环212a、212b、212c和212d。
35.参考图5和图6，半导体结构100包括衬底202。衬底202在本实施例中为硅衬底。在各种实施例中，衬底202可替代地包括其他半导体材料，诸如锗、碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、锑化铟、sige、gaasp、alinas、algaas、gainas、gainp、gainasp或它们的组合。衬底202可以包括掺杂的有源区，诸如p阱和/或n阱204(见图7)。衬底202还可以进一步包括其他部件，诸如掩埋层和/或外延层。此外，衬底202可以是绝缘体上半导体，诸如绝缘体上硅(soi)。在其他实施例中，衬底202可以包括掺杂外延层、渐变半导体层，和/或还可以包括覆盖在另一不同类型的半导体层上的半导体层，诸如硅锗层上的硅层。衬底202包括配置为nmos器件(例如nfet)或pmos器件(例如pfet)的有源区(例如n
+
或p
+
掺杂区)。衬底202可以包括底层、器件、结和其他部件(未示出)。外密封环350、内密封环300和电路区域150内置在衬底202中或衬底202上。衬底202还包括在内密封环300和电路区域150之间的组装隔离区170(见图6)以及围绕外密封环350并且可选地与外密封环350重叠的划线区域(用于划线180)。
36.外密封环350包括子密封环212a、212b、212c、212d和212f。子密封环212a比其他子密封环宽，因此可以称为主子密封环。具有多个嵌套(nested)的子密封环确保至少内部子密封环在切割(例如，管芯锯切)期间免遭破裂。例如，子密封环212c和212d可以保护子密封
环212a、212b和212f免受切割期间可能发生的损坏。
37.子密封环212a、212b、212c、212d和212f中的每一个都包括一个或多个导电部件218，这些导电部件218设置在形成于衬底202之上或之中的鳍结构440和414上。尽管未示出，一个或多个导电部件218也设置在形成于衬底202上或衬底202中的鳍结构402、412、442、444和446上。鳍结构通过诸如浅沟槽隔离(sti)的隔离结构230彼此隔离。导电部件218可以包括垂直堆叠的多个导体，并且可以包括掺杂的半导体、金属、导电氮化物、导电氧化物或其他类型的导电材料。在导电部件218上方，子密封环212a、212b、212c、212d和212f中的每一个还包括多个金属层251，所述多个金属层251相互堆叠并且通过金属通孔252垂直连接。金属层251和金属通孔252可以包括铜、铜合金或其他导电材料，并且可以使用镶嵌或双镶嵌工艺形成。金属层251和金属通孔252中的每一个均可以包括围绕金属芯(例如铜)的导电阻挡层(诸如tin或tan)。在一个实施例中，金属层251的每个形成为环绕内密封环300和电路区150的环状或类环状结构(诸如基本上为方形的环状)。换言之，金属层层251的每个形成为封闭结构，并且沿由内密封环300和电路区150占据的区域的边缘延伸。在本实施例中，环状或类环状结构是指可以是矩形、正方形、大致矩形、大致正方形或其他多边形状的封闭结构。在一个实施例中，外通孔252(分别距内密封环300和电路区150最近和最远的通孔252)形成为环形。因此，它们也被称为通孔条(via bar)。内部通孔252形成为离散通孔，这些离散通孔形成平行于外部通孔252的线。在本实施例中，每个子密封环212a和212c还包括铝焊盘264。
38.导电部件218、金属层251和金属通孔252嵌入在介电层210中。介电层210可以包括氧化硅、氮化硅、氮氧化硅、低k介电材料、极低k(elk)介电材料，或其他合适的介电材料(例如，包括硅、氧、氮、碳或其他合适的隔离组分)，或它们的组合。半导体结构100还包括在介电层210上方的钝化层260和在钝化层260上方的另一钝化层262。每个铝焊盘264包括设置在钝化层260上方的顶部和穿透钝化层260并且与子密封环212a和212c电连接的底部。在实施例中，每个铝焊盘264形成为环绕内密封环300和电路区域150的环形。因此，铝焊盘264也可以称为铝环264。铝焊盘264可以与形成暴露在电路区域150的顶表面上的接合焊盘(未示出)同时形成。钝化层262设置在钝化层260和铝焊盘264上方。钝化层260和262可以由氧化物、氮化物及它们的组合形成，并且可以由相同或不同材料形成。每个子密封环212a-子密封环212f呈现出从衬底202(具体地，从鳍结构402、412、414、440、442、444和446)延伸到上金属层251和铝焊盘264的垂直壁的形式。
39.沟槽261设置在子密封环212b之上的钝化层262中。另一沟槽263设置在子密封环212d之上的钝化层262中。在一个实施例中，沟槽261和263中的每一个形成为围绕内密封环300和电路区域150的环形形状。双沟槽261、263的有利特征是，如果在切割期间在划线中出现裂缝，裂缝将被沟槽263阻止。即使裂缝传播穿过沟槽263，如果有的话，裂缝的应力也被沟槽261显着减小。半导体结构100可以包括图5中未示出的其他部件和层。
40.图6示出了根据本公开的各个方面的半导体结构100的沿着图1a的线“切割-b”的部分的截面图。参考图6，类似于外密封环350，内密封环300也包括多个子密封环，诸如子密封环212a、212b、212c和212d。内密封环300的部件与外密封环350的部件相同，除此之外，例如，子密封环的尺寸可以不同。
41.半导体结构100还包括在内密封环300和电路区150之间的组装隔离区170。组装隔
离区170包括隔离结构(例如浅沟槽隔离)230。隔离结构230可以包括氧化硅、氮化硅、氮氧化硅、其他合适的隔离材料(例如，包括硅、氧、氮、碳或其他合适的隔离组分)或它们的组合。隔离结构230可以包括不同的结构，诸如浅沟槽隔离(sti)结构和/或深沟槽隔离(dti)结构。在一些实施例中，半导体结构100可以在组装隔离区170中包括各种伪线和伪通孔。
42.图7示出了半导体结构100的截面图，示出了其中的各种层，包括阱(或扩散层)204、隔离结构230、鳍层215(包括鳍结构402、412、414、440、444、442、446、340、342、344和346)、栅极层240、栅极通孔层242、接触层(未显示，但与栅极层240处于同一水平)、接触通孔(或通孔0)层(未示出，但与栅极通孔层242处于同一水平)、第一至第六金属(m1、m2、m3、m4、m5和m6)层251以及第一至第五通孔(通孔1、通孔2、通孔3、通孔4和通孔5)层252。半导体结构100可以包括图7中未示出的其他层或部件，诸如掺杂的源极/漏极半导体层。导电部件218可以包括掺杂的源极/漏极半导体层、栅极层240、栅极通孔层242、接触层、接触通孔或它们的组合。
43.在实施例中，阱204形成在电路区150中的衬底202中或衬底202上。阱204包括配置为用于n型晶体管的p型掺杂区和配置为用于p型晶体管的n型掺杂区。鳍层215包括从衬底202突出的鳍形半导体材料(或鳍或鳍结构)。在实施例中，鳍层215可以包括硅、锗、硅锗或其他合适的半导体材料。
44.栅极层240包括具有栅极介电层和栅电极层的栅极结构。栅极介电层可以包括二氧化硅、氮氧化硅和/或高k介电材料，诸如hfo2、hfsio、hfsio4、hfsion、hflao、hftao、hftio、hfzro、hfalo
x
、zro、zro2、zrsio2、alo、alsio、al2o3、tio、tio2、lao、lasio、ta2o3、ta2o5、y2o3、srtio3、bazro、batio3(bto)、(ba,sr)tio3(bst)、si3n4、二氧化铪-氧化铝(hfo
2-al2o3)合金、其他合适的高k介电材料或它们的组合。高k介电材料一般是指介电常数较高(诸如大于氧化硅(k≈3.9))的介电材料。栅电极层可以包括钛、铝、碳化钽、碳氮化钽、氮化硅钽、氮化钛、氮化钽、钌、钼、钨、铂、钨、钴、铜和/或其他合适的材料。
45.栅极通孔层242、接触层(未示出)、接触通孔层(未示出)、通孔层252和金属层251中的每一个均可以包括钛、钽、钨、钴、钼、钌、或诸如氮化钛、氮化铝钛、氮化钨、氮化钽或它们的组合的导电氮化物，并且可以通过cvd、pvd、ald和/或其他合适的工艺形成。
46.图8a-图8d示出了使用芯轴-间隔件双重图案化形成鳍结构402、412、414和其他鳍结构的工艺。参考图8a，硬掩模层106、108和110形成在衬底202上方，并且芯轴图案112形成在硬掩模层110上方。硬掩模层106、108和110可以包括任何合适的材料，包括氮化钛、氧化硅和碳氧化硅。芯轴图案112可以包括抗反射聚合材料。芯轴图案112可以使用光刻和蚀刻工艺形成，并且可以形成为鳍结构402、412、414和其他鳍结构的形状，诸如参考图2a-图2b描述的那些。在实施例(未示出)中，使用芯轴图案112作为蚀刻掩模来蚀刻硬掩模层106、108和110以形成硬掩模图案，然后使用硬掩模图案作为蚀刻掩模来蚀刻衬底202，从而在衬底202中形成鳍结构402、412和414。在本实施例中，间隔件图案114形成在芯轴图案112的侧壁上，如图8b所示。随后，移除芯轴图案112，将间隔件图案114留在硬掩模层110上，如图8c所示。随后可以修整间隔件图案114。在实施例中，间隔件图案114具有与参考图3a-图3b所描述的鳍结构402、412和414相对应的形状。随后，使用蚀刻工艺将间隔件图案114的形状转印到衬底202，从而在衬底202中或衬底202上形成鳍结构402、412和414，如图8d所示。
47.尽管不旨在进行限制，但本公开的实施例提供以下优点中的一个或多个。例如，本
公开实施例提供了一种具有双密封环结构的半导体结构。双密封环结构包括包围两个或更多个内密封环的外密封环。每个内密封环围成一个电路区域。半导体结构可用于形成连接的管芯或单独的管芯。外密封环为连接的管芯提供密封和保护功能。内密封环为各个管芯提供密封和保护功能。内密封环紧密配合外密封环，在它们之间没有多余的区域，从而减少了半导体结构的封装面积。此外，在一些实施例中，在外密封环和内密封环中形成多个(例如四个)子密封环，以进一步提高密封环的工作可靠性。本公开的实施例可以容易地集成到现有的半导体制造工艺中。
48.在一个实例方面，本公开涉及一种包括两个电路区域和两个内密封环的半导体结构。两个内密封环中的每一个围绕两个电路区域中的相应一个。每个内密封环具有大致矩形的外围，同时在相应的内密封环的四个拐角处具有四个内角应力消除(csr)结构。半导体结构还包括围绕两个内密封环的外密封环，其中外密封环具有大致矩形的外围，在外密封环的四个内角处没有csr结构。外密封环包括位于两个内密封环中的每一个与外密封环的相应短边之间的多个第一鳍结构。多个第一鳍结构中的每一个与外密封环的相应短边平行。多个第一鳍结构的长度沿着从内密封环到外密封环的相应短边的方向逐渐减小。
49.在半导体结构的一个实施例中，多个第一鳍结构包括多个第一鳍结构对，其中每个第一鳍结构对中的第一鳍结构具有基本上相等的长度，并且每个第一鳍结构对的长度都比更靠近内密封环的相邻第一鳍结构对短。
50.在一个实施例中，外密封环还包括位于两个内密封环与外密封环的长边之间的多个第二鳍结构，其中，所述多个第二鳍结构中的每一个与所述外密封环的短边平行，并且在所述多个第二鳍结构中，最靠近所述外密封环的短边的那个最短。在进一步的实施例中，多个第二鳍结构包括多个第二鳍结构对，其中每个第二鳍结构对中的第二鳍结构具有基本相等的长度，并且每个第二鳍结构对的长度比距离外密封环的短边更远的相邻第二鳍结构对的长度短。
51.在另一个实施例中，外密封环还包括形成外密封环的长边的多个第三鳍结构、形成外密封环的短边的多个第四鳍结构、以及对角连接多个第三鳍结构与多个第四鳍结构的多个第五鳍结构。在进一步的实施例中，外密封环还包括与多个第五鳍结构平行的多个第六鳍结构，其中，多个第六鳍结构和内密封环设置在多个第五鳍结构的相对两侧。在又一实施例中，沿平行于所述外密封环的短边的方向，从所述多个第一鳍结构至所述多个第五鳍结构的距离小于1μm。
52.在半导体结构的实施例中，每个内密封环包括形成相应内密封环的长边的多个第七鳍结构，形成相应内密封的短边的多个第八鳍结构，以及多个第九鳍结构，对角地连接所述多个第七鳍结构与所述多个第八鳍结构。在进一步的实施例中，每个内密封环还包括与多个第九鳍结构平行的多个第十鳍结构，其中，多个第十鳍结构设置在多个第九鳍结构与外密封环之间。在另一实施例中，多个第十鳍结构和csr结构中的一个设置在多个第九鳍结构的相对两侧上。
53.在另一个实例方面，本公开涉及一种半导体结构。半导体结构包括两个电路区；两个第一密封环，所述两个第一密封环中的每一个具有大致矩形的外围并且围绕所述两个电路区域中的相应一个；第二密封环围绕两个第一密封环，第二密封环具有大致矩形的外围并具有四个大致直角的内角。第二密封环包括位于两个第一密封环中的每一个与第二密封
环的相应短边之间的多个第一鳍结构以及位于两个第一密封环中的每一个与第二个密封环的长边之间的多个第二鳍结构。多个第一鳍结构中的每一个和多个第二鳍结构中的每一个都平行于第二密封环的短边。在多个第一鳍结构中，最靠近第二密封环的相应短边的那个是最短的或者是最短中的一个，并且在多个第二鳍结构中，最靠近第二密封环的相应短边的那个是最短的或者是最短中的一个。
54.在半导体结构的实施例中，多个第一鳍结构和多个第二鳍结构由在双重图案化工艺中芯轴图案的侧壁上的间隔件图案形成。
55.在另一个实施例中，多个第一鳍结构包括多个第一鳍结构对，其中每个第一鳍结构对中的第一鳍结构具有大约相等的长度，并且每个第一鳍结构对的长度比距第二密封环的相应短边更远的相邻第一鳍结构对的长度短。在进一步的实施例中，多个第二鳍结构包括多个第二鳍结构对，其中每个第二鳍结构对中的第二鳍结构具有大约相等的长度，并且每个第二鳍结构对的长度都比距离第二密封环的相应短边更远的相邻第二鳍结构对的长度短。
56.在一个实施例中，多个第一鳍结构和多个第二鳍结构包括半导体材料。在另一个实施例中，多个第一鳍结构和多个第二鳍结构中的每一个均位于从半导体衬底延伸到被钝化层覆盖的顶部金属层的垂直结构的底部。
57.在又一实例方面，本公开涉及一种包括两个电路区域和两个第一密封环的半导体结构，两个第一密封环中的每一个围绕两个电路区域中的相应一个。半导体结构还包括包围两个第一密封环的第二密封环。第二密封环具有大致矩形的外围，具有两个短边和两个长边。第二密封环包括位于两个第一密封环中的每一个与第二密封环的相应短边之间的多个第一鳍结构对和位于两个第一密封环中的每一个与第二密封环的相应长边之间的多个第二鳍结构对。每个第一鳍结构与每个第二鳍结构均平行于第二密封环的短边。每个第一鳍结构对中的第一鳍结构具有大约相等的长度，并且每个第一鳍结构对的长度短于距离第二密封环的相应短边更远的相邻第一鳍结构对。每个第二鳍结构对中的第二鳍结构具有大约相等的长度，并且每个第二鳍结构对的长度比距离第二密封环的相应短边更远的相邻第二鳍结构对短。
58.在一个实施例中，第二密封环还包括位于两个第一密封环中的每一个与第二密封环的相应长边之间的第三鳍结构，其中第三鳍结构纵向平行于第二鳍结构，在第三鳍结构中，第三鳍结构具有大致相等的长度，且沿第二密封环的相应长边大致均匀分布。
59.在另一实施例中，第一鳍结构和第二鳍结构通过使用在双重图案化工艺中形成在芯轴图案的侧壁上的间隔件图案来蚀刻半导体衬底而形成。在又一实施例中，多个第一鳍结构对大致均匀分布在约5μm至8μm宽的空间中。
60.前述概述了几个实施例的特征，使得本领域技术人员可以更好地理解本公开的方面。本领域技术人员应该理解，他们可以容易地将本公开用作设计或修改其他过程和结构的基础，以实现与本文介绍的实施例相同的目的和/或实现相同的优点。本领域技术人员还应该认识到，这样的等效构造不脱离本公开的精神和范围，并且在不脱离本公开的精神和范围的情况下，它们可以进行各种改变，替换和变更。