一种可减小电流崩塌效应的氮化物半导体高电子迁移率晶体管外延结构的制作方法

1.本发明涉及半导体技术领域，具体涉及一种可减小电流崩塌效应的氮化物半导体高电子迁移率晶体管外延结构。


背景技术：

2.氮化物半导体功率器件相比于传统硅材料器件具有高击穿电场，更加节能，物理化学性质更加稳定，可以工作于更高的环境温度下，具有更高的开关速度可以降低应用系统的体积重量等多种优势，可应用于各种家用电器，电动汽车，太阳能风能等新能源发电，电动汽车，机器人以及智能制造产业，大型数据处理中心等广泛领域。虽然氮化镓器件具有优异的潜在性能和广泛的应用前景，目前大规模商业化还需要克服一些主要技术难点，其中之一就是电流崩塌效应。氮化镓功率器件的材料生长一般采用异质外延技术路线，即在大尺寸的硅衬底上生长氮化物材料，利用大尺寸而且廉价的硅材料作为衬底相比于其他衬底材料，可以取得最优的性价比。但由于衬底机械性能等方面的考虑，一般硅衬底都是采用高掺杂的导电衬底。由于异质外延应力控制的原因，一般硅基氮化镓外延的生长厚度有限，否则材料内部应力难以控制，导致外延片翘曲，龟裂或者参数均匀性等方面的一系列问题。而外延材料以及器件的耐压受限于材料的生长厚度。为了在一定材料生长厚度的情况下进一步提高材料的耐压，一般业界采用碳掺杂的方法，在导通电流的沟道层下方的缓冲层掺入高浓度的碳元素，利用碳元素在氮化镓材料中形成的高密度的深能级降低材料的载流子浓度，从而得到高电阻和高耐压的氮化物缓冲层。但是高碳掺杂浓度会引入所谓的电流崩塌效应。在器件关断的情况下，在漏极施加高电压，沟道中的电子会在电场的作用下，进入缓冲层，被缓冲层中碳掺杂引入的高密度深能级俘获而带负电，在器件不断开关过程中，注入并被深能级俘获的电子逐渐增加，形成的电场阻碍在器件导通状态下电子在沟道层的流动，使得器件工作时电阻逐渐上升，电流逐渐减小，效率逐渐降低，影响器件的稳定性和可靠性。
3.针对电流崩塌效应，有研究者提出衬底接地减小栅和衬底之间电场强度的方法，也有在gan沟道层和碳掺杂的缓冲层之间插入禁带宽度比gan沟道层更宽的algan层作为背势垒的方法，可以在一定程度上减少电子的注入。也有像日本松下公司采用在漏极端设计一个p型氮化镓端子形成pn结，注入空穴中和缓冲层中的电子的方法，减小电流崩塌效应的影响。


技术实现要素：

4.为解决上述技术问题，本发明提供一种可减小电流崩塌效应的氮化物半导体高电子迁移率晶体管外延结构。可限制电子注入缓冲层，从而减小电流崩塌效应。
5.本发明提供如下技术方案：一种可减小电流崩塌效应的氮化物半导体高电子迁移率晶体管外延结构，包括形
成于衬底上的成核层，成核层上的缓冲层，缓冲层上的沟道层，以及沟道层上的势垒层，在含有碳元素掺杂的缓冲层上方，非故意掺杂沟道层的下方，插入量子阱结构。
6.进一步的，所述量子阱结构为单量子阱结构、多量子阱结构、异质结势阱结构中的一种，或者量子阱结构为上述结构的重复排列、任意组合排列。
7.进一步的，所述缓冲层包括aln，algan，gan多层堆叠的结构，aln/gan，aln/algan，algan/gan超晶格结构，或者包括上述结构的组合结构，该缓冲层全部或者部分为碳元素掺杂，掺杂部分的最高碳浓度不低于1x10
18
/cm3。进一步的，在势垒层下方包含0.1-2 nm aln插入层。
8.进一步的，所述势垒层为algan层，aln层，alinn层，alingan层，或者上述材料层的复数叠加。
9.进一步的，所述非故意掺杂沟道层，是gan层或algan层，其碳掺杂浓度低于5x10
17
/cm3。
10.进一步的，单量子阱结构是algan/gan/algan量子阱，多量子阱结构是algan/ingan/algan，gan/ingan/gan量子阱，或者氮化物半导体材料形成的其他势阱结构，单量子阱或者多量子阱结构的势阱宽度为1-10 nm。
11.进一步的，异质结势阱结构是algan/gan/algan势阱，或者是algan/ingan/algan，gan/ingan/gan势阱，或者氮化物半导体材料形成的其他势阱结构，异质结势阱结构的宽度在10-200nm。
12.与现有技术相比，本发明的有益效果是：通过在沟道层和碳掺杂缓冲层之间插入上述势阱结构，将在器件关断状态下，在电场作用下通过沟道层进入碳掺杂缓冲层的电子限制在势阱中，通过势阱促进注入电子的复合，减少被碳掺杂引入的深能级俘获的电子数量，减小电流崩塌效应。
附图说明
13.图1为本发明的实施例1的晶体管外延结构示意图。
14.图2为实施例2的晶体管外延结构示意图。
15.图3为实施例3的晶体管外延结构示意图。
16.11、衬底，12、成核层，13、缓冲层，14、沟道层，15、势垒层；131、电子势阱结构；132、背势垒结构；1301、第一势阱结构，1302、第二背势垒结构，1303、第一背势垒结构，1304、第二势阱结构，1305、第三背势垒结构。
具体实施方式
17.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
18.参照图1，本实施例1提供的氮化物半导体高电子迁移率晶体管外延结构，包括衬底11，可以是蓝宝石衬底，碳化硅衬底，也可以是硅衬底。此实施例中采用硅衬底，相应于硅
衬底；形成于衬底11上的成核层12为aln材料，厚度为100nm；缓冲层13，包括从下往上依次生长的aln/algan/超晶格结构，其中aln为180 nm，algan可以是单层也可以是不同组分的多层，此实施例中为al组分50%的algan单层结构 100 nm；超晶格结构可以是aln/gan，aln/algan，algan/gan超晶格结构，或者包括上述结构的组合结构，此实施例中采用aln/gan超晶格结构，厚度为3微米，碳掺杂浓度约为1x10
19
/cm3。在缓冲层13上方生长电子势阱结构131，本实施例采用10个周期的al
0.3
ga
0.7
n 10 nm/gan 5 nm量子阱结构，碳掺杂浓度约为1x10
17
/cm3；沟道层14为非故意掺杂的gan 300 nm，碳浓度约为4x10
16
/cm3；势垒层15采用al组分26%的algan单层21 nm。可以在势垒层上方制作电极，包括源极161、栅极162和漏极163。
19.参照图2，本实施例2提供的氮化物半导体高电子迁移率晶体管外延结构，包括衬底11，可以是蓝宝石衬底，碳化硅衬底，也可以是硅衬底。此实施例中采用硅衬底，相应于硅衬底；形成于衬底11上的成核层12为aln材料，厚度为100nm；缓冲层13，包括从下往上依次生长的aln/algan/超晶格结构，其中aln为180 nm，algan可以是单层也可以是不同组分的多层，此实施例中为al组分50%的algan单层结构 100 nm；超晶格结构可以是aln/gan，aln/algan，algan/gan超晶格结构，或者包括上述结构的组合结构，此实施例中采用aln/gan超晶格结构，厚度为3微米，碳掺杂浓度约为1x10
19
/cm3。在缓冲层13上方生长电子势阱结构131，本实施例采用10个周期的al
0.3
ga
0.7
n 10 nm/gan 5 nm量子阱结构，碳掺杂浓度约为1x10
17
/cm3。
20.与实施例1不同之处在于，本实施例中引入背势垒结构132。背势垒结构之前有研究者设计用来阻碍沟道中的电子进入碳掺杂的缓冲层，降低电流崩塌效应。背势垒结构一般是algan的单层或者多层材料，由于algan比沟道层gan更大的禁带宽度，在界面处形成势垒阻止电子在垂直方向自由流动。此处在之前背势垒的技术方案的基础上结合本发明的电子势阱方案，可以起到更加有效降低电流崩塌效应的作用。电子势阱结构131可以置于背势垒结构132的上方或者下方，此实施例中背势垒结构132采用500 nm非故意掺杂 al
0.08
ga
0.92
n层，置于电子势阱结构131的上方；沟道层14为非故意掺杂的gan 300 nm，碳浓度约为4x10
16
/cm3；势垒层15采用al组分26%的algan单层21 nm。可以在势垒层上方制作电极，包括源极161，栅极162，漏极163。
21.参照图3，本实施例3提供的氮化物半导体高电子迁移率晶体管外延结构，包括衬底11，可以是蓝宝石衬底，碳化硅衬底，也可以是硅衬底。此实施例中采用硅衬底，相应于硅衬底；形成于衬底11上的成核层12为aln材料，厚度为100nm；缓冲层13包括从下往上依次生长的aln/algan/超晶格结构，其中aln为180 nm，algan可以是单层也可以是不同组分的多层，此实施例中为al组分50%的algan单层结构 100 nm。超晶格结构可以是aln/gan，aln/algan，algan/gan超晶格结构，或者包括上述结构的组合结构，此实施例中采用aln/gan超晶格结构，厚度为3微米，碳掺杂浓度约为1x10
19
/cm3。
22.与实施例2不同之处在于，本实施例中引入多个势阱结构，以及多个背势垒结构。第一势阱结构1301和第二势阱结构1304的结构和组分可以相同也可以不同。第一背势垒结构1303，第二背势垒结构1302，第三背势垒结构1305的组分和结构可以相同也可以不同。此实施例中第一背势垒结构1303，第二背势垒结构1302采用50 nm al
0.3
ga
0.7
n结构，第一势阱结构1301和第二势阱结构1304都采用6个周期的al
0.3
ga
0.7
n 8 nm/gan 4 nm量子阱结构。第
三背势垒结构1305采用500 nm非故意掺杂 al
0.08
ga
0.92
n层。沟道层14为非故意掺杂的gan 300 nm，碳浓度约为4x10
16
/cm3。势垒层15采用al组分26%的algan单层21 nm。可以在势垒层上方制作电极，包括源极161，栅极162，漏极163。
23.本发明通过在沟道层和碳掺杂缓冲层之间插入上述势阱结构，在器件关断状态下并在漏极施加高电压的情况下，将电场作用下通过沟道层进入碳掺杂缓冲层的电子限制在势阱中，通过势阱促进注入电子的复合，减少被碳掺杂引入的深能级俘获的电子数量，减小电流崩塌效应。
24.尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。