一种封装体及其制作方法与流程

1.本发明涉及芯片封装技术领域，特别是涉及一种封装体及其制作方法。


背景技术：

2.foplp技术作为先进封装的一种，目前已在分立式器件中得到大规模应用，但就目前方案而言，在做导电层前的互联时，对芯片的位置存在非常精密的对位要求。现有的产品结构在器件的封装中存在着不可忽视的劣势：1、在封装中对芯片的焊盘尺寸要求高，批量生产时过程性能监控难度较大；2、无法满足芯片小焊盘，焊接过程对位要求较高；3、板级封装中存在导线的对位无法控制。针对这些问题需要采用一种全新的结构来提高产品可靠性。
3.

技术实现要素：

4.本发明主要解决的技术问题是提供一种封装体及其制作方法，以提高产品可靠性。
5.为解决上述技术问题，本发明采用的一个技术方案是提供一种封装体，所述封装体包括：第一焊盘组件，所述第一焊盘组件包括第一子焊盘和位于所述第一子焊盘一侧的第二子焊盘，所述第一子焊盘与所述第二子焊盘电连接，所述第二子焊盘远离所述第一子焊盘一侧开设有第一凹槽；第二焊盘组件，所述第二焊盘组件包括第三子焊盘和位于所述第三子焊盘一侧的第四子焊盘，所述第三子焊盘与所述第四子焊盘电连接；第一芯片，所述第一芯片的第一表面设置有第一芯片焊盘，所述第一芯片的第二表面设置有第二芯片焊盘，所述第一芯片焊盘的大小大于所述第二芯片焊盘的大小，所述第一凹槽的大小与所述第一芯片的第一表面的大小相匹配，所述第一芯片通过所述第一芯片焊盘贴装在所述第二子焊盘的所述第一凹槽内；导电组件，所述导电组件的一端与所述第一芯片的第二芯片焊盘连接，所述导电组件的另一端与所述第四子焊盘连接；塑封层，所述塑封层设置于所述第一子焊盘朝向所述第二子焊盘一侧，且覆盖所述第一芯片及所述第二芯片焊盘。
6.其中，所述第四子焊盘远离所述第三子焊盘一侧开设有第二凹槽；所述封装体还包括第二芯片，所述第二芯片的第一表面设置有第三芯片焊盘，所述第二芯片的第二表面设置有第四芯片焊盘，所述第三芯片焊盘的大小大于所述第四芯片焊盘的大小，所述第二凹槽的大小与所述第二芯片的第一表面的大小相匹配，所述第二芯片通过所述第三芯片焊盘贴装在所述第四子焊盘的所述第二凹槽内；所述导电组件的另一端与所述第二芯片的第四芯片焊盘连接；所述塑封层覆盖所述第二芯片及所述第四芯片焊盘。
7.其中，所述第一子焊盘与所述第二子焊盘间隔设置，所述第三子焊盘与所述第四子焊盘间隔设置；所述封装体还包括介质层，所述介质层包括相对的第一侧面和第二侧面，所述第一子焊盘和所述第三子焊盘位于所述介质层的第一侧面，所述第二子焊盘和所述第四子焊盘位于所述介质层的第二侧面，所述塑封层与所述介质层的第二侧面相贴合；所述
第一焊盘组件还包括第一焊盘连接部，所述第一焊盘连接部穿过所述介质层，且两端分别与所述第一子焊盘和所述第二子焊盘连接；所述第二焊盘组件还包括第二焊盘连接部，所述第二焊盘连接部穿过所述介质层，且两端分别与所述第三子焊盘和所述第四子焊盘连接。
8.其中，所述导电组件包括依次连接的第一导电部、金属层和第二导电部，所述金属层位于所述第一芯片的第二表面一侧，所述第一导电部位于所述塑封层的第一预设位置，所述第二导电部位于所述塑封层的第二预设位置，所述第一导电部使所述第一芯片的第二芯片焊盘与所述金属层导通，所述第二导电部使所述第二芯片的第四芯片焊盘与所述金属层导通。
9.其中，所述金属层位于所述塑封层远离所述第二子焊盘一侧的表面；所述封装体还包括增强片，所述增强片设置于所述塑封层远离所述第二子焊盘一侧，且覆盖所述塑封层和所述金属层；所述封装体还包括油墨层，所述油墨层覆盖于所述增强片上。
10.为解决上述技术问题，本发明采用的另一个技术方案是提供一种封装体的制作方法，所述封装体的制作方法包括：准备载板；在所述载板的至少一侧贴合一层第一导电层；在所述第一导电层远离所述载板的一侧制作一层第二导电层；对所述第二导电层的部分区域进行蚀刻去除，保留所述第二导电层的第一预设区域和第二预设区域，以分别形成第二子焊盘和第四子焊盘；在所述第二子焊盘远离所述第一导电层一侧开设第一凹槽，并将第一芯片通过所述第一芯片的第一表面上的第一芯片焊盘贴装在所述第一凹槽内；其中，所述第一芯片的第二表面还设置有第二芯片焊盘，所述第一芯片焊盘的大小大于所述第二芯片焊盘的大小，所述第一凹槽的大小与所述第一芯片的第一表面的大小相匹配；在所述第一导电层朝向所述第二子焊盘一侧制作塑封层，所述塑封层覆盖所述第一芯片及所述第二芯片焊盘；在所述第二导电层远离所述第一导电层一侧制作导电组件，所述导电组件的一端与所述第一芯片的第二芯片焊盘连接，所述导电组件的另一端与所述第四子焊盘连接；将所述载板从所述第一导电层上剥离；对所述第一导电层的部分区域进行蚀刻去除，保留所述第一导电层的第一预设区域和第二预设区域，以分别形成第一子焊盘和第三子焊盘；其中，所述第一子焊盘与所述第二子焊盘电连接，所述第三子焊盘与所述第四子焊盘电连接。
11.其中，所述在所述第一导电层朝向所述第二子焊盘一侧制作塑封层，所述塑封层覆盖所述第一芯片及所述第二芯片焊盘的步骤之前，所述方法还包括：在所述第四子焊盘远离所述第一导电层一侧开设第二凹槽，并将第二芯片通过所述第二芯片的第一表面上的第三芯片焊盘贴装在所述第二凹槽内；其中，所述第二芯片的第二表面还设置有第四芯片焊盘，所述第三芯片焊盘的大小大于所述第四芯片焊盘的大小，所述第二凹槽的大小与所述第二芯片的第一表面的大小相匹配；所述在所述第一导电层朝向所述第二子焊盘一侧制作塑封层，所述塑封层覆盖所述第一芯片及所述第二芯片焊盘的步骤，包括：在所述第一导电层朝向所述第二子焊盘一侧制作塑封层，所述塑封层覆盖所述第一芯片及所述第二芯片焊盘、所述第二芯片及所述第四芯片焊盘；所述在所述第二导电层远离所述第一导电层一侧制作导电组件，所述导电组件的一端与所述第一芯片的第二芯片焊盘连接，所述导电组件的另一端与所述第四子焊盘连接的步骤包括：在所述第二导电层远离所述第一导电层一侧制作导电组件，所述导电组件的一端与所述第一芯片的第二芯片焊盘连接，所述导电组
件的另一端与所述第二芯片的第四芯片焊盘连接。
12.其中，所述在所述第一导电层远离所述载板的一侧制作一层第二导电层，包括：在所述第一导电层远离所述载板的一侧压合一层介质层；所述介质层包括相对的第一侧面和第二侧面，所述介质层的第一侧面朝向所述第一导电层；在所述介质层上开设第一通孔和第二通孔；在所述第一通孔的内壁和所述第二通孔的内壁分别制作一层导电种子层，电镀填充所述第一通孔和所述第二通孔，以在所述第一通孔内形成第一焊盘连接部、在所述第二通孔内形成第二焊盘连接部，并在所述介质层的第二侧面形成所述第二导电层；所述在所述第一导电层朝向所述第二子焊盘一侧制作塑封层，所述塑封层覆盖所述第一芯片及所述第二芯片焊盘、所述第二芯片及所述第四芯片焊盘，包括：在所述介质层的第二侧面一侧制作所述塑封层，所述塑封层与所述介质层的第二侧面相贴合，且所述塑封层覆盖所述第一芯片及所述第二芯片焊盘、所述第二芯片及所述第四芯片焊盘。
13.其中，所述在所述第二导电层远离所述第一导电层一侧制作导电组件，所述导电组件的一端与所述第一芯片的第二芯片焊盘连接，所述导电组件的另一端与所述第二芯片的第四芯片焊盘连接，包括：在所述塑封层的第一预设位置制作第一盲孔，在所述塑封层的第二预设位置制作第二盲孔；其中，所述第一盲孔的底部到达所述第一芯片的第二芯片焊盘，所述第二盲孔的底部到达所述第二芯片的第四芯片焊盘；在所述第一盲孔的内壁和所述第二盲孔的内壁分别制作一层导电种子层，电镀填充所述第一盲孔和所述第二盲孔，以在所述第一盲孔内形成第一导电部、在所述第二盲孔内形成第二导电部，并在所述塑封层远离所述第一导电层的一侧形成金属层；对所述金属层的部分区域进行蚀刻去除，至少保留所述金属层在所述第一导电部和所述第二导电部之间的部分；其中，所述第一导电部使所述第一芯片的第二芯片焊盘与所述金属层导通，所述第二导电部使所述第二芯片的第四芯片焊盘与所述金属层导通。
14.其中，所述在所述第二导电层远离所述第一导电层一侧制作导电组件的步骤之后，所述方法还包括：在所述塑封层远离所述第二子焊盘一侧设置增强片，所述增强片覆盖所述塑封层和所述金属层；在所述增强片上制作油墨层。
15.本发明的有益效果是：区别于现有技术的情况，本发明的封装体中，第一芯片的第一表面设置有第一芯片焊盘，第一芯片的第二表面设置有第二芯片焊盘，第一芯片焊盘的大小大于第二芯片焊盘的大小，通过在第二子焊盘远离第一子焊盘一侧开设有第一凹槽，第一凹槽的大小与第一芯片的第一表面的大小相匹配，使得在将第一芯片通过所述第一芯片焊盘贴装在所述第二子焊盘的所述第一凹槽内的过程中，可以有效地控制第一芯片在贴片及焊接过程的偏移，并且在后续制作塑封层来覆盖第一芯片、以及制作导电组件来使导电组件的一端与第一芯片的第二芯片焊盘连接的过程中，避免第一芯片固定后的偏移，可以提高产品可靠性。
附图说明
16.为了更清楚地说明本技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：
17.图1为本技术封装体的第一实施例的结构示意图；
18.图2为本技术封装体的第二实施例的结构示意图；
19.图3为本技术封装体的制作方法的第一实施例的流程示意图；
20.图4为本技术封装体的制作方法的第二实施例的流程示意图；
21.图5a至图5j为图4中步骤s401-s411对应的一实施方式的各步骤的制作流程结构示意图；
22.图6为本技术封装体的第三实施例的结构示意图；
23.图7为本技术封装体的制作方法的第三实施例的流程示意图。
具体实施方式
24.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
25.请参阅图1，图1为本技术封装体的第一实施例的结构示意图。在一实施例中，封装体包括：第一焊盘组件10，第一焊盘组件10包括第一子焊盘101和位于第一子焊盘101一侧的第二子焊盘102，第一子焊盘101与第二子焊盘102电连接，第二子焊盘102远离第一子焊盘101一侧开设有第一凹槽1020；第二焊盘组件11，第二焊盘组件11包括第三子焊盘111和位于第三子焊盘111一侧的第四子焊盘112，第三子焊盘111与第四子焊盘112电连接；第一芯片12，第一芯片12的第一表面设置有第一芯片焊盘(未图示)，第一芯片12的第二表面设置有第二芯片焊盘121，第一芯片焊盘的大小大于第二芯片焊盘121的大小，第一凹槽1020的大小与第一芯片12的第一表面的大小相匹配，第一芯片12通过第一芯片焊盘贴装在第二子焊盘102的第一凹槽1020内；导电组件13，导电组件13的一端与第一芯片12的第二芯片焊盘121连接，导电组件13的另一端与第四子焊盘112连接；塑封层14，塑封层14设置于第一子焊盘101朝向第二子焊盘102一侧，且覆盖第一芯片12及第二芯片焊盘121。
26.上述方案，封装体中第一芯片12的第一表面设置有第一芯片焊盘，第一芯片12的第二表面设置有第二芯片焊盘121，第一芯片焊盘的大小大于第二芯片焊盘121的大小，通过在第二子焊盘102远离第一子焊盘101一侧开设有第一凹槽1020，第一凹槽1020的大小与第一芯片12的第一表面的大小相匹配，使得在将第一芯片12通过第一芯片焊盘贴装在第二子焊盘102的第一凹槽1020内的过程中，可以有效地控制第一芯片12在贴片及焊接过程的偏移，并且在后续制作塑封层14来覆盖第一芯片12、以及制作导电组件13来使导电组件13的一端与第一芯片12的第二芯片焊盘121连接的过程中，避免第一芯片12固定后的偏移，可以提高产品可靠性。
27.请参阅图2，图2为本技术封装体的第二实施例的结构示意图。本实施例与上述第一实施例的区别在于，本实施例中，第一子焊盘101与第二子焊盘102间隔设置，第三子焊盘111与第四子焊盘112间隔设置；封装体还包括介质层15，介质层15包括相对的第一侧面和第二侧面，第一子焊盘101和第三子焊盘111位于介质层15的第一侧面，第二子焊盘102和第四子焊盘112位于介质层15的第二侧面，塑封层14与介质层15的第二侧面相贴合；第一焊盘组件10还包括第一焊盘连接部103，第一焊盘连接部103穿过介质层15，且两端分别与第一
子焊盘101和第二子焊盘102连接；第二焊盘组件11还包括第二焊盘连接部113，第二焊盘连接部113穿过介质层15，且两端分别与第三子焊盘111和第四子焊盘112连接。
28.可以理解的是，第一子焊盘101、第二子焊盘102和第一焊盘连接部103之间可以一体成型，第三子焊盘111、第四子焊盘112和第二焊盘连接部113之间也可以一体成型。介质层15具体可以采用半固化片(即prepreg，简称为pp)，通过在第一子焊盘101和第二子焊盘102之间、第三子焊盘111和第四子焊盘112之间设置介质层15，且位于第一子焊盘101和第二子焊盘102之间的第一焊盘连接部103、位于第三子焊盘111和第四子焊盘112之间的第二焊盘连接部113穿过介质层15，使得制作的塑封层14与介质层15的第二侧面相贴合，因此可以增强塑封层14与介质层15之间的结合力，避免因器件的剪切力而对封装体产生结构破坏，提高了产品可靠性。
29.进一步地，导电组件13包括依次连接的第一导电部131、金属层133和第二导电部132，金属层133位于第一芯片12的第二表面一侧，第一导电部131位于塑封层14的第一预设位置，第二导电部132位于塑封层14的第二预设位置，第一导电部131使第一芯片12的第二芯片焊盘121与金属层133导通，第二导电部132使第四子焊盘112焊盘与金属层133导通。
30.可以理解的是，由于第一芯片12通过第一芯片焊盘贴装在第二子焊盘102的第一凹槽1020内，因此在第一芯片12贴片固定后采用激光钻孔等方式来制作第一导电部131的位置孔的过程中，第一芯片12不会发生偏移，因此可以避免第一导电部131不在第二芯片焊盘121上的现象，尤其是针对第一芯片12的第二表面上具有一个或多个小焊盘需要通过激光钻等方式实现互联的封装场景。
31.在一实施例中，金属层133位于塑封层14远离第二子焊盘102一侧的表面；封装体还包括增强片16，增强片16设置于塑封层14远离第二子焊盘102一侧，且覆盖塑封层14和金属层133。
32.进一步地，封装体还包括油墨层17，油墨层17覆盖于增强片16上。
33.请参阅图6，图6为本技术封装体的第三实施例的结构示意图。本实施例与上述第二实施例的区别在于，本实施例中，封装体还包括第二芯片22，第二芯片22的第一表面设置有第三芯片焊盘(未图示)，第二芯片22的第二表面设置有第四芯片焊盘221，第三芯片焊盘的大小大于第四芯片焊盘221的大小；第四子焊盘112远离第三子焊盘111一侧开设有第二凹槽1120，第二凹槽1120的大小与第二芯片22的第一表面的大小相匹配，第二芯片22通过第三芯片焊盘贴装在第四子焊盘112的第二凹槽1120内。此时，导电组件13的另一端与第二芯片22的第四芯片焊盘221连接；塑封层14同样覆盖第二芯片22及第四芯片焊盘221。
34.进一步地，此时导电组件13的第二导电部132使第二芯片22的第四芯片焊盘221与金属层133导通。
35.本实施例中，由于第一芯片12通过第一芯片焊盘贴装在第二子焊盘102的第一凹槽1020内，第二芯片22通过第三芯片焊盘贴装在第四子焊盘112的第二凹槽1120内，因此在第一芯片12和第二芯片22贴片固定后采用激光钻孔等方式来制作第一导电部131以及第二导电部132的位置孔的过程中，第一芯片12和第二芯片22不会发生偏移，因此可以避免第一导电部131不在第二芯片焊盘121上、第二导电部132不在第二芯片焊盘221上的现象，尤其是针对存在多个芯片具有小焊盘需要通过激光钻等方式实现互联的封装场景。
36.本技术还提供了一种封装体的制作方法，本技术的封装体的制作方法可以制作得
到上述任意一种封装体。请参阅图3，图3为本技术封装体的制作方法的第一实施例的流程示意图。本实施例中的封装体的制作方法包括以下步骤：
37.s31：准备载板。
38.s32：在所述载板的至少一侧贴合一层第一导电层。
39.在一实施例中，载板和第一导电层也可以一起作为一张板级可剥离铜箔材料来提供，载板为可剥离载体，第一导电层为铜箔层，载板可以为整个加工流程提供机械强度支撑。
40.s33：在所述第一导电层远离所述载板的一侧制作一层第二导电层。
41.s34：对所述第二导电层的部分区域进行蚀刻去除，保留所述第二导电层的第一预设区域和第二预设区域，以分别形成第二子焊盘和第四子焊盘。
42.具体地，先在第一导电层上制作第二导电层，然后再将第二导电层的部分区域进行蚀刻去除，将第二导电层的第一预设区域和第二预设区域保留下来，可以分别形成第二子焊盘和第四子焊盘。
43.s35：在所述第二子焊盘远离所述第一导电层一侧开设第一凹槽，并将第一芯片通过所述第一芯片的第一表面上的第一芯片焊盘贴装在所述第一凹槽内。其中，所述第一芯片的第二表面还设置有第二芯片焊盘，所述第一芯片焊盘的大小大于所述第二芯片焊盘的大小，所述第一凹槽的大小与所述第一芯片的第一表面的大小相匹配。
44.可以理解的是，通过在第二子焊盘远离第一子焊盘一侧开设有第一凹槽，第一凹槽的大小与第一芯片的第一表面的大小相匹配，使得在将第一芯片通过第一芯片焊盘贴装在第二子焊盘的第一凹槽内的过程中，可以有效地控制第一芯片在贴片及焊接过程的偏移。
45.s36：在所述第一导电层朝向所述第二子焊盘一侧制作塑封层，所述塑封层覆盖所述第一芯片及所述第二芯片焊盘。
46.s37：在所述第二导电层远离所述第一导电层一侧制作导电组件，所述导电组件的一端与所述第一芯片的第二芯片焊盘连接，所述导电组件的另一端与所述第四子焊盘连接。
47.可以理解的是，由于第一芯片通过第一芯片焊盘贴装在第二子焊盘的第一凹槽内，因此在第一芯片贴片固定后制作塑封层以及导电组件的过程中，第一芯片不会发生偏移，因此可以避免导电组件不与第二芯片焊盘连接的现象，尤其是针对第一芯片的第二表面上具有一个或多个小焊盘需要通过导电组件互联的封装场景。
48.s38：将所述载板从所述第一导电层上剥离。
49.s39：对所述第一导电层的部分区域进行蚀刻去除，保留所述第一导电层的第一预设区域和第二预设区域，以分别形成第一子焊盘和第三子焊盘。其中，所述第一子焊盘与所述第二子焊盘电连接，所述第三子焊盘与所述第四子焊盘电连接。
50.可以理解的是，当步骤s32中在载板的一侧贴合第一导电层时，将载板从第一导电层上剥离后可以得到一侧的封装结构，然后对该封装结构中的第一导电层的部分区域进行蚀刻去除，保留第一导电层的第一预设区域和第二预设区域，以分别形成第一子焊盘和第三子焊盘，从而形成一封装体；当步骤s32中在载板的两侧均贴合第一导电层时，将载板从第一导电层上剥离后可以得到两侧的封装结构，然后对两侧的封装结构中的第一导电层的
部分区域进行蚀刻去除，保留第一导电层的第一预设区域和第二预设区域，以分别形成第一子焊盘和第三子焊盘，从而形成两个封装体。
51.请参阅图4、图5a至图5j，其中，图4为本技术封装体的制作方法的第二实施例的流程示意图，图5a至图5j为图4中步骤s401-s411对应的一实施方式的各步骤的制作流程结构示意图。本实施例中的封装体的制作方法包括以下步骤：
52.s401：准备载板。
53.s402：在所述载板的至少一侧贴合一层第一导电层。
54.s403：在所述第一导电层远离所述载板的一侧制作一层第二导电层。
55.本实施例的步骤s401至s403与上一实施例中的步骤s31至s33基本相同，此处不再赘述。
56.在一实施例中，步骤s403具体可以包括：在所述第一导电层远离所述载板的一侧压合一层介质层；所述介质层包括相对的第一侧面和第二侧面，所述介质层的第一侧面朝向所述第一导电层；在所述介质层上开设第一通孔和第二通孔；在所述第一通孔的内壁和所述第二通孔的内壁分别制作一层导电种子层，电镀填充所述第一通孔和所述第二通孔，以在所述第一通孔内形成第一焊盘连接部、在所述第二通孔内形成第二焊盘连接部，并在所述介质层的第二侧面形成所述第二导电层。
57.s404：对所述第二导电层的部分区域进行蚀刻去除，保留所述第二导电层的第一预设区域和第二预设区域，以分别形成第二子焊盘和第四子焊盘。
58.具体地，如图5a所示，在一实施方式中，先准备载板18，然后在载板18的两侧均贴合一层第一导电层191，对于每一侧的第一导电层191，均在第一导电层191远离载板18的一侧压合一层介质层15，介质层15包括相对的第一侧面和第二侧面，介质层15的第一侧面朝向第一导电层191，然后可以在介质层15上通过开孔、沉铜、电镀的方式，在介质层15上形成第一焊盘连接部103和第二焊盘连接部113，并在介质层15的第二侧面形成第二导电层192，然后可以对第二导电层192的部分区域进行蚀刻去除，以形成第二子焊盘102和第四子焊盘112。之后，可以在第二子焊盘102上开设第一凹槽1020。
59.s405：在所述第二子焊盘远离所述第一导电层一侧开设第一凹槽，并将第一芯片通过所述第一芯片的第一表面上的第一芯片焊盘贴装在所述第一凹槽内。其中，所述第一芯片的第二表面还设置有第二芯片焊盘，所述第一芯片焊盘的大小大于所述第二芯片焊盘的大小，所述第一凹槽的大小与所述第一芯片的第一表面的大小相匹配。
60.具体地，如图5b所示，在一实施方式中，在第二子焊盘102远离第一导电层191一侧开设与第一芯片12相匹配的第一凹槽1020后，可以将第一芯片12贴装在第一凹槽1020内，第一芯片12可以通过第一芯片焊盘与第二子焊盘102焊接的方式进行固定。
61.s406：在所述第一导电层朝向所述第二子焊盘一侧制作塑封层，所述塑封层覆盖所述第一芯片及所述第二芯片焊盘。
62.本实施例的步骤s404至s406与上一实施例中的步骤s34至s36基本相同，此处不再赘述。当第一导电层191和第二子焊盘102之间设置有介质层15时，此时步骤s406具体可以包括：在所述介质层的第二侧面一侧制作所述塑封层，所述塑封层与所述介质层的第二侧面相贴合，且所述塑封层覆盖所述第一芯片及所述第二芯片焊盘。由于制作的塑封层14与介质层15的第二侧面相贴合，因此可以增强塑封层14与介质层15之间的结合力，避免因器
件的剪切力而对封装体产生结构破坏，提高了产品可靠性。
63.具体地，如图5c所示，在一实施方式中，在将第一芯片12贴装到第一凹槽1020后，可以在介质层15上叠加一张膜状的塑封料，然后采用层压的方式，将塑封料固化，形成覆盖第一芯片12的塑封层14，于是介质层15和塑封层14牢牢地结合在一起，且同时完成了第一芯片12的塑封。
64.s407：在所述第二导电层远离所述第一导电层一侧制作导电组件，所述导电组件的一端与所述第一芯片的第二芯片焊盘连接，所述导电组件的另一端与所述第四子焊盘连接。
65.在一实施例中，上述步骤s407具体包括：在所述塑封层的第一预设位置制作第一盲孔，在所述塑封层的第二预设位置制作第二盲孔；其中，所述第一盲孔的底部到达所述第一芯片的第二芯片焊盘，所述第二盲孔的底部到达所述第四子焊盘；在所述第一盲孔的内壁和所述第二盲孔的内壁分别制作一层导电种子层，电镀填充所述第一盲孔和所述第二盲孔，以在所述第一盲孔内形成第一导电部、在所述第二盲孔内形成第二导电部，并在所述塑封层远离所述第一导电层的一侧形成金属层；对所述金属层的部分区域进行蚀刻去除，至少保留所述金属层在所述第一导电部和所述第二导电部之间的部分；其中，所述第一导电部使所述第一芯片的第二芯片焊盘与所述金属层导通，所述第二导电部使所述第四子焊盘与所述金属层导通。
66.具体地，如图5d所示，在一实施方式中，直接在塑封层14的表面对应的第一预设位置以及第二预设位置进行激光钻孔，形成第一盲孔141和第二盲孔142，其中，第一盲孔141和第二盲孔142贯穿塑封层14，第一盲孔141的底部到达第一芯片12的第二芯片焊盘121，第二盲孔142的底部到达第四子焊盘112焊盘。然后，结合图5d和图5e，在形成第一盲孔141和第二盲孔142后，可以在第一盲孔141和第二盲孔142的内壁制作一层导电种子层(图未示)，然后采用电镀铜填充第一盲孔141和第二盲孔142，以在第一盲孔141内形成第一导电部131、在第二盲孔142内形成第二导电部132、在塑封层14远离第一导电层191的一侧形成金属层133。然后，如图5f所示，对金属层133的部分区域进行蚀刻去除，至少保留金属层133在第一导电部131和第二导电部132之间的部分，于是完成导电组件13的制作，其中，第一导电部131使第一芯片12的第二芯片焊盘121与金属层133导通，第二导电部132使第四子焊盘112焊盘与金属层133导通。
67.s408：在所述塑封层远离所述第二子焊盘一侧设置增强片，所述增强片覆盖所述塑封层和所述金属层。
68.s409：在所述增强片上制作油墨层。
69.具体地，如图5g和图5h所示，在一实施方式中，在完成导电组件13的制作后，可以在塑封层14以及金属层133上叠加一张增强片16，增强片16可以采用半固化片，然后冷却固化，形成增强片16，然后在增强片16上制作油墨层17以进行保护。
70.s410：将所述载板从所述第一导电层上剥离。
71.s411：对所述第一导电层的部分区域进行蚀刻去除，保留所述第一导电层的第一预设区域和第二预设区域，以分别形成第一子焊盘和第三子焊盘。其中，所述第一子焊盘与所述第二子焊盘电连接，所述第三子焊盘与所述第四子焊盘电连接。
72.具体地，结合图5h、图5i和图5j所示，在一实施方式中，由于在载板18的两侧均贴
合第一导电层191，于是在将载板18从第一导电层191上剥离后可以得到两侧的封装结构1，然后对两侧的封装结构1中的第一导电层191的部分区域进行蚀刻去除，保留第一导电层191的第一预设区域和第二预设区域，以分别形成第一子焊盘101和第三子焊盘111，从而可以得到两个封装体。
73.请参阅图7，图7为本技术封装体的制作方法的第三实施例的流程示意图。本实施例中的封装体的制作方法包括以下步骤：
74.s701：准备载板。
75.s702：在所述载板的至少一侧贴合一层第一导电层。
76.s703：在所述第一导电层远离所述载板的一侧制作一层第二导电层。
77.s704：对所述第二导电层的部分区域进行蚀刻去除，保留所述第二导电层的第一预设区域和第二预设区域，以分别形成第二子焊盘和第四子焊盘。
78.s705：在所述第二子焊盘远离所述第一导电层一侧开设第一凹槽，并将第一芯片通过所述第一芯片的第一表面上的第一芯片焊盘贴装在所述第一凹槽内。其中，所述第一芯片的第二表面还设置有第二芯片焊盘，所述第一芯片焊盘的大小大于所述第二芯片焊盘的大小，所述第一凹槽的大小与所述第一芯片的第一表面的大小相匹配。
79.本实施例的步骤s701至s705与上述实施例中的步骤s31至s35基本相同，此处不再赘述。
80.s706：在所述第四子焊盘远离所述第一导电层一侧开设第二凹槽，并将第二芯片通过所述第二芯片的第一表面上的第三芯片焊盘贴装在所述第二凹槽内。其中，所述第二芯片的第二表面还设置有第四芯片焊盘，所述第三芯片焊盘的大小大于所述第四芯片焊盘的大小，所述第二凹槽的大小与所述第二芯片的第一表面的大小相匹配。
81.步骤s706和步骤s705可以同步执行。可以理解的是，通过在第四子焊盘远离第三子焊盘一侧开设有第二凹槽，第二凹槽的大小与第二芯片的第一表面的大小相匹配，使得在将第二芯片通过第三芯片焊盘贴装在第四子焊盘的第二凹槽内的过程中，可以有效地控制第二芯片在贴片及焊接过程的偏移。
82.s707：在所述第一导电层朝向所述第二子焊盘一侧制作塑封层，所述塑封层覆盖所述第一芯片及所述第二芯片焊盘、所述第二芯片及所述第四芯片焊盘。
83.s708：在所述第二导电层远离所述第一导电层一侧制作导电组件，所述导电组件的一端与所述第一芯片的第二芯片焊盘连接，所述导电组件的另一端与所述第二芯片的第四芯片焊盘连接。
84.可以理解的是，由于第一芯片通过第一芯片焊盘贴装在第二子焊盘的第一凹槽内，第二芯片通过第三芯片焊盘贴装在第四子焊盘的第二凹槽内，因此在第一芯片和第二芯片贴片固定后制作塑封层以及导电组件的过程中，第一芯片和第二芯片不会发生偏移，因此可以避免导电组件不与第二芯片焊盘以及第四芯片焊盘连接的现象，尤其是针对存在多个芯片具有小焊盘需要通过激光钻等方式实现互联的封装场景。
85.s709：将所述载板从所述第一导电层上剥离。
86.s710：对所述第一导电层的部分区域进行蚀刻去除，保留所述第一导电层的第一预设区域和第二预设区域，以分别形成第一子焊盘和第三子焊盘。其中，所述第一子焊盘与所述第二子焊盘电连接，所述第三子焊盘与所述第四子焊盘电连接。
87.可以理解的是，当步骤s702中在载板的一侧贴合第一导电层时，将载板从第一导电层上剥离后可以得到一侧的封装结构，然后对该封装结构中的第一导电层的部分区域进行蚀刻去除，保留第一导电层的第一预设区域和第二预设区域，以分别形成第一子焊盘和第三子焊盘，从而形成一封装体；当步骤s32中在载板的两侧均贴合第一导电层时，将载板从第一导电层上剥离后可以得到两侧的封装结构，然后对两侧的封装结构中的第一导电层的部分区域进行蚀刻去除，保留第一导电层的第一预设区域和第二预设区域，以分别形成第一子焊盘和第三子焊盘，从而形成两个封装体。
88.本发明的封装体中，第一芯片的第一表面设置有第一芯片焊盘，第一芯片的第二表面设置有第二芯片焊盘，第一芯片焊盘的大小大于第二芯片焊盘的大小，通过在第二子焊盘远离第一子焊盘一侧开设有第一凹槽，第一凹槽的大小与第一芯片的第一表面的大小相匹配，使得在将第一芯片通过所述第一芯片焊盘贴装在所述第二子焊盘的所述第一凹槽内的过程中，可以有效地控制第一芯片在贴片及焊接过程的偏移，并且在后续制作塑封层来覆盖第一芯片、以及制作导电组件来使导电组件的一端与第一芯片的第二芯片焊盘连接的过程中，避免第一芯片固定后的偏移，可以提高产品可靠性。
89.应当说明的是，在本技术中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
90.以上所述仅为本技术的实施方式，并非因此限制本技术的专利范围，凡是利用本技术说明书及附图内容所作的等效结构或等效原理变换，或直接或间接运用在其他相关的技术领域，均同理包括在本技术的专利保护范围内。