具有多阈值电压的GaN基HEMT结构、其制备方法及应用

具有多阈值电压的gan基hemt结构、其制备方法及应用
技术领域
1.本技术涉及一种高电子迁移率晶体管(hemt)器件结构，具体涉及一种具有多阈值电压的gan基hemt结构、其制备方法及应用，属于半导体技术领域。


背景技术：

2.以gan为代表的iii族氮化物半导体被称为第三代半导体，具有禁带宽度大、化学稳定性好、击穿电压高等优势。而且由algan/gan等异质结构成的gan基hemt具有高电子浓度和迁移率的优势，在高频、高耐压、低导通电阻等方面表现优异，可用作各类电力转化系统、射频功放系统的核心器件，在消费电子、工业电子，以及汽车电子等应用领域具有广阔的前景。
3.在电力电子、射频电子等领域，为了实现某些特定功能，如信号降噪、运算放大等，通常需要在芯片内部集成逻辑性功能电路。在以硅为材料基础的现代大规模集成电路中，逻辑电路的基本单元由n-mosfet(n沟道金属-氧化物-半导体场效应晶体管)和p-mosfet(p沟道金属-氧化物-半导体场效应晶体管)两种器件构成，即c-mos电路(互补型逻辑电路)，其具有低功耗、高集成度等优势。n-mosfet是在p型硅材料上反型出电子作为导电沟道制备的场效应晶体管，而p-mosfet则是在n型硅材料上反型出空穴作为导电沟道制备的场效应晶体管。然而在gan基材料中，由于存在较多的缺陷态，非掺gan常呈现出弱n型；而由于受主mg杂质的不完全电离特性，p型材料则需要掺入较高浓度的mg；此外，gan中空穴的体迁移率非常低，通常在1～10cm2/(v
·
s)。因此，由于gan材料禁带宽度大，且缺乏可靠的栅极介质材料，利用半导体反型或强反型产生电子或空穴的方案很难实现，特别是产生具有高迁移率的空穴几乎不可能。
4.目前，在gan体系中实现类n-mosfet的方案主要是：利用algan/gan异质结极化效应诱导的二维电子气(2deg)作为导电沟道，采用凹槽栅、p型栅等技术方案来实现阈值电压为正的增强型n-fet，以实现高电平开启、低电平关断的n-mosfet特性；实现类p-mosfet的方案则主要是：利用p-gan/algan异质结极化效应诱导的二维空穴气作为导电沟道，采用凹槽栅、离子注入型栅等栅极技术来实现阈值电压为负的增强型p-fet，以实现低电平开启、高电平关断的p-mos晶体管特性。然后将n-fet和p-fet串联构建互补型逻辑电路单元，最终实现相关的功能性电路设计和制造。然而，基于gan的n-fet和p-fet的互补型逻辑电路(0/1逻辑)的制备仍存在很多技术难点。
5.目前在硅半导体技术中，有一种逻辑电路则是基于低、高阈值电压器件(1/2逻辑)的方案，请参阅图1。其利用具有不同阈值电压的增强型晶体管(n-fet 1和n-fet 2)制作逻辑电路功能单元，利用不同栅极电压下晶体管的开关态差异实现信号的运算处理。这种电路设计无需gan基p-fet，可使逻辑电路具备快速运算能力。但是，高低阈值型逻辑电路需要在同一晶圆、甚至极小的区域内稳定、均匀地实现至少两种不同阈值电压的器件。
6.综上，现有gan基互补型逻辑电路技术对于gan基p-fet的性能要求和现有高低阈值型逻辑电路的技术要求，对当前gan基hemt器件制造来说，形成了很大的挑战。具体阐述
如下：
7.其一，上述互补型逻辑电路技术中的gan基p-fet通常利用的是p型gan中的体空穴，或者是p-gan/algan界面处的二维空穴气，其迁移率非常低，常温下在10cm2/(v
·
s)左右，最高不超过50cm2/(v
·
s)，与algan/gan诱导的二维电子气通常在1500cm2/(v
·
s)的迁移率相差巨大。然而，逻辑运算电路的极限计算速度与半导体材料中载流子的迁移率有着很强的关联，载流子迁移率越高，电路的极限计算速度越快。因此，以gan基p-fet和n-fet构成的逻辑电路，极限计算速度会受限于二维空穴气的迁移率，很难发挥出gan材料体系的优势。
8.其二，上述互补型逻辑电路技术中的gan基p-fet需要高质量的p-gan欧姆接触。然而，目前p-gan欧姆接触的制备需要p-gan表层重掺杂mg至10
20
cm-3
以上，同时需要采用高功函数的金属，如ni、pd等。较为苛刻的制备条件下，接触电阻率也通常在10-4
ω
·
cm2以上，较高的接触电阻率会导致较大的功率损耗。此外，由于制备工艺的问题，p-gan欧姆接触的热稳定性也较差，不适合严苛的工作环境。
9.其三，上述互补型逻辑电路技术中的p-fet栅极多通过刻蚀、离子注入等工艺制备，存在均匀性与可靠性的问题。采用gan干法刻蚀的方法对p-fet栅极区进行减薄处理、或者采用离子注入对p-gan进行受主补偿时，难以避免对gan层造成晶格损伤和表面沾污，引入栅极界面态，造成阈值电压漂移、漏电大等器件性能恶化的问题，制备的p-fet性能难以满足逻辑运算的要求。
10.其四，上述高低阈值型逻辑电路技术要求在同一晶圆上实现高、低阈值电压的增强型器件(如阈值电压＞1v和＞2v的器件)，并且要求极高的均匀性和可靠性，对于gan基器件而言，目前并未有完善的解决方案。


技术实现要素：

11.本技术的主要目的在于提供一种具有多阈值电压的gan基hemt结构及其制备方法，以克服现有技术中的不足。
12.为实现前述发明目的，本技术采用的技术方案包括：
13.本技术的一个方面提供了一种具有多阈值电压的gan基hemt结构，包括沟道层和势垒层，所述沟道层与势垒层之间形成有二维电子气；所述势垒层至少具有第一源极区及第二源极区、第一栅极区及第二栅极区、第一漏极区及第二漏极区；所述第一源极区、第一栅极区及第一漏极区相互配合，用于形成第一hemt单元，所述第一hemt单元具有第一阈值电压；所述第二源极区、第二栅极区及第二漏极区相互配合，用于形成第二hemt单元，所述第二hemt单元具有第二阈值电压；其中，所述势垒层在第一栅极区的厚度小于在第二栅极区的厚度，使所述第一阈值电压高于第二阈值电压。
14.本技术的另一个方面提供了一种具有多阈值电压的gan基hemt结构的制备方法，其包括：
15.在衬底上依次生长沟道层、势垒层；
16.至少在所述势垒层上定义出第一源极区及第二源极区、第一栅极区及第二栅极区、第一漏极区及第二漏极区，其中所述第一源极区、第一栅极区及第一漏极区相互配合，用于形成第一hemt单元，所述第二源极区、第二栅极区及第二漏极区相互配合，用于形成第
二hemt单元，所述第一hemt单元具有第一阈值电压，所述第二hemt单元具有第二阈值电压；
17.并且，在生长所述势垒层时，使所述势垒层在第一栅极区的厚度小于在第二栅极区的厚度，或者，在所述势垒层生长完毕后，将所述势垒层的局部区域去除，使所述势垒层在第一栅极区的厚度小于在第二栅极区的厚度，从而使所述第一阈值电压高于第二阈值电压。
18.本技术的又一个方面提供了一种gan基hemt器件，其包含所述的具有多阈值电压的gan基hemt结构以及与所述hemt结构配合的多个栅极、多个源极和多个漏极。
19.本技术的又一个方面提供了所述的具有多阈值电压的gan基hemt结构在制备高低阈值型逻辑电路中的用途。
20.相较于现有技术，首先，本技术能够在同一晶圆上实现具有两种以上阈值电压的增强型gan基hemt结构，制作工艺与常规iii-v族半导体器件制备工艺兼容，适于工业化生产；其次，所述gan基hemt的势垒层可为algan/gan/algan复合结构，引入所述gan插入层可作为所述第一栅极区刻蚀和热分解的牺牲层，能保证栅极区域algan势垒层的厚度且有效去除刻蚀损伤，为阈值电压的均匀性及器件的可靠性形成良好保障；再者，本技术实现的两种阈值电压的增强型gan hemt形成配合的电路，相较于耗尽型/增强型gan hemt形成配合的电路，具有更低的功耗和更高的安全性；最后，本技术实现的两种增强型gan hemt均采用高迁移率的二维电子气作为导电沟道，具有快速开关的能力，以其配合制成的逻辑电路具有更快的计算速度和更强的抗干扰能力；因此，本技术能够很好地满足高低阈值型逻辑电路的应用需求。
附图说明
21.为了更清楚地说明本技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
22.图1是现有技术中一种利用多阈值电压hemt组成的逻辑单元的示意图；
23.图2是实施例1中一种gan基hemt器件的外延结构示意图；
24.图3是在图2所示外延结构的第一栅极区制作凹槽结构的示意图；
25.图4是在图3所示外延结构上二次外延p型层的示意图；
26.图5是在图4所示器件结构上制作p型栅的示意图；
27.图6是实施例1中一种gan基hemt器件的结构示意图；
28.图7是实施例2中一种gan基hemt器件的结构示意图；
29.图8是实施例3中一种gan基hemt器件的结构示意图；
30.图9是实施例4中一种gan基hemt器件的结构示意图；
31.图10是实施例5中一种gan基hemt器件的结构示意图。
具体实施方式
32.本技术的一些实施例提供的一种具有多阈值电压的gan基hemt结构包括沟道层和势垒层，所述沟道层与势垒层之间形成有二维电子气；所述势垒层至少具有第一源极区及
第二源极区、第一栅极区及第二栅极区、第一漏极区及第二漏极区；所述第一源极区、第一栅极区及第一漏极区相互配合，用于形成第一hemt单元，所述第一hemt单元具有第一阈值电压；所述第二源极区、第二栅极区及第二漏极区相互配合，用于形成第二hemt单元，所述第二hemt单元具有第二阈值电压；其中，所述势垒层在第一栅极区的厚度小于在第二栅极区的厚度，使所述第一阈值电压高于第二阈值电压。
33.在一个实施例中，所述势垒层还具有第三源极区、第三栅极区及第三漏极区；所述第三源极区、第三栅极区及第三漏极区相互配合，用于形成第三hemt单元，所述第三hemt单元具有第三阈值电压；所述势垒层在第二栅极区的厚度小于在第三栅极区的厚度，使所述第一阈值电压》第二阈值电压》第三阈值电压。
34.在本技术中，依据类似方式，还可以在所述势垒层上定义出除第一、第二、第三栅极区之外的其它栅极区，用于形成除第一、第二、第三hemt单元之外的其它hemt单元。其中通过使势垒层在不同栅极区有不同的厚度，从而对各个hemt单元的阈值电压的高低进行调控，进而可以基于同一晶圆获得具有多阈值电压的gan基hemt结构，均匀性好、可靠性高。
35.在一个实施例中，所述hemt结构还包括p型层，所述p型层设置在所述势垒层的多个栅极区上，用于降低或耗尽所述势垒层的多个栅极区下方的二维电子气。
36.进一步的，至少在所述势垒层的一个栅极区形成有凹槽结构，分布在该栅极区上的p型层至少部分填充入所述凹槽结构。
37.相较于现有gan基p-fet，本技术的hemt结构均为n-fet，仅利用在具有不同厚度势垒层的所述凹槽上外延生长p型帽层，以实现不同的阈值电压；因此，无需面临p-fet的p-gan欧姆接触制备的难点，即：对p-gan表层进行重掺杂、采用高功函数的金属、严苛工艺条件；也无需面临p-gan材料中缺陷态浓度高，空穴迁移率低等问题。
38.在一个实施例中，所述势垒层包括依次设置在沟道层上的多个势垒层子层。
39.进一步的，至少在所述势垒层的一个栅极区形成有凹槽结构，所述凹槽结构的槽口分布在势垒层表面，槽底分布在一个势垒层子层内部、相邻两个势垒层子层的界面处或者沟道层表面。
40.或者，至少在所述势垒层的一个栅极区形成有凹槽结构，所述势垒层包括第一势垒层子层和设置在第一势垒层子层上的第二势垒层子层，所述凹槽结构包括第一凹槽结构和第二凹槽结构，所述第一凹槽结构形成在第一势垒层子层内，所述第二势垒层子层的局部区域下凹进入第一凹槽结构，从而形成所述第二凹槽结构。
41.在一个实施例中，所述hemt结构还包括至少一个插入层，所述插入层分布在两个势垒层子层之间。
42.在一个实施例中，至少在所述势垒层的一个栅极区形成有凹槽结构，所述凹槽结构的槽口分布在势垒层表面，槽底分布在一个插入层内部或者一个插入层与相邻势垒层子层的界面处。
43.示例性的，对势垒层进行刻蚀形成栅极凹槽时，可利用gan插入层作为刻蚀和热分解的牺牲层，有效去除晶格损伤和表面沾污，且使热分解自动终止于下方algan势垒层，从而可以避免因刻蚀引入栅极界面态而造成的阈值电压漂移、漏电大等器件性能恶化的问题，并保证第一栅极区或者第一栅极区和第二栅极区势垒厚度的一致性，进而提升器件阈值电压的均匀性。
44.在一个实施例中，至少在所述势垒层的一个栅极区形成有凹槽结构，所述凹槽结构的槽口分布在势垒层表面，槽底分布在沟道层表面，并且至少在所述凹槽结构的内壁上覆设有连续的栅介质层，所述栅介质层用于将栅极与凹槽结构内壁分隔。
45.在一个实施例中，所述hemt结构具体包括依次生长在衬底上的过渡层、耐压层、沟道层和势垒层。
46.本技术的一些实施例还提供了一种gan基hemt器件，其包括所述具有多阈值电压的gan基hemt结构以及与之配合的栅极、源极、漏极等。在其中的每一hemt单元内，可以分别设置一栅极、一源极和一漏极。所述栅极、源极、漏极的材质、设置方式均是本领域技术人员已知的，此处不再予以详解说明。
47.另外，所述gan基hemt结构或所述gan基hemt器件中，还可包括其它结构层，例如钝化层、用于将多个hemt单元电性隔离的结构等，同样的，其也是本领域技术人员已知的。
48.本技术的一些实施例提供的一种具有多阈值电压的gan基hemt结构的制备方法包括：
49.在衬底上依次生长沟道层、势垒层；
50.至少在所述势垒层上定义出第一源极区及第二源极区、第一栅极区及第二栅极区、第一漏极区及第二漏极区，其中所述第一源极区、第一栅极区及第一漏极区相互配合，用于形成第一hemt单元，所述第二源极区、第二栅极区及第二漏极区相互配合，用于形成第二hemt单元，所述第一hemt单元具有第一阈值电压，所述第二hemt单元具有第二阈值电压；
51.并且，在生长所述势垒层时，使所述势垒层在第一栅极区的厚度小于在第二栅极区的厚度，或者，在所述势垒层生长完毕后，将所述势垒层的局部区域去除，使所述势垒层在第一栅极区的厚度小于在第二栅极区的厚度，从而使所述第一阈值电压高于第二阈值电压。
52.在一个实施例中，所述的制备方法具体包括：在所述势垒层生长完毕后，至少对所述第一栅极区进行刻蚀，从而至少在所述第一栅极区形成凹槽结构。
53.在一个实施例中，所述的制备方法具体包括：先生长第一势垒层子层，并在第一势垒层子层的选定区域刻蚀出第一凹槽结构，所述选定区域对应于所述第一栅极区，再在第一势垒层子层上生长第二势垒层子层，使第二势垒层子层的局部区域下凹进入第一凹槽结构，并形成第二凹槽结构，从而形成所述势垒层。
54.在一个实施例中，所述的制备方法具体包括：在沟道层依次生长多个势垒层子层，并在至少两个势垒层子层之间生长插入层，从而形成所述势垒层。
55.在一个实施例中，所述的制备方法具体包括：在所述势垒层上生长p型层，使所述p型层的局部区域填充入所述凹槽结构，之后将所述p型层除栅极区之外的其余区域刻蚀去除，以将所述势垒层的多个栅极区下方的二维电子气降低或耗尽。
56.在一个实施例中，所述的制备方法具体包括：在所述势垒层上生长栅介质层，并使所述栅介质层至少连续覆盖所述凹槽结构的内壁。
57.在本技术中，可以利用本领域常用的干法刻蚀或湿法腐蚀工艺对势垒层进行刻蚀以形成所述的凹槽结构。
58.在本技术中，所述沟道层、势垒层、p型层、插入层等可以主要由iii-v族半导体化合物，即gan基材料形成，特别是由iii族氮化物形成。例如，所述沟道层的材质可以是gan
等，势垒层的材质可以是algan、alingan等，p型层的材质可以是gan、algan等，插入层的材质可以是gan等，且不限于此。所述栅介质层的材质可以包括氮化硅或氧化硅等，且不限于此。
59.在本技术中，所述过渡层、耐压层、沟道层和势垒层等可以利用本领域常用的hvpe(氢化物气相外延)、mocvd(金属有机化学气相沉积)、pecvd(等离子体增强化学的气相沉积)等方式生长形成，且不限于此。
60.此外，所述制备方法还可以包括其它本领域已知的器件加工工序，比如在器件结构上制作表面钝化层，以及沉积介质层后进一步制作栅极、源极、漏极，以及在各个电极上沉积金属制备场板结构等，以形成最终的gan基hemt器件。
61.示例性的，在本技术的一个典型实施方式中，所述gan基hemt结构包含algan/gan异质结，并且是采用在有凹槽和无凹槽的algan势垒层或gan沟道层上二次外延p-gan或algan/p-gan层的方法，然后图形化制备出两种以上p-gan栅极，以此在同一晶圆上实现高、低阈值电压的增强型器件。
62.具体的，对于algan势垒层的栅极凹槽区域来说，该区域的势垒层厚度较小，因此其algan/gan异质结诱导的二维电子气(2deg)浓度较低，二次外延p-gan或algan/p-gan后，栅极下方的2deg容易被耗尽，能带被抬得较高，将形成具有高阈值电压的hemt单元；而对于algan势垒层的无凹槽的栅极区，该区域的势垒层厚度较大，二次外延制备的p-gan栅极由于势垒层厚，将形成具有低阈值电压的hemt单元。两种hemt单元的algan势垒层厚度由高精度的mocvd等加工设备等控制，阈值电压的均匀性具有保障。
63.本技术的工艺能够在同一晶圆上实现具有两种以上阈值电压的增强型gan基hemt结构，且与常规iii-v族半导体器件制备工艺兼容，适于工业化生产，并能有效保障所述gan基hemt结构的阈值电压的均匀性及器件的可靠性等。
64.尤其是，当采用algan/gan/algan复合结构作为所述gan基hemt的势垒层时，引入的gan插入层可作为第一栅极区刻蚀和热分解的牺牲层，保证栅极区域algan势垒层的厚度且有效去除刻蚀损伤，从而更为有效的保障器件阈值电压的均匀性及器件的可靠性。
65.本技术的一些实施例还提供了一种高低阈值型逻辑电路，其包含所述的具有多阈值电压的gan基hemt结构。该多种阈值电压的增强型gan hemt形成配合的电路，相较于耗尽型/增强型gan hemt形成配合的电路，具有更低的功耗和更高的安全性。同时，其中的多种增强型gan hemt均采用高迁移率的二维电子气作为导电沟道，具有快速开关的能力，以其配合制成的逻辑电路具有更快的计算速度和更强的抗干扰能力。
66.总之，本技术可以在gan基晶圆上同时实现高均匀性的高低阈值电压增强型hemt，并满足1/2逻辑电路的基础器件需求。同时，与现有p-fet相比，本技术的gan基hemt结构具有更高的可靠性。且相比于现有的互补型逻辑电路，利用本技术gan基hemt结构实现的逻辑电路利用具有高迁移率的二维电子气作为导电沟道，具有开关速度快，集成度高的特点。
67.以下将结合附图及若干实施例对本技术的技术方案进行更详细的描述，但应当理解，如下实施例仅仅是为了解释和说明该技术方案，但不限制本技术的范围。又及，若非特别说明，如下实施例中所采用的各种原料、反应设备、检测设备及方法等均是本领域已知的。
68.实施例1
69.请参阅图2-图6，本实施例提供的一种具有多阈值电压的gan基hemt器件的制备方法包括：
70.s1、采用金属有机气相沉积(mocvd)的方法，在si《111》衬底101上依次生长厚度约300nm的aln/algan过渡层102、厚度约4μm的c掺杂的al
0.07
ga
0.93
n高阻层103、厚度约150nm的非故意掺杂gan层104、厚度约12nm的第一algan势垒层子层105a、厚度约4nm的gan插入层106a、厚度约4nm的第二algan势垒层子层105b，如图2所示。第一algan势垒层子层105a和第二algan势垒层子层105b组成势垒层。
71.s2、采用光刻胶作掩膜，光刻图形化后利用icp刻蚀法将第二algan势垒层子层105b的第一栅极区沿厚度方向刻蚀去除约6nm，形成凹槽结构，如图3所示。经过湿法表面处理和mocvd高温热分解处理后，使凹槽结构终止于第一algan势垒层子层105a表面，然后二次外延厚度约80nm的mg掺杂浓度为2～5
×
10
19
/cm3的p型gan层，如图4所示。
72.s3、采用光刻胶作为掩膜，光刻图形化后利用干法刻蚀法去除非栅极区的p-gan层，使刻蚀停止在第一algan势垒层子层105a表面，从而在第一栅极区制备出第一p-gan层107a(亦可命名为第一p型栅)，在第二algan势垒层子层105b的第二栅极区制备出第二p-gan层107b(亦可命名为第二p型栅)，如图5所示。
73.s4、采用丙酮等有机清洗的方法去除光刻胶，测试得到两个p型栅的高度约为80nm。然后利用氢氟酸(hf)等去除势垒层表面的氧化层，在500℃、n2气氛下快速退火以恢复algan/gan异质结处的二维电子气。然后在两个p型栅上沉积ti/au，退火后制备成第一肖特基栅接触金属108a、第二肖特基栅接触金属108b，并在势垒层的各个源极区、漏极区分别沉积ti/al/ti/au，分别形成第一源极接触金属109a、第二源极接触金属109b、第一漏极接触金属110a、第二漏极接触金属110b，退火后制备成欧姆接触。进而，由第一肖特基栅接触金属108a、第一源极接触金属109a和第一漏极接触金属110a配合形成具有高阈值电压的晶体管单元a，由第二肖特基栅接触金属108b、第二源极接触金属109b和第二漏极接触金属110b构成具有低阈值电压的晶体管单元b。
74.本实施例最终制得的gan基hemt器件的结构如图6所示。
75.采用i-v等方法对所述gan基hemt器件进行栅极转移特性测试，得到晶体管单元a的阈值电压均值约为2.1v，晶体管单元b的阈值电压均值约为1.3v。该测试结果证实，本实施例的方案可以同一晶圆上制备出具有高低阈值电压的p型栅增强型hemt。
76.实施例2
77.本实施例提供的一种具有多阈值电压的gan基hemt器件的制备方法包括如下步骤：
78.s1、参考实施例1的步骤s1，采用mocvd法在衬底201上依次生长aln/algan过渡层202、c掺杂的al
0.07
ga
0.93
n高阻层203、非故意掺杂gan层204、厚度约18～25nm的algan势垒层205a。
79.s2、参考实施例1的步骤s2，采用光刻胶作掩膜，光刻图形化后利用icp刻蚀法将algan势垒层205a的第一栅极区沿厚度方向刻蚀去除一部分(例如约6nm)，形成凹槽结构。经过湿法表面处理和mocvd高温热分解处理后，使凹槽结构终止于algan势垒层205a内的一定深度处(槽槽槽底面距离沟道层8～20nm)，然后二次外延p型gan层或p型algan层(简称p型帽层)。
80.s3、参考实施例1的步骤s3，采用光刻胶作为掩膜，光刻图形化后利用干法刻蚀法去除非栅极区的p型帽层，使刻蚀停止在algan势垒层205a表面，从而在第一栅极区制备出第一p型帽层207a(亦可命名为第一p型栅)，在algan势垒层205a的第二栅极区制备出第二p型帽层207b(亦可命名为第二p型栅)。
81.s4、参考实施例1的步骤s4，采用丙酮等有机清洗的方法去除光刻胶，然后利用氢氟酸(hf)等去除势垒层表面的氧化层，之后快速退火以恢复algan/gan异质结处的二维电子气。然后在两个p型栅上沉积ti/au，退火后制备成第一肖特基栅接触金属208a、第二肖特基栅接触金属208b，并在势垒层的各个源极区、漏极区分别沉积ti/al/ti/au，分别形成第一源极接触金属209a、第二源极接触金属209b、第一漏极接触金属210a、第二漏极接触金属210b，退火后制备成欧姆接触。进而，由第一肖特基栅接触金属208a、第一源极接触金属209a和第一漏极接触金属210a配合形成具有高阈值电压的晶体管单元a，由第二肖特基栅接触金属208b、第二源极接触金属209b和第二漏极接触金属210b构成具有低阈值电压的晶体管单元b。
82.本实施例最终制得的gan基hemt器件的结构如图7所示。
83.对本实施例的gan基hemt器件进行栅极转移特性测试，得到晶体管单元a的阈值电压均值约为2.3v，晶体管单元b的阈值电压均值约为1.1v。
84.实施例3
85.本实施例提供的一种具有多阈值电压的gan基hemt器件的制备方法包括如下步骤：
86.s1、参考实施例1的步骤s1，采用mocvd法在衬底301上依次生长aln/algan过渡层302、c掺杂的al
0.07
ga
0.93
n高阻层303、非故意掺杂gan层304和厚度约2～10nm的第一algan势垒层子层305a，再通过图形化刻蚀方式将该第一algan势垒层子层305a的左侧栅极区全部去除，然后二次外延厚度约0～10nm的gan层、厚度约5～15nm的algan层和厚度约70nm的p-(al)gan层，形成一叠层结构305b(优选的，gan层厚度约5nm，algan厚度约10nm)。
87.s2、参考实施例1的步骤s2～s3，在叠层结构305b的第一栅极区制备出第一p型层307b(亦可命名为第一p型栅)，在叠层结构305b的第二栅极区制备出第二p型层307b(亦可命名为第二p型栅)。
88.s3、参考实施例1的步骤s4，分别制作第一肖特基栅接触金属308a、第二肖特基栅接触金属308b、第一源极接触金属309a、第二源极接触金属309b、第一漏极接触金属310a、第二漏极接触金属310b等。进而，由第一肖特基栅接触金属308a、第一源极接触金属309a和第一漏极接触金属310a配合形成具有高阈值电压的晶体管单元a，由第二肖特基栅接触金属308b、第二源极接触金属309b和第二漏极接触金属310b构成具有低阈值电压的晶体管单元b。
89.本实施例最终制得的gan基hemt器件的结构如图8所示。
90.对本实施例的gan基hemt器件进行栅极转移特性测试，得到晶体管单元a的阈值电压均值约为2.3v，晶体管单元b的阈值电压均值约为1.3v。
91.实施例4
92.本实施例提供的一种具有多阈值电压的gan基hemt器件的制备方法包括如下步骤：
93.s1、参考实施例1的步骤s1，采用mocvd法在衬底401上依次生长aln/algan过渡层402、c掺杂的al
0.07
ga
0.93
n高阻层403、非故意掺杂gan层404、第一algan势垒层子层405a、第一gan插入层406a、第二algan势垒层子层405b、第二gan插入层406b、第三algan势垒层子层405c；
94.s2、参考实施例1的步骤s2，采用光刻胶作掩膜，光刻图形化后利用icp刻蚀法将algan势垒层的第一栅极区、第二栅极区沿厚度方向刻蚀去除一部分，以分别形成第一凹槽结构、第二凹槽结构，第一凹槽结构的槽槽底面位于第一algan势垒层子层405a表面，第二凹槽结槽槽槽底面位于第二algan势垒层子层405b表面，对algan势垒层的第三栅极区不进行刻蚀。
95.s3、在algan势垒层上二次外延厚度约0～10nm的gan层、厚度约0～10nm的algan层和厚度约70nm的p-(al)gan层，形成一叠层结构(亦可认为是p型层)。优选的，该叠层结构中gan层厚度约5nm，algan厚度约5nm。
96.s4、参考实施例1的步骤s3，在第一栅极区、第二栅极区、第三栅极区分别制备出第一p型层407a、第二p型层407b、第三p型层407c。
97.s3、参考实施例1的步骤s4，分别制作第一肖特基栅接触金属408a、第二肖特基栅接触金属408b、第三肖特基栅接触金属408c、第一源极接触金属409a、第二源极接触金属409b、第三源极接触金属409c、第一漏极接触金属310a、第二漏极接触金属310b、第三漏极接触金属310c等。进而，由第一肖特基栅接触金属308a、第一源极接触金属309a和第一漏极接触金属310a配合形成晶体管单元a，由第二肖特基栅接触金属308b、第二源极接触金属309b和第二漏极接触金属310b构成晶体管单元b，由第三肖特基栅接触金属308c、第三源极接触金属309c和第三漏极接触金属310c构成晶体管单元c。
98.本实施例最终制得的gan基hemt器件的结构如图9所示。
99.对本实施例的gan基hemt器件进行栅极转移特性测试，得到晶体管单元a的阈值电压均值约为2.4v，晶体管单元b的阈值电压均值约为1.3v，晶体管单元c的阈值电压均值约为-2.0v。
100.实施例5
101.本实施例提供的一种具有多阈值电压的gan基hemt器件的制备方法包括如下步骤：
102.s1、参考实施例1的步骤s1，采用mocvd法在衬底501上依次生长aln/algan过渡层502、高阻(al)gan耐压层503、(al)gan导电沟道层504、algan势垒层505。
103.s2、参考实施例1的步骤s2，采用光刻胶作掩膜，光刻图形化后利用icp刻蚀法将algan势垒层505的第一栅极区沿厚度方向刻蚀去除并形成凹槽结构，且使凹槽结构终止于(al)gan导电沟道层504表面，对于algan势垒层505的第二栅极区则不进行刻蚀。
104.s3、在algan势垒层505表面沉积氮化铝等绝缘栅介质层506(厚度约1～20nm)，之后参考实施例1的步骤s4，分别制作第一肖特基栅接触金属508a、第二肖特基栅接触金属508b、第一源极接触金属509a、第二源极接触金属509b、第一漏极接触金属510a、第二漏极接触金属510b等。其中第一、第二肖特基栅接触金属优选采用ni、pd等功函数较高的金属。进而，由第一肖特基栅接触金属508a、第一源极接触金属509a和第一漏极接触金属510a配合形成具有高阈值电压的晶体管单元a，由第二肖特基栅接触金属508b、第二源极接触金属
509b和第二漏极接触金属510b构成具有低阈值电压的晶体管单元b。
105.本实施例最终制得的gan基hemt器件的结构如图10所示。
106.本技术以上实施例通过精确控制器件栅区势垒层或介质层的厚度，实现了高、低阈值电压器件的晶圆级制备，制备的多阈值电压hemt高度集成，且载流子迁移率高、阈值电压均匀性好，可以用于实现基于1/2逻辑的功能电路。
107.应说明的是，以上所述仅为本技术的优选实施例而已，并不用于限制本技术，尽管参照前述实施例对本技术进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换，凡在本技术的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本技术的保护范围之内。