功率晶体管的制作方法

1.本发明属于半导体功率器件领域，特别涉及一种具有较高可靠性的功率晶体管及其制备方法。


背景技术：

2.传统功率器件为了提高耐压，需要不断降低漂移区的掺杂浓度，同时增加漂移区的厚度，这就使得器件的导通电阻急剧增大，从而增加系统功耗。超结功率器件通过在器件的漂移区采用n型区和p型区交替排列从而实现电荷平衡的结构，使得器件的导通电阻和击穿电压的关系大大改善，越来越受到重视。
3.与此同时，超结功率器件在关断情况下，随着漏端电压的增加，器件的n型区和p型区会在很短的时间内迅速耗尽，栅漏两端的电容和漏源两端的电容值也会迅速下降，从而造成器件漏端上dv/dt的剧烈变化，即漏端上的电压在短时间内迅速上升。正因为这些特性，与传统的平面功率器件相比较，超结功率器件在开关应用中的优点是工作频率可以更高，但缺点是会产生大量的电压和电流噪声。


技术实现要素：

4.针对上述关于超结功率器件的问题，本发明提供了一种功率晶体管，其特征在于，所述功率晶体管包括：衬底；外延层，设置于所述衬底之上；多个第一体区，设置于所述外延层中；多个第二体区，设置于所述外延层中，多个第二体区相应地位于所述多个第一体区中的一部分第一体区上方；在所述多个第二体区中分别设置有第一重掺杂区和第二重掺杂区，其中，在所述多个第一体区中的上方没有设置有第二体区的另一部分第一体区中设置有第二重掺杂区，其中，所述第一重掺杂区和所述第二重掺杂区通过接触孔与金属电极接触，以分别为所述第一体区和所述第二体区施加电位。
5.其中，所述多个第一体区中的上方设置有第二体区的一部分第一体区和所述多个第一体区中的上方没有设置有第二体区的另一部分第一体区交替排列。
6.其中，所述多个第一体区中的上方设置有第二体区的一部分第一体区与位于其上方的所述第二体区形成沟道区域，所述多个第一体区中的上方没有设置有第二体区的另一部分第一体区内未形成沟道区域。
7.其中，在自上而下的俯视视角中，所述多个第二体区间隔排列，相邻的两个第二体区在横向方向和纵向方向上都分别不相连，且中间间隔有一个第一体区。
8.其中，所述衬底、所述外延层和所述第一重掺杂区均具有第一导电类型。
9.其中，所述第一体区、所述第二体区和所述第二重掺杂区均具有第二导电类型。
10.本发明还提供了一种电子设备，其特征在于，包括至少部分地由上面的任意一项技术方案所述的功率晶体管形成的集成电路。
11.提供本发明内容以简化形式介绍一些概念，这些概念将在下面的具体实施例中进一步描述。本发明内容不旨在标识所要求保护的主题的关键特征或必要特征，也不旨在用
于帮助确定所要求保护的主题的范围。
附图说明
12.下面参考附图详细描述本技术的技术方案，其中：
13.图1示出了根据本发明的实施例的功率晶体管的器件结构示意图；
14.图2示出了根据本发明的实施例的功率晶体管的元胞区俯视示意图；
15.图3a和3b示出了根据本发明的实施例的功率晶体管的按照图2中a-a’切面和b-b’切面的器件结构示意图。
16.其中，各个附图中相同的附图说明指示相同的元件或部分。
具体实施方式
17.以下，将参照附图来描述本发明的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本发明的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。
18.在附图中示出了根据本发明实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
19.在本发明的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
20.本发明可以各种形式呈现，以下将描述其中一些示例。
21.根据本发明实施例的功率晶体管(例如，具有超结结构的功率晶体管)可以形成在半导体衬底上，所述半导体衬底在横向方向(平行于衬底的表面的方向)上可以划分为元胞区、过渡区和终端结构区。所述元胞区位于半导体衬底的中心区域，在所述元胞区内形成mos结构。所述终端结构区位于半导体衬底的外围区域并环绕所述元胞区。所述过渡区形成在所述元胞区与所述终端结构区之间。
22.具体地，图1示出了根据本发明的实施例的功率晶体管的器件结构示意图。如图1所示，根据本发明实施例的功率晶体管包括：衬底1，衬底1为第一导电类型；位于衬底上方的第一导电类型的外延层2，所述第一导电类型例如是n型；多个第二导电类型的第一体区3形成在外延层2中，与外延层2交替排列，并且在元胞区、过渡区和终端结构区内都形成有第一体区3。多个第一体区3设置于所述外延层中。根据本发明的实施例，在元胞区内，多个第一体区3中的一些第一体区3上方设置有第二体区4；多个第一体区3中的另一些第一体区3上方没有设置第二体区4。在多个第二体区4中分别设置有第一重掺杂区5和第二重掺杂区6，在上方没有设置第二体区4的第一体区3中的设置有第二重掺杂区6。第一重掺杂区5和第二重掺杂区6通过接触孔与金属电极10接触，以分别为所述第一体区和所述第二体区施加电位。所述衬底1、所述外延层2和所述第一重掺杂区5均具有第一导电类型，第一导电类型
例如是n型。所述第一体区3、所述第二体区4和所述第二重掺杂区6均具有第二导电类型，第二导电类型例如是p型。
23.图2示出了根据本发明的实施例的功率晶体管的元胞区俯视示意图。在俯视示意图的横向方向和纵向方向上，上方设置有第二体区4的第一体区3和上方没有设置第二体区的第一体区3均交替排列。也就是说，在自上而下的俯视视角中，多个第二体区4间隔排列，相邻的两个第二体区4在横向方向和纵向方向上都分别不相连，且中间间隔有一个第一体区3，该第一体区3的上方没有设置有第二体区4。这在图2中可以明显看出，大矩形框与小矩形框交替排列，大矩形框表示第二体区4的俯视图，小矩形框表示第一体区3的俯视图。
24.在图2中分别以a-a’切面和b-b’切面为准分别形成如图3a和图3b所示的结构剖面图。
25.图3a示出了根据本发明的实施例的功率晶体管的按照图2中a-a’切面的器件结构示意图。具体地，两个第二体区4位于两侧，一个第一体区3位于中间。两个第二体区4的下方分别设置有两个第一体区3。第一体区3和第二体区4都位于外延层2内。在第二体区4内设置有第一重掺杂区5和第二重掺杂区6。在第一重掺杂区5内进行第一导电类型杂质的注入以形成该第一重掺杂区5，第一导电类型杂质例如是n型杂质。在第二重掺杂区6内进行第二导电类型杂质的注入以形成该第二重掺杂区6，第二导电类型杂质例如是p型杂质。
26.多个第一体区3中的一个第一体区3位于两个第二体区4之间，在该第三体3区内部设置有第二重掺杂区6，该第二重掺杂区6与位于第二体区内设置的第二重掺杂区6在同一步工艺中形成。多个第一体区3中的另两个第一体区3位于第二体区4下方，这两个第一体区3内没有设置有重掺杂区。
27.第二体区4向上延伸到外延层2上表面，在第二体区4中的第一重掺杂区5和第二重掺杂区6上方形成接触孔和金属电极10，由此形成沟道区域。在与第二体区4相邻的外延层2中设置有第一jfet区12，多个第一jfet区12设置在外延层2中，且与衬底1同为第一导电类型。在第二体区4与相邻的外延层2的上方形成有叠置的栅氧化层7和栅极多晶硅8，栅极氧化层7和栅极多晶硅形成为栅极结构，以对沟道区域的导通和断开进行栅控。在栅极结构上方还形成有氧化层9，氧化层9覆盖在栅极结构和相邻的第一体区3上方。
28.由图3a还可知，在两个第二体区4之间的第一体区3内仅仅设置有第二重掺杂区6，而没有形成第一重掺杂区5，因此，在该第一体区3处未形成沟道区域。该第二重掺杂区6可用于对该第一体区3施加电位，以避免第一体区3处于浮置电位状态。
29.图3b示出了根据本发明的实施例的功率晶体管的按照图2中b-b’切面的器件结构示意图。
30.与图3a类似，图3b也示出了第二体区4和位于其下方的第一体区3，以及位于两个第二体区4之间的第一体区3。类似地，在第二体区4内设置有第一重掺杂区5和第二重掺杂区6，在第二体区4上方形成有接触孔和金属电极10，由此形成沟道区域。在与第二体区4相邻的第一体区3内仅仅设置有第二重掺杂区6用于施加电位，而不形成沟道区域。图3b与图3a的区别之处在于，两侧形成有两个第一体区3，中间形成有一个第二体区4和位于其下方的第一体区3。且在两侧的两个第一体区3中仅设置有第二重掺杂区5。
31.结合图3a和3b可知，在外延层中形成多个第一体区3分为两部分，一部分第一体区3上方设置有第二体区4，另一部分第一体区3上方没有设置有第二体区4。结合图2还可知，
上述的两部分第一体区3交替排列，使得相邻的第二体区4在横向和纵向方向上都不相连，即，且中间间隔有一个上方未设置第二体区4的第一体区3。
32.综上可知，本发明涉及一种功率晶体管。功率晶体管在横向方向上包括元胞区、过渡区和终端结构区，功率晶体管包括：衬底；第一外延层，设置于衬底之上；多个第一体区，设置于外延层中；多个第二体区，设置于外延层中，在元胞区中的多个第二体区相应地位于元胞区中的多个第一体区上方；其中，在元胞区中的多个第一体区中的部分第一体区设置了接触孔、重掺杂第一导电类型注入区和重掺杂第二导电类型注入区，从而形成沟道区域；在元胞区中的多个第一体区中的另一部分第一体区未设置接触孔、金属电极和重掺杂第一导电类型注入区，未形成沟道区域。上述两种第一体区在元胞区域交替排列。
33.其中，所述多个第一体区中的一部分第一体区上方形成交替排列的多个第二体区，所述相邻的第二体区在横向方向和纵向方向上不相连。
34.其中，所述多个第一体区中的一部分第一体区上方形成有相应的多个第二体区，所述第二体区与重掺杂的第一导电类型的第一重掺杂区形成沟道区域；
35.其中，所述多个第一体区中的一部分第一体区上方形成有相应的多个第二体区，所述第二体区设置重掺杂的第二导电类型的第二重掺杂区，并设置了接触孔和金属电极。
36.根据本发明实施例的具有超结结构的功率晶体管可以应用于各种电子设备。例如，通过集成多个这样的功率晶体管以及其他器件(例如，其他形式的晶体管等)，可以形成集成电路(ic)，并由此构建电子设备。因此，本发明还提供了一种包括上述功率器件的电子设备。电子设备还可以包括与集成电路配合的显示屏幕以及与集成电路配合的无线收发器等部件。这种电子设备例如智能电话、计算机、平板电脑(pc)、人工智能、可穿戴设备、移动电源等。
37.在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
38.以上对本发明的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本发明的范围。本发明的范围由所附权利要求及其等价物限定。在不脱离本发明的范围的情况下，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本发明的范围之内。