一种器件封装工艺以及封装器件的制作方法

1.本技术涉及器件封装领域，具体而言，涉及一种器件封装工艺以及封装器件。


背景技术：

2.现有技术中，为了有效避免电磁辐射，需要在器件中设置电磁屏蔽层，但是，当前的电磁屏蔽层存在与相邻的功能单元的粘结力较弱的问题，使得屏蔽层容易发生脱落，导致器件的电学性能受到影响。


技术实现要素：

3.本技术的目的在于提供一种器件封装工艺以及封装器件，能够在一定程度上提高屏蔽层的粘结力，从而有效防止屏蔽层脱落，进而保证器件的电学性能。
4.本技术的实施例是这样实现的：
5.第一方面，本技术实施例提供一种器件封装工艺，包括以下步骤：
6.在转接板的顶部形成具有开口的涂布层，转接板的顶部与开口的侧壁合围形成用于容纳芯片的空腔；
7.在空腔的内壁以及涂布层的顶部制备屏蔽层；
8.在屏蔽层对应基板导电层的位置制备导电连接体；
9.将芯片安装到基板朝向转接板的一侧表面；
10.将转接板倒置并安装于基板，以使芯片容纳于空腔，并使得导电连接体与基板导电层连接。
11.上述技术方案中，通过转接板工艺，在器件封装的过程中，先在转接板的表面制备屏蔽层，然后再依次进行其他功能单元的制备，相较于常规的器件封装方法(直接将屏蔽层设置在功能单元(比如封装层)的表面)，能够提高屏蔽层与相邻功能单元之间的粘结力，从而有效避免屏蔽层发生脱落，进而保证器件的光学性能。此外，按照上述方法进行器件的封装，还能将整个封装工艺拆封成多个步骤同时进行(比如屏蔽层的制备以及芯片的安装可以同步实现)，相较于仅能依次进行功能单元制备的方法，还能显著提高器件封装的效率。
12.在一些可选的实施方案中，转接板的材质为硅。
13.上述技术方案中，采用硅材质的转接板，相较于采用其他材质，能够有效提升制备得到的屏蔽层的粘结力。
14.在一些可选的实施方案中，屏蔽层的厚度为10～30μm。
15.上述技术方案中，将屏蔽层的厚度限定在10～30μm的范围内，能够使得屏蔽层具有更好的电磁屏蔽效果。
16.在一些可选的实施方案中，在制备屏蔽层的步骤中，采用电镀的方式进行屏蔽层的制备。
17.上述技术方案中，采用电镀的方式进行屏蔽层的制备(电镀的方式基本不受高度差的影响)，相较于采用溅射的方式，能够提高制备得到的屏蔽层的厚度均匀度，从而发挥
更好的电磁屏蔽效果。
18.在一些可选的实施方案中，在电镀过程中，电流强度为2～3a，电镀时间为80～120s。
19.上述技术方案中，在采用电镀的方式制备屏蔽层的过程中，将电流强度限定在2～3a的范围内，并且将电镀时间限定在80～120s的范围内，能够保证电镀过程在适宜的条件下进行，从而能够制备得到品质更好的屏蔽层。
20.在一些可选的实施方案中，在制备导电连接体的步骤中，采用电镀的方式进行导电连接体的制备。
21.上述技术方案中，采用电镀的方式进行导电连接体的制备，是由于电镀的方式能够更容易地控制导电连接体的形状和尺寸。
22.在一些可选的实施方案中，导电连接体为互联铜柱。
23.上述技术方案中，将互联铜柱作为导电连接体，是由于互联铜柱具有导电性能好以及能较好的抵抗电迁移的优异性能。
24.在一些可选的实施方案中，在互联铜柱的制备过程中，电流强度为3～5a，电镀时间为100～140s。
25.上述技术方案中，在采用电镀的方式制备互联铜柱的过程中，将电流强度限定在3～5a的范围内，并且将电镀时间限定在100～140s的范围内，能够保证电镀过程在适宜的条件下进行，从而能够制备得到品质更好的互联铜柱。
26.在一些可选的实施方案中，互联铜柱的高度为10～20μm，互联铜柱的直径为25～35μm。
27.上述技术方案中，将互联铜柱的高度限定在10～20μm的范围，并且将互联铜柱的直径限定在25～35μm的范围内，能够保证互联铜柱具有适宜的尺寸，从而能够更好地与基板内的导电层进行匹配连接，进而更好地发挥导电作用。
28.第二方面，本技术实施例提供一种封装器件，包括转接板、具有开口的涂布层、屏蔽层、芯片、基板以及导电连接体。涂布层位于转接板的底部，且转接板的底部与开口的侧壁合围形成用于容纳芯片的空腔；屏蔽层位于空腔的内壁以及涂布层的底部；芯片容纳于空腔内；芯片远离转接板的一侧与基板的顶部连接，且基板内设置有基板导电层；导电连接体靠近转接板的一端与屏蔽层连接，导电连接体远离转接板的一端与基板导电层连接。
29.上述技术方案中，屏蔽层直接设置在转接板上，相较于常规的器件封装方法(直接将屏蔽层设置在功能单元(比如封装层)的表面)，能够提高屏蔽层的粘结力，从而有效避免屏蔽层发生脱落，进而保证器件的光学性能。
附图说明
30.为了更清楚地说明本技术实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本技术的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
31.图1为本技术实施例提供的一种封装器件的结构示意图；
32.图2为本技术实施例提供的一种器件封装工艺的工艺流程图。
33.图标：10-封装器件；100-转接板；200-涂布层；300-空腔；400-屏蔽层；500-导电连接体；600-芯片；700-基板；710-基板导电层；720-接地管脚；800-封装层。
具体实施方式
34.为使本技术实施例的目的、技术方案和优点更加清楚，下面将对本技术实施例中的技术方案进行清楚、完整地描述。实施例中未注明具体条件者，按照常规条件或制造商建议的条件进行。所用试剂或仪器未注明生产厂商者，均为可以通过市售购买获得的常规产品。
35.需要说明的是，在本技术的描述中，除非另有说明，“一种或多种”中的“多种”的含义是指两种及两种以上；“数值a～数值b”的范围包括两端值“a”和“b”，“数值a～数值b+计量单位”中的“计量单位”代表“数值a”和“数值b”二者的“计量单位”。
36.现有技术中，屏蔽层由于直接设置在功能单元(比如封装层)的表面，导致制备得到的屏蔽层与相邻的功能单元的粘结力较弱，使得屏蔽层容易发生脱落，进而导致器件的电学性能受到影响。
37.发明人研究发现，利用转接板工艺，直接将屏蔽层制备在转接板的表面，能够提高制备得到的屏蔽层的粘接力，从而避免屏蔽层出现脱落的问题。
38.下面对本技术实施例的一种器件封装工艺以及封装器件进行具体说明。
39.第一方面，本技术实施例提供一种器件封装工艺，封装器件10的结构示例性地如图1所示。包括以下步骤：
40.在转接板100的顶部形成具有开口的涂布层200，转接板100的顶部与开口的侧壁合围形成用于容纳芯片600的空腔300；
41.在空腔300的内壁(即涂布层200相对的两个侧壁以及转接板100的顶部围成的区域)以及涂布层200的顶部制备屏蔽层400；
42.在屏蔽层400对应基板导电层710的位置制备导电连接体500；
43.将芯片600安装到基板700朝向转接板100的一侧表面；
44.将转接板100倒置并安装于基板700，以使芯片600容纳于空腔300，并使得导电连接体500与基板导电层710连接。
45.本技术中，通过转接板100工艺，在器件封装的过程中，先在转接板100的表面制备屏蔽层400，然后再依次进行其他功能单元的制备，相较于常规的器件封装方法(直接将屏蔽层400设置在功能单元(比如封装层800)的表面)，能够提高屏蔽层400与相邻功能单元之间的粘结力，从而有效避免屏蔽层400发生脱落，进而保证器件的光学性能。此外，按照上述方法进行器件的封装，还能将整个封装工艺拆封成多个步骤同时进行(比如屏蔽层400的制备以及芯片600的安装可以同步实现)，相较于仅能依次进行功能单元制备的方法，还能显著提高器件封装的效率。
46.需要说明的是，由于封装工艺中需要将转接板100与基板700连接，而转接板100和基板700是两个相对独立的结构，并且转接板100以及基板700上均需要制备不同的功能单元，因此，可以将封装工艺大致分为两个独立的阶段。
47.可以理解的是，两个工艺阶段可以是同步进行，也可以是分布进行的。
48.需要注意的是，在导电连接体500制备完成后，考虑到器件的整体尺寸的大小，还
包括对转接板100进行研磨的步骤。
49.作为一种示例，在研磨的过程中，直至转接板100的厚度为80～100μm，例如但不限于转接板100的厚度为80μm、85μm、90μm、95μm和100μm中的任意一者点值或任意二者之间的范围值。
50.该实施方式中，将转接板100的厚度限定在80～100μm的范围内，能够在保证器件电学性能的情况下，使得封装后的器件具有尽可能小的体积。
51.可以理解的是，在转接板100与基板700结合以后，还包括制备塑封层的步骤。
52.需要注意的是，塑封层的制备步骤不做具体限定，可以按照本领域的常规塑封方式进行。
53.需要注意的是，在将芯片600安装到基板700以及将转接板100安装到基板700的步骤中，安装的方式不做具体限定，可以按照本领域的常规安装方式进行。
54.作为一种示例，在将芯片600安装到基板700以及将转接板100安装到基板700的步骤中，采用依次进行倒装以及回流的工艺进行安装。
55.需要注意的是，该器件封装工艺既适用于进行单个器件的封装，也适用于进行批量器件的封装。
56.需要说明的是，当适用于批量制备时，在导电连接体500制备完成后，还涉及到对转接板100进行切割的步骤，以使转接板100分割成多个转接板100单元，并且每个转接板100单元上还依次设置有具有开口的涂布层200、屏蔽层400以及导电连接体500；在将转接板100安装到基板700后，还涉及到对基板700进行切割的步骤，以使基板700分割成多个基板700单元，并且每个基板700上均包括完整的器件结构。
57.需要注意的是，涂布层200的制备方法不做具体限定，可以按照本领域的常规方法进行制备。
58.作为一种示例，在转接板100的顶部涂布一层pi胶，然后依次进行曝光和显影，以得到具有开口的涂布层200。
59.需要注意的是，为了使得涂布层200能够尽快成型，可以对涂布层200进行固化。
60.作为一种示例，固化过程中，固化温度为350～380℃，例如但不限于固化温度为350℃、355℃、360℃、365℃、370℃、375℃和380℃中的任意一者点值或任意二者之间的范围值；固化的时间为4～8h，例如但不限于固化时间为4h、4.5h、5h、5.5h、6h、6.5h、7h、7.5h和8h中的任意一者点值或任意二者之间的范围值。
61.需要注意的是，转接板100的材质不做具体限定。
62.作为一种示例，转接板100的材质为硅。
63.该实施方式中，采用硅材质的转接板100，相较于采用其他材质，能够有效提升制备得到的屏蔽层400与转接板100的粘结力。
64.需要注意的是，考虑到屏蔽层400的电磁屏蔽效果，可以对屏蔽层400的厚度进行调整。
65.作为一种示例，屏蔽层400的厚度为10～30μm，例如但不限于厚度为10μm、15μm、20μm、25μm和30μm中的任意一者点值或任意二者之间的范围值。
66.该实施方式中，将屏蔽层400的厚度限定在10～30μm的范围内，能够使得屏蔽层400具有更好的电磁屏蔽效果。
67.需要注意的是，屏蔽层400的制备方式不做具体限定，即可以采用溅射的方式，也可以采用电镀的方式。
68.作为一种示例，在制备屏蔽层400的步骤中，采用电镀的方式进行屏蔽层400的制备。
69.该实施方式中，采用电镀的方式进行屏蔽层400的制备(电镀的方式基本不受高度差的影响)，相较于采用溅射的方式，能够提高制备得到的屏蔽层400的厚度均匀度，从而发挥更好的电磁屏蔽效果。
70.需要注意的是，屏蔽层400的材质不做具体限定，可以按照本领域的常用材质进行选择。
71.作为一种示例，屏蔽层400包括ag或cu中的一种或多种。
72.需要注意的是，考虑到制备得到的屏蔽层400的品质，可以对电镀的参数进行优化。
73.作为一种示例，在电镀过程中，电流强度为2～3a，例如但不限于电流强度为2a、2.1a、2.2a、2.3a、2.4a、2.5a、2.6a、2.7a、2.8a、2.9a和3a中的任意一者点值或任意二者之间的范围值；电镀时间为80～120s，例如但不限于电镀时间为80s、85s、90s、95s、100s、105s、110s、115s和120s中的任意一者点值或任意二者之间的范围值。
74.该实施方式中，在采用电镀的方式制备屏蔽层400的过程中，将电流强度限定在2～3a的范围内，并且将电镀时间限定在80～120s的范围内，能够保证电镀过程在适宜的条件下进行，从而能够制备得到品质更好的屏蔽层400。
75.需要注意的是，导电连接体500的制备方式不做具体限定，即可以采用溅射的方式，也可以采用电镀的方式。
76.作为一种示例，在制备导电连接体500的步骤中，采用电镀的方式进行导电连接体500的制备。
77.该实施方式中，采用电镀的方式进行导电连接体500的制备，是由于电镀的方式能够更容易的控制导电连接体500的形状和尺寸。
78.需要注意的是，导电连接体500的形式不做具体限定，可以按照本领域的常规设置方式进行选择。
79.作为一种示例，导电连接体500为互联铜柱。
80.该实施方式中，将互联铜柱作为导电连接体500，是由于互联铜柱具有导电性能好以及能较好的抵抗电迁移的优异性能。
81.需要注意的是，考虑到制备得到的互联铜柱的品质，可以对电镀的参数进行优化。
82.作为一种示例，在互联铜柱的制备过程中，电流强度为3～5a，例如但不限于电流强度为3a、3.1a、3.2a、3.3a、3.4a、3.5a、3.6a、3.7a、3.8a、3.9a、4a、4.1a、4.2a、4.3a、4.4a、4.5a、4.6a、4.7a、4.8a、4.9a和5a中的任意一者点值或任意二者之间的范围值；电镀时间为100～140s，例如但不限于电镀时间为100s、115s、120s、125s、130s、135s和140s中的任意一者点值或任意二者之间的范围值。
83.该实施方式中，在采用电镀的方式制备互联铜柱的过程中，将电流强度限定在3～5a的范围内，并且将电镀时间限定在100～140s的范围内，能够保证电镀过程在适宜的条件下进行，从而能够制备得到品质更好的互联铜柱。
84.需要注意的是，为了能够较好的和基板导电层710进行匹配，可以对互联铜柱的尺寸进行限定。
85.作为一种示例，互联铜柱的高度为10～20μm，例如但不限于互联铜柱的高度为10μm、11μm、12μm、13μm、14μm、15μm、16μm、17μm、18μm、19μm、和20μm中的任意一者点值或任意二者之间的范围值；互联铜柱的直径为25～35μm，例如但不限于互联铜柱的直径为25μm、26μm、27μm、28μm、29μm、30μm、31μm、32μm、33μm、34μm、和35μm中的任意一者点值或任意二者之间的范围值。
86.该实施方式中，将互联铜柱的高度限定在10～20μm的范围，并且将互联铜柱的直径限定在25～35μm的范围内，能够保证互联铜柱具有适宜的尺寸，从而能够更好地与基板导电层710进行匹配连接，进而更好地发挥导电作用。
87.为了更好的理解技术方案，此处通过工艺流程图的形式来对封装工艺进行说明。
88.作为一种示例，器件的封装工艺的流程图如图2所示。
89.继续参阅图1，第二方面，本技术实施例提供一种封装器件10，能够通过上述的器件封装工艺制备得到，包括转接板100、具有开口的涂布层200、屏蔽层400、芯片600、基板700以及导电连接体500。涂布层200位于转接板100的底部，且转接板100的底部与开口的侧壁合围形成用于容纳芯片600的空腔300；屏蔽层400位于空腔300的内壁以及涂布层200的底部；芯片600容纳于空腔300内；芯片600远离转接板100的一侧与基板700的顶部连接，且基板700内设置有基板导电层710；导电连接体500靠近转接板100的一端与屏蔽层400连接，导电连接体500远离转接板100的一端与基板导电层710连接。
90.本技术中，屏蔽层400直接设置在转接板100上，相较于常规的器件封装方法(直接将屏蔽层400设置在功能单元(比如封装层800)的表面)，能够提高屏蔽层400与相邻功能单元之间的粘结力，从而有效避免屏蔽层400发生脱落，进而保证器件的光学性能。
91.需要注意的是，考虑到器件的导电性能，基板700的底部还设置有接地管脚720，且接地管脚720的顶部与基板导电层710的底部连接。
92.以下结合实施例对本技术的特征和性能作进一步的详细描述。
93.实施例1
94.本技术实施例提供一种器件封装工艺，包括以下步骤：
95.在硅转接板上涂布pi胶(即涂布层)，然后，对pi胶依次进行曝光和显影，以形成用于容纳芯片的空腔；然后，对形成的涂布层进行高温固化，以使涂布层更快成型，其中，固化的温度为365℃、固化时间为6h；
96.采用电镀的方式在空腔的内壁以及涂布层的顶部制备20μm厚的屏蔽层；其中，屏蔽层的材质为ag、电镀的电流强度为2.5a、电镀时间为100s；然后，通过电镀的方式在屏蔽层上对应基板导电层的位置制备高度为15、直径为30的互联铜柱；其中，电镀的电流强度为4a、电镀时间为120s；
97.采用研磨机对转接板的底部进行研磨，直至转接板的厚度为90μm；
98.采用倒装以及回流工艺将芯片安装到基板上；然后，再通过倒装以及回流的工艺将研磨后的转接板倒置并安装到基板上；
99.最后，通过塑封机在器件的表面制备封装层。
100.实施例2
101.本技术实施例提供一种器件封装工艺，包括以下步骤：
102.在硅转接板上涂布pi胶(即涂布层)，然后，对pi胶依次进行曝光和显影，以形成用于容纳芯片的空腔；然后，对形成的涂布层进行高温固化，以使涂布层更快成型，其中，固化的温度为350℃、固化时间为8h；
103.采用电镀的方式在空腔的内壁以及涂布层的顶部制备10μm厚的屏蔽层；其中，屏蔽层的材质为ag、电镀的电流强度为2a、电镀时间为120s；然后，通过电镀的方式在屏蔽层上对应基板导电层的位置制备高度为20μm、直径为25μm的互联铜柱；其中，电镀的电流强度为5a、电镀时间为100s；
104.采用研磨机对转接板的底部进行研磨，直至转接板的厚度为80μm；
105.采用倒装以及回流工艺将芯片安装到基板上；然后，再通过倒装以及回流的工艺将研磨后的转接板倒置并安装到基板上；
106.最后，通过塑封机在器件的表面制备封装层。
107.实施例3
108.本技术实施例提供一种器件封装工艺，包括以下步骤：
109.在硅转接板上涂布pi胶(即涂布层)，然后，对pi胶依次进行曝光和显影，以形成用于容纳芯片的空腔；然后，对形成的涂布层进行高温固化，以使涂布层更快成型，其中，固化的温度为380℃、固化时间为4h；
110.采用电镀的方式在空腔的内壁以及涂布层的顶部制备30μm厚的屏蔽层；其中，屏蔽层的材质为ag、电镀的电流强度为3a、电镀时间为80s；然后，通过电镀的方式在屏蔽层上对应基板导电层的位置制备高度为10μm、直径为35μm的互联铜柱；其中，电镀的电流强度为3a、电镀时间为140s；
111.采用研磨机对转接板的底部进行研磨，直至转接板的厚度为100μm；
112.采用倒装以及回流工艺将芯片安装到基板上；然后，再通过倒装以及回流的工艺将研磨后的转接板倒置并安装到基板上；
113.最后，通过塑封机在器件的表面制备封装层。
114.实施例4
115.本技术实施例提供一种器件封装工艺，其与实施例1的区别仅在于：
116.转接板的材质为玻璃。
117.实施例5
118.本技术实施例提供一种器件封装工艺，其与实施例1的区别仅在于：
119.转接板的材质为环氧树脂和二氧化硅的复合材料。
120.试验例1
121.屏蔽层的粘结力测试
122.测试方法：
123.采用实施例1～5的器件封装工艺，在屏蔽层制备完成后，分别将实施例1～5制备得到的屏蔽层进行编号；然后，用百格刀将对应屏蔽层划成10*10的区域，共计100格；然后，将长度为5cm的3m 600#胶带贴于屏蔽层表面，将胶带垂直于屏蔽层表面(90度)反向迅速拉起，观察屏蔽层外观，粘结力分级标准如下表1所示。
124.表1粘结力分级标准
[0125][0126]
表2粘结力测试结果
[0127][0128]
参阅表2，由实施例1～3的粘结力测试结果可知，采用硅材质的转接板，并按照本技术实施例提供的制备工艺进行屏蔽层的制备，制备得到的屏蔽层的粘结力均较好。
[0129]
由实施例1和实施例4、实施例5的粘结力测试结果可知，采用硅材质的转接板，相较于采用其他材质的转接板，制备得到的屏蔽层的粘结力更好。
[0130]
以上所描述的实施例是本技术一部分实施例，而不是全部的实施例。本技术的实施例的详细描述并非旨在限制要求保护的本技术的范围，而是仅仅表示本技术的选定实施例。基于本技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。