CIS光电二极管及其制备方法与流程

cis光电二极管及其制备方法
技术领域
1.本技术涉及半导体制造技术领域，具体涉及一种cis光电二极管及其制备方法。


背景技术：

2.图像传感器(cmos image sensor，cis)性能与光电二极管(photo diode)具有强相关性，coms图像传感器中，核心的器件是一个缓变结光电二极管，缓变结形成的空间电场体积越大，光电二极管收集光子的能力就越强。目前随着对器件小型化和低功耗的要求越来越高，cis中光电二极管的面积不断被压缩，为了提高更小面积的光电二极管的光子收集能力，光电二极管的制作向纵向发展，即光电二极管的深度增加，形成超深光电二极管结构。
3.传统的光电二极管通常是由光刻工艺、imp工艺等工艺制备的，但是制备超深光电二极管结构会受到光刻胶的深宽比以及imp注入深度和浓度的限制，由传统的光刻工艺、imp工艺等工艺制备存在一定的难度。此外，目前制备出的超深光电二极管结构中，在超深沟槽中形成的外延层容易出现空洞缺陷以及膜层质量缺陷。


技术实现要素：

4.本技术提供了一种cis光电二极管及其制备方法，可以解决在超深沟槽中形成的外延层容易出现空洞缺陷以及膜层质量缺陷、制备超深光电二极管结构受到光刻胶的深宽比以及imp注入深度和浓度的限制等问题中的至少一个问题。
5.一方面，本技术实施例提供了一种cis光电二极管的制备方法，包括：
6.提供一衬底，所述衬底上形成有第一外延层以及位于所述第一外延层上的阻挡层；
7.刻蚀所述阻挡层至所述第一外延层表面以在所述阻挡层上形成多个开口；
8.根据所述开口，刻蚀第一深度的第一外延层以形成第一沟槽；
9.形成保护层，所述保护层覆盖所述第一沟槽的底壁和侧壁；
10.根据所述开口，刻蚀第二深度的第一外延层以形成第二沟槽；
11.形成第一厚度的第二外延层，所述第一厚度的第二外延层填充所述第二沟槽至第一高度；
12.去除所述保护层；
13.形成第二厚度的第二外延层，所述第二厚度的第二外延层填充所述第二沟槽至第二高度，此时，所述第二外延层的表面高于所述阻挡层的表面，其中，所述第二厚度的第二外延层在宽度上的尺寸大于所述第一厚度的第二外延层在宽度上的尺寸；
14.执行cmp工艺以去除高于所述阻挡层表面的所述第二外延层；
15.去除所述阻挡层；
16.执行cmp工艺以去除高于所述第一外延层表面的所述第二外延层。
17.可选的，在所述cis光电二极管的制备方法中，所述第一外延层的导电类型与所述
第二外延层的导电类型不同。
18.可选的，在所述cis光电二极管的制备方法中，在形成第一厚度的第二外延层，所述第一厚度的第二外延层填充所述第二沟槽至第一高度之后、在去除所述保护层之前，所述cis光电二极管的制备方法还包括：
19.刻蚀所述第一厚度的第二外延层的上表面。
20.可选的，在所述cis光电二极管的制备方法中，所述第二外延层的上表面不高于所述第二沟槽侧壁上的所述保护层的底端。
21.可选的，在所述cis光电二极管的制备方法中，在根据所述开口，刻蚀第一深度的第一外延层以形成第一沟槽的过程中，所述第一深度为1.5μm～2.5μm。
22.可选的，在所述cis光电二极管的制备方法中，在形成第二厚度的第二外延层，所述第二厚度的第二外延层填充所述第二沟槽至第二高度之后，刻蚀的所述第一外延层的深度为3μm～5μm。
23.可选的，在所述cis光电二极管的制备方法中，所述保护层的厚度为10nm～50nm。
24.可选的，在所述cis光电二极管的制备方法中，所述阻挡层上形成的所述开口在宽度上的尺寸为0.3μm～0.5μm；相邻的两个所述开口之间的所述第一外延层在宽度上的尺寸为0.2μm～0.4μm。
25.可选的，在所述cis光电二极管的制备方法中，在执行cmp工艺以去除高于所述第一外延层表面的所述第二外延层之后，所述cis光电二极管的制备方法还包括：
26.形成第三外延层，所述第三外延层覆盖所述第一外延层和所述第二外延层。
27.另一方面，本技术实施例还提供了一种cis光电二极管，包括：
28.衬底，所述衬底上形成有第一外延层，所述第一外延层中形成有第二沟槽；
29.第一厚度的第二外延层，所述第一厚度的第二外延层填充所述第二沟槽的部分空间；
30.第二厚度的第二外延层，所述第二厚度的第二外延层位于所述第一厚度的第二外延层上并且填充所述第二沟槽的剩余空间，其中，所述第二厚度的第二外延层在宽度上的尺寸大于所述第一厚度的第二外延层在宽度上的尺寸。
31.本技术技术方案，至少包括如下优点：
32.本技术通过分步骤的形式形成深沟槽，并且通过分步骤的形式形成第二外延层，以及在分步形成深沟槽和分步形成第二外延层的各工艺步骤之间穿插形成保护层、去除保护层的步骤，在解决制备超深光电二极管结构受到深沟槽的深宽比、imp注入深度和浓度的限制的问题的同时提高了所述第二外延层的晶体质量和厚度均匀性，避免了第二外延层中出现空洞缺陷。
附图说明
33.为了更清楚地说明本技术具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本技术的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
34.图1是本发明实施例的cis光电二极管的制备方法的流程图；
35.图2-图15是本发明实施例的制备cis光电二极管的各工艺步骤中的半导体结构示意图；
36.其中，附图标记说明如下：
37.10-衬底，11-第一外延层，20-阻挡层，21-图案化的阻挡层，22-开口，23-第一沟槽，24-第二沟槽，30-保护层，41-第一厚度的第二外延层，42-第二厚度的第二外延层，50-第三外延层。
具体实施方式
38.下面将结合附图，对本技术中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本技术的一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本技术保护的范围。
39.在本技术的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
40.在本技术的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本技术中的具体含义。
41.此外，下面所描述的本技术不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
42.本技术实施例提供了一种cis光电二极管的制备方法，参考图1，图1是本发明实施例的cis光电二极管的制备方法的流程图，所述cis光电二极管的制备方法包括：
43.步骤s10：提供一衬底，所述衬底上形成有第一外延层以及位于所述第一外延层上的阻挡层；
44.步骤s20：刻蚀所述阻挡层至所述第一外延层表面以在所述阻挡层上形成多个开口；
45.步骤s30：根据所述开口，刻蚀第一深度的第一外延层以形成第一沟槽；
46.步骤s40：形成保护层，所述保护层覆盖所述第一沟槽的底壁和侧壁；
47.步骤s50：根据所述开口，刻蚀第二深度的第一外延层以形成第二沟槽；
48.步骤s60：形成第一厚度的第二外延层，所述第一厚度的第二外延层填充所述第二沟槽至第一高度；
49.步骤s70：去除所述保护层；
50.步骤s80：形成第二厚度的第二外延层，所述第二厚度的第二外延层填充所述第二沟槽至第二高度，此时，所述第二外延层的表面高于所述阻挡层的表面，其中，所述第二厚度的第二外延层在宽度上的尺寸大于所述第一厚度的第二外延层在宽度上的尺寸；
51.步骤s90：执行cmp工艺以去除高于所述阻挡层表面的所述第二外延层；
52.步骤s100：去除所述阻挡层；
53.步骤s110：执行cmp工艺以去除高于所述第一外延层表面的所述第二外延层。
54.具体的，参考图2-图15，图2-图15是本发明实施例的制备cis光电二极管的各工艺步骤中的半导体结构示意图。
55.首先，如图2和图3所示，提供一衬底10，所述衬底10上形成有第一外延层11以及位于所述第一外延层11上的阻挡层20。具体的，在本实施例中，所述第一外延层11的导电类型为p型。所述第一外延层11的厚度可以为2μm～6μm。进一步的，所述阻挡层20可以是二氧化硅或氮化硅，也可以是二氧化硅和氮化硅的组合。所述阻挡层20的厚度可以为100nm～800nm。
56.然后，如图4和图5所示，刻蚀所述阻挡层20至所述第一外延层11表面以在所述阻挡层20上形成多个开口22。具体的，图5是图4的半导体结构的俯视图，图案化的所述阻挡层21上形成的所述开口22在宽度上的尺寸d为0.3μm～0.5μm；相邻的两个所述开口20之间的所述第一外延层在宽度上的尺寸e为0.2μm～0.4μm。图4中的c为0.5μm～0.9μm。
57.接着，如图6所示，根据所述开口22，刻蚀第一深度的第一外延层11以形成第一沟槽23。具体的，在根据所述开口22，刻蚀第一深度的第一外延层11以形成第一沟槽23的过程中，所述第一深度a可以为1.5μm～2.5μm。在本实施例中，可以采用干法刻蚀工艺刻蚀第一深度的第一外延层11。
58.接着，如图7所示，形成保护层30，所述保护层30覆盖所述第一沟槽23的底壁和侧壁。具体的，所述保护层30的材质可以是是二氧化硅或氮化硅，所述保护层30的厚度可以为10nm～50nm，所述保护层30的生长方法包括但不限于化学气相沉积工艺。本技术通过在所述第一沟槽23的侧壁和底壁形成所述保护层30，可以避免接下来继续根据所述开口22刻蚀第一外延层11以形成第二沟槽24的过程中原先的所述第一沟槽23的侧壁受到刻蚀的损坏，即防止所述第一沟槽23的侧壁(第一外延层11)被误刻蚀。
59.进一步的，如图8所示，根据所述开口22，刻蚀第二深度的第一外延层11以形成第二沟槽24。具体的，所述第二沟槽24在所述第一外延层11中的高度b可以为3μm～5μm。在本实施例中，可以采用干法刻蚀工艺刻蚀第二深度的第一外延层11。值得注意的是，所述第二深度的第一外延层11表面上的保护层30也在刻蚀第二深度的第一外延层11的过程中被去除，所述第二沟槽24的侧壁上的保护层30依然保留。
60.接着，如图9所示，形成第一厚度的第二外延层41，所述第一厚度的第二外延层41填充所述第二沟槽24至第一高度。本技术先形成第一厚度的第二外延层41，可以避免深沟槽中填充与深沟槽同高的外延层出现空洞缺陷的情况，避免生长出存在晶体质量缺陷的第二外延层，提高了第二外延层的晶体质量和厚度均匀性，提高了器件的可靠性。
61.较佳的，在形成第一厚度的第二外延层41，所述第一厚度的第二外延层41填充所述第二沟槽至第一高度之后，所述cis光电二极管的制备方法还包括：刻蚀所述第一厚度的第二外延层41的上表面。在本实施例中，可以利用刻蚀气体对所述第一厚度的第二外延层41进行刻蚀来处理所述第一厚度的第二外延层41的上表面，减少第二外延层41的生长缺陷。
62.在本实施例中，刻蚀所述第一厚度的第二外延层41的上表面之后，所述第一厚度
的第二外延层41的上表面不高于所述第二沟槽24侧壁上的所述保护层30的底端。
63.接着，如图10所示，去除所述保护层30。具体的，通过干法刻蚀工艺或者湿法刻蚀工艺去除所述保护层30。
64.进一步的，如图11所示，形成第二厚度的第二外延层42，所述第二厚度的第二外延层42填充所述第二沟槽24至第二高度，此时，所述第二外延层42的表面高于所述图案化的所述阻挡层21的表面，其中，因所述第一沟槽23侧壁上的所述保护层30被去除，所以所述第二厚度的第二外延层42在宽度上的尺寸大于所述第一厚度的第二外延层41在宽度上的尺寸。所述第二厚度的第二外延层42和所述第一厚度的第二外延层41共同组成最终的第二外延层。
65.在本实施例中，所述第一外延层11的导电类型与所述第二外延层41/42的导电类型不同。在本实施例中，所述第二外延层41/42的导电类型可以为n型。
66.在本实施例中，在形成第二厚度的第二外延层42，所述第二厚度的第二外延层42填充所述第二沟槽24至第二高度之后，刻蚀的所述第一外延层42的深度b可以为3μm～5μm。
67.接着，如图12所示，以所述图案化的阻挡层21为研磨停止层，执行cmp工艺以去除高于所述图案化的阻挡层21表面的所述第二外延层42。
68.进一步的，如图13所示，采用干法刻蚀工艺或者湿法刻蚀工艺去除所述图案化的阻挡层21。
69.最后，如图14所示，执行cmp工艺以去除高于所述第一外延层11表面的所述第二外延层42，执行cmp工艺之后，所述第一外延层11表面和所述第二外延层42表面位于同一水平面上，即平坦化所述第一外延层11表面和所述第二外延层42表面，便于后续形成第三外延层50。
70.进一步的，如图15所示，在执行cmp工艺以去除高于所述第一外延层11表面的所述第二外延层42之后，所述cis光电二极管的制备方法还包括：形成第三外延层50，所述第三外延层50覆盖所述第一外延层11和所述第二外延层42。具体的，所述第三外延层50的导电类型为p型，所述第三外延层50的厚度可以为0.2μm～0.4μm。
71.进一步的，在本实施例中，后续还可以按照常规ph+imp等工艺实现同型掺杂层的连接，衔接底部的所述第一外延层和所述第二外延层，并最终形成光电二极管。
72.基于同一发明构思，本技术实施例还提供了一种cis光电二极管，如图14所示，所述cis光电二极管包括：
73.衬底10，所述衬底10上形成有第一外延层11，所述第一外延层11中形成有第二沟槽24；
74.第一厚度的第二外延层41，所述第一厚度的第二外延层41填充所述第二沟槽24的部分空间；
75.第二厚度的第二外延层42，所述第二厚度的第二外延层42位于所述第一厚度的第二外延层41上并且填充所述第二沟槽24的剩余空间，其中，所述第二厚度的第二外延层42在宽度上的尺寸大于所述第一厚度的第二外延层41在宽度上的尺寸。所述第一厚度的第二外延层41和所述第二厚度的第二外延层42构成的第二外延层的表面与所述第一外延层11的表面齐平。
76.综上所述，本技术提供一种cis光电二极管及其制备方法，其中方法包括：先形成
第一外延层11，然后刻蚀第一深度的第一外延层11，接着在第一沟槽23的侧壁和底壁形成保护层30，接着刻蚀第二深度的第一外延层11，接着形成第一厚度的第二外延层41，接着去除所述保护层30，接着形成第二厚度的第二外延层42，其中，所述第二厚度的第二外延层42在宽度上的尺寸大于所述第一厚度的第二外延层41在宽度上的尺寸，接着对高出图案化的阻挡层21表面的第二外延层42执行cmp工艺，接着去除图案化的阻挡层21，接着对高出所述第一外延层11表面的所述第二外延层42执行cmp工艺。本技术通过分步骤的形式形成第二沟槽24(深沟槽)，并且通过分步骤的形式形成第二外延层41/42，以及在分步形成深沟槽和分步形成第二外延层的各工艺步骤之间穿插形成保护层30、去除保护层30以及刻蚀第一厚度的第二外延层41表面的步骤，在解决制备超深光电二极管结构受到深沟槽的深宽比、imp注入深度和浓度的限制的问题的同时提高了所述第二外延层41/42的晶体质量，避免了第二外延层41/42中出现空洞缺陷，也提高了第二外延层的厚度均匀性。
77.显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本技术创造的保护范围之中。