一种氮化物半导体结构及其制备方法和应用与流程

1.本发明属于半导体技术领域，具体涉及一种氮化物半导体结构及其制备方法和应用。


背景技术：

2.氮化镓(gan)材料的研究与应用是目前半导体研究的前沿和热点，其与碳化硅、金刚石等半导体材料一起，被誉为是继第一代ge、si半导体材料、第二代gaas、inp化合物半导体材料之后的第三代半导体材料。gan具有宽的直接带隙、高禁带宽度、高临界击穿电场、高载流子饱和迁移速度、优异的耐腐蚀性以及高热导率等特点，在高温、高频、大功率微电子器件以及高性能光电子器件领域具有广阔的应用前景。
3.由于以gan为代表的iii族氮化物一般在蓝宝石等异质衬底上进行异质外延，在异质外延技术的发展中，一方面，外延层的生长工艺(例如厚度、掺杂等)的调整会直接影响外延层的性能，而且对半导体器件有着重大影响；在实际生产中，往往需要根据产品性能需求采取相应的外延工艺来获得综合性能优良的半导体器件，很多数情况下，单方面的外延工艺调整并不能同时兼顾半导体器件的各项性能参数，在保证一方面的性能优良的同时，往往会对其他的一个或多个性能进行折中，这样可以获得满足特定性能需求的产品，但是产品所具有的各项综合性能良率并不高，这也限制了半导体产品新的领域的应用。另一方面，随着业界追求更大的产能以降低外延片的单位成本，开发了具有更大尺寸的反应腔室，也开发了例如4英寸、6英寸、甚至8英寸的更大尺寸的外延片，给衬底剥离提出了更大的挑战；而且，对于更大尺寸的外延片，翘曲问题变得非常明显；在衬底厚度相似的情况下，由于大面积的外延片更容易受到温度场不均匀性和外延薄膜的应力堆积影响，更大面积的衬底在高温下生长外延薄膜的翘曲会更严重。
4.因此，开发综合性能更加完善、能够实现大尺寸衬底外延片制备半导体结构及半导体芯片，具有重要的现实意义，是本领域的研究重点。


技术实现要素：

5.针对现有技术的不足，本发明的目的在于提供一种氮化物半导体结构及其制备方法和应用，通过具有不同导电性能的第一外延区域和第二外延区域的设计，使所述氮化物半导体结构的性能互补，兼具低电压、低漏电和高亮度，获得优良的综合光电性能，进而得到综合性能优异、大尺寸外延的半导体芯片。
6.为达到此发明目的，本发明采用以下技术方案：
7.第一方面，本发明提供一种氮化物半导体结构，所述氮化物半导体结构包括依次设置的衬底、掩膜层、氮化物连接层和外延结构，所述外延结构包括第一外延区域和第二外延区域；
8.所述第一外延区域包括依次设置的第一n型氮化物层、第一氮化物发光层和第一p型氮化物层；所述第一n型氮化物层位于靠近衬底的一侧；
9.所述第二外延区域包括依次设置的第二n型氮化物层、第二氮化物发光层和第二p型氮化物层；所述第二n型氮化物层位于靠近衬底的一侧；
10.所述第一n型氮化物层的导电性＞所述第二n型氮化物层的导电性，和/或，所述第一p型氮化物层的导电性＞所述第二p型氮化物层的导电性。
11.本技术提供的氮化物半导体结构中，所述外延结构包括相互接触的第一外延区域和第二外延区域，两个外延区域具有不同的导电性；其中，所述第一n型氮化物层的导电性＞所述第二n型氮化物层的导电性，和/或，所述第一p型氮化物层的导电性＞所述第二p型氮化物层的导电性。所述第一外延区域和第二外延区域具有差异性的光电性能，能够实现差异化的性能互补，使所述氮化物半导体结构兼具低电压、高亮度、低漏电和优良的抗静电放电(electro static discharge，esd)性能，从而使包含其的氮化物半导体芯片具有优异的综合性能，并实现了大尺寸外延的制备。
12.优选地，所述掩膜层包括由掩膜结构单元组成的阵列。
13.作为本发明的优选技术方案，所述掩膜层包括由多个掩膜结构单元组成的阵列，任意相邻的两个掩膜结构单元之间相互独立、不发生连接，即任意相邻的两个所述掩膜结构单元之间存在掩膜空隙，可以有效释放外延结构在生长过程中的应力，避免外延生长的氮化物层和外延结构出现翘曲问题。而且，包含所述掩膜层的氮化物半导体结构可以实现衬底的剥离，即可采用湿法腐蚀的方法，通过掩膜空隙高效快速地实现衬底和氮化物连接层分离，进而将氮化物连接层和外延结构转移到终端衬底上，获得垂直氮化物半导体芯片，该方法得到的垂直氮化物半导体芯片的成本低，适用于规模化量产。
14.优选地，所述衬底为已知的异质衬底，包括蓝宝石衬底、碳化硅衬底、氧化镓衬底、氧化锌衬底或金刚石衬底中的任意一种。
15.优选地，所述掩膜结构单元的材料包括氮化物、氧化物、金属或有机物中的任意一种或至少两种的组合。
16.优选地，所述掩膜结构单元的材料包括gan、aln、gan、ingan、algan、alingan、alinn、inn、al2o3、sio2、si3n4、ga2o3、zno、fe、cu、ag或光刻胶中的任意一种或至少两种的组合。
17.优选地，所述掩膜结构单元的高度为1-5μm，例如可以为1.1μm、1.3μm、1.5μm、1.7μm、1.9μm、2μm、2.1μm、2.3μm、2.5μm、2.8μm、3μm、3.5μm、4μm或4.5μm，以及上述点值之间的具体点值，限于篇幅及出于简明的考虑，本发明不再穷尽列举所述范围包括的具体点值，进一步优选为1-3μm。
18.优选地，所述掩膜结构单元的宽度为1-6μm，例如可以为1.5μm、2μm、2.5μm、3μm、3.5μm、4μm、4.5μm、5μm或5.5μm，以及上述点值之间的具体点值，限于篇幅及出于简明的考虑，本发明不再穷尽列举所述范围包括的具体点值。
19.优选地，任意相邻的两个所述掩膜结构单元之间的间距为0.1-2μm，例如可以为0.3μm、0.5μm、0.7μm、0.9μm、1μm、1.2μm、1.5μm、1.8μm、2μm、2.2μm、2.5μm或2.8μm，以及上述点值之间的具体点值，限于篇幅及出于简明的考虑，本发明不再穷尽列举所述范围包括的具体点值。
20.优选地，所述氮化物连接层为n型氮化物连接层。
21.优选地，所述氮化物连接层的厚度为1-5μm，例如可以为1.5μm、2μm、2.5μm、3μm、
3.5μm、4μm或4.5μm，以及上述点值之间的具体点值，限于篇幅及出于简明的考虑，本发明不再穷尽列举所述范围包括的具体点值。
22.优选地，所述第一外延区域和第二外延区域的光电性能的差异，通过掺杂浓度的差异来实现，即所述第一n型氮化物层的掺杂浓度＞所述第二n型氮化物层的掺杂浓度，和/或，所述第一p型氮化物层的掺杂浓度＞所述第二p型氮化物层的掺杂浓度。
23.优选地，所述第一n型氮化物层的掺杂浓度＞所述第二n型氮化物层的掺杂浓度。
24.作为本发明的优选技术方案，所述第一n型氮化物层的掺杂浓度较高，形成高导电的外延层，有助于降低第一外延区域的电压，但同时具有相对高的漏电性能和低抗esd性能；所述第二n型氮化物层的掺杂浓度较低，形成低导电的外延层，增大了第二外延区域的电压，获得了相对低的漏电性能和高的抗esd性能。因此，所述氮化物半导体结构中，第一n型氮化物层与第二n型氮化物层的掺杂浓度的不同，使其具有导电性的差异，进而实现了两个外延区域的性能互补，使所述氮化物半导体结构具有优异的综合光电性能。
25.优选地，所述第二n型氮化物层包括第一n型子层和第二n型子层，所述第一n型子层位于靠近衬底的一侧；所述第一n型子层的导电性＞所述第二n型子层的导电性。
26.优选地，所述第一n型子层的掺杂浓度＞所述第二n型子层的掺杂浓度。
27.作为本发明的优选技术方案，在所述第一n型氮化物层通过高掺杂形成高导电的外延层、降低了第一外延区域的电压的基础上，具有低掺杂的第二n型氮化物层包括掺杂浓度不同的第一n型子层和第二n型子层，所述第二n型子层更低的掺杂浓度形成相对高的电阻，对第一n型子层注入的电子具有好的扩散作用，提高电子对氮化物发光层注入的均匀性，进而提高了所述氮化物半导体结构及包含其的氮化物半导体芯片的亮度，有效降低了大电流下的效率骤降效应，实现综合光电性能优良的氮化物半导体芯片。
28.优选地，所述第一n型氮化物层、第二n型氮化物层的掺杂浓度各自独立地为1
×
10
17-8
×
10
19
cm-3
，例如可以为2
×
10
17
cm-3
、5
×
10
17
cm-3
、8
×
10
17
cm-3
、1
×
10
18
cm-3
、3
×
10
18
cm-3
、5
×
10
18
cm-3
、7
×
10
18
cm-3
、9
×
10
18
cm-3
、1
×
10
19
cm-3
、2
×
10
19
cm-3
、3
×
10
19
cm-3
、4
×
10
19
cm-3
、5
×
10
19
cm-3
、6
×
10
19
cm-3
或7
×
10
19
cm-3
，以及上述点值之间的具体点值，限于篇幅及出于简明的考虑，本发明不再穷尽列举所述范围包括的具体点值。
29.优选地，所述第一n型氮化物层的掺杂浓度为1
×
10
19-8
×
10
19
cm-3
，例如可以为1
×
10
19
cm-3
、1.5
×
10
19
cm-3
、2
×
10
19
cm-3
、2.5
×
10
19
cm-3
、3
×
10
19
cm-3
、3.5
×
10
19
cm-3
、4
×
10
19
cm-3
、4.5
×
10
19
cm-3
、5
×
10
19
cm-3
、5.5
×
10
19
cm-3
、6
×
10
19
cm-3
、6.5
×
10
19
cm-3
、7
×
10
19
cm-3
或7.5
×
10
19
cm-3
，以及上述点值之间的具体点值，限于篇幅及出于简明的考虑，本发明不再穷尽列举所述范围包括的具体点值。
30.优选地，所述第二n型氮化物层的掺杂浓度为1
×
10
17-5
×
10
19
cm-3
，例如可以为2
×
10
17
cm-3
、5
×
10
17
cm-3
、8
×
10
17
cm-3
、1
×
10
18
cm-3
、3
×
10
18
cm-3
、5
×
10
18
cm-3
、8
×
10
18
cm-3
、1
×
10
19
cm-3
、3
×
10
19
cm-3
或4
×
10
19
cm-3
，以及上述点值之间的具体点值，限于篇幅及出于简明的考虑，本发明不再穷尽列举所述范围包括的具体点值。
31.优选地，所述第一n型氮化物层、第二n型氮化物层的厚度各自独立地为0.5-2.5μm，例如可以为0.7μm、0.9μm、1μm、1.2μm、1.5μm、1.8μm、2μm、2.2μm或2.4μm，以及上述点值之间的具体点值，限于篇幅及出于简明的考虑，本发明不再穷尽列举所述范围包括的具体点值。
32.优选地，所述第一n型子层的厚度为0.3-2μm，例如可以为0.4μm、0.5μm、0.7μm、0.9μm、1μm、1.2μm、1.5μm或1.8μm，以及上述点值之间的具体点值，限于篇幅及出于简明的考虑，本发明不再穷尽列举所述范围包括的具体点值。
33.优选地，所述第二n型子层的厚度为0.2-0.5μm，例如可以为0.25μm、0.3μm、0.35μm、0.4μm或0.45μm，以及上述点值之间的具体点值，限于篇幅及出于简明的考虑，本发明不再穷尽列举所述范围包括的具体点值。
34.优选地，所述第一n型子层的掺杂浓度为5
×
10
18-5
×
10
19
cm-3
，例如可以为6
×
10
18
cm-3
、7
×
10
18
cm-3
、8
×
10
18
cm-3
、9
×
10
18
cm-3
、1
×
10
19
cm-3
、2
×
10
19
cm-3
、3
×
10
19
cm-3
或4
×
10
19
cm-3
，以及上述点值之间的具体点值，限于篇幅及出于简明的考虑，本发明不再穷尽列举所述范围包括的具体点值。
35.优选地，所述第二n型子层的掺杂浓度为1
×
10
17-5
×
10
18
cm-3
，例如可以为2
×
10
17
cm-3
、3
×
10
17
cm-3
、5
×
10
17
cm-3
、7
×
10
17
cm-3
、9
×
10
17
cm-3
、1
×
10
18
cm-3
、2
×
10
18
cm-3
或4
×
10
18
cm-3
，以及上述点值之间的具体点值，限于篇幅及出于简明的考虑，本发明不再穷尽列举所述范围包括的具体点值。
36.优选地，所述第一p型氮化物层的掺杂浓度＞所述第二p型氮化物层的掺杂浓度。
37.作为本发明的优选技术方案，所述第一p型氮化物层的掺杂浓度较高，形成高导电的外延层，能够降低半氮化物半导体芯片的电压，但是p型氮化物随着掺杂浓度增加，在较高的掺杂剂会吸收氮化物发光层射向p型氮化物层中的光线，降低了半导体器件的亮度，同时高的掺杂在p型氮化物层中形成的高缺陷，会降低漏电和esd性能；所述第二p型氮化物层的掺杂浓度较低，形成低导电的外延层，会降低氮化物发光层射向p型氮化物层重的光线吸收，同时低的掺杂降低了掺杂剂向氮化物发光层中扩散，提高了氮化物发光层的晶体质量，可以获得高的氮化物半导体芯片的亮度，此外，在低的掺杂形成相对低导电的外延层，使p型氮化物中的空穴横向扩散，提高了空穴注入的均匀性，低的掺杂降低了p型氮化物层中形成的缺陷，提高漏电和esd性能。因此，所述氮化物半导体结构中，第一p型氮化物层与第二p型氮化物层的掺杂浓度的不同，使其具有导电性的差异，进而实现了两个外延区域的性能互补，使所述氮化物半导体结构具有优异的综合光电性能。
38.优选地，所述第二p型氮化物层包括第一p型子层和第二p型子层，所述第一p型子层位于靠近衬底的一侧；所述第一p型子层的导电性＞所述第二p型子层的导电性。
39.优选地，所述第一p型子层的掺杂浓度＞所述第二p型子层的掺杂浓度。
40.作为本发明的优选技术方案，在所述第一p型氮化物层通过高掺杂形成高导电的外延层的基础上，具有低掺杂的第二p型氮化物层包括掺杂浓度不同的第一p型子层和第二p型子层，在第一p型子层和第二p型子层之间形成空穴的浓度梯度，进一步提高空穴注入浓度和均匀性，有利于提高亮度和esd性能。
41.优选地，所述第一p型氮化物层、第二p型氮化物层的掺杂浓度各自独立地为1
×
10
19-1
×
10
21
cm-3
，例如可以为2
×
10
19
cm-3
、5
×
10
19
cm-3
、8
×
10
19
cm-3
、1
×
10
20
cm-3
、3
×
10
20
cm-3
、5
×
10
20
cm-3
、7
×
10
20
cm-3
或9
×
10
20
cm-3
，以及上述点值之间的具体点值，限于篇幅及出于简明的考虑，本发明不再穷尽列举所述范围包括的具体点值。
42.优选地，所述第一p型氮化物层的掺杂浓度为1
×
10
20-1
×
10
21
cm-3
，例如可以为2
×
10
20
cm-3
、3
×
10
20
cm-3
、4
×
10
20
cm-3
、5
×
10
20
cm-3
、6
×
10
20
cm-3
、7
×
10
20
cm-3
、8
×
10
20
cm-3
或9
×
10
20
cm-3
，以及上述点值之间的具体点值，限于篇幅及出于简明的考虑，本发明不再穷尽列举所述范围包括的具体点值。
43.优选地，所述第二p型氮化物层的掺杂浓度为1
×
10
19-5
×
10
20
cm-3
，例如可以为2
×
10
19
cm-3
、5
×
10
19
cm-3
、7
×
10
19
cm-3
、9
×
10
19
cm-3
、1
×
10
20
cm-3
、2
×
10
20
cm-3
、3
×
10
20
cm-3
或4
×
10
20
cm-3
，以及上述点值之间的具体点值，限于篇幅及出于简明的考虑，本发明不再穷尽列举所述范围包括的具体点值。
44.优选地，所述第一p型氮化物层、第二p型氮化物层的厚度各自独立地为100-300nm，例如可以为120nm、150nm、180nm、200nm、220nm、250nm或280nm，以及上述点值之间的具体点值，限于篇幅及出于简明的考虑，本发明不再穷尽列举所述范围包括的具体点值。
45.优选地，所述第一p型子层的厚度为20-50nm，例如可以为22nm、25nm、28nm、30nm、32nm、35nm、38nm、40nm、42nm、45nm或48nm，以及上述点值之间的具体点值，限于篇幅及出于简明的考虑，本发明不再穷尽列举所述范围包括的具体点值。
46.优选地，所述第二p型子层的厚度为80-250nm，例如可以为90nm、100nm、110nm、130nm、150nm、170nm、190nm、200nm、220nm或240nm，以及上述点值之间的具体点值，限于篇幅及出于简明的考虑，本发明不再穷尽列举所述范围包括的具体点值。
47.优选地，所述第一p型子层的掺杂浓度为8
×
10
19-5
×
10
20
cm-3
，例如可以为9
×
10
19
cm-3
、1
×
10
20
cm-3
、1.5
×
10
20
cm-3
、2
×
10
20
cm-3
、2.5
×
10
20
cm-3
、3
×
10
20
cm-3
、3.5
×
10
20
cm-3
、4
×
10
20
cm-3
或4.5
×
10
20
cm-3
，以及上述点值之间的具体点值，限于篇幅及出于简明的考虑，本发明不再穷尽列举所述范围包括的具体点值。
48.优选地，所述第二p型子层的掺杂浓度为1
×
10
19-5
×
10
19
cm-3
，例如可以为1.5
×
10
19
cm-3
、2
×
10
19
cm-3
、2.5
×
10
19
cm-3
、3
×
10
19
cm-3
、3.5
×
10
19
cm-3
、4
×
10
19
cm-3
或4.5
×
10
19
cm-3
，以及上述点值之间的具体点值，限于篇幅及出于简明的考虑，本发明不再穷尽列举所述范围包括的具体点值。
49.优选地，所述第一氮化物发光层、第二氮化物发光层各自独立地包括交替设置的氮化物量子阱层和氮化物量子垒层。
50.优选地，所述交替设置的重复周期为3-15，例如可以为3、4、5、6、7、8、9、10、11、12、13、14或15。
51.优选地，所述第一氮化物发光层、第二氮化物发光层的厚度各自独立地为15-200nm，例如可以为20nm、30nm、50nm、70nm、90nm、100nm、110nm、130nm、150nm、170nm或190nm，以及上述点值之间的具体点值，限于篇幅及出于简明的考虑，本发明不再穷尽列举所述范围包括的具体点值。
52.优选地，所述第一外延区域在衬底上的投影面积与所述第二外延区域在衬底上的投影面积的比为1:(4-10)，例如可以为1:4.5、1:5、1:5.5、1:6、1:6.5、1:7、1:7.5、1:8、1:8.5、1:9或1:9.5等。
53.作为本发明的优选技术方案，所述第一外延区域的面积小于第二外延区域的面积，所述“面积”为氮化物外延层的平面面积，即与衬底所在平面的面积。具有高导电的第一外延区域的面积与具有较低导电的第二外延区域的面积的比为1:(4-10)，能够使所述氮化物半导体结构的综合光电性能达到更加完善的状态。如果第一外延区域的面积过小，则差异化的光电性能互补效果不明显，无法凸显互补效果；如果第一外延区域的面积过大，则会
造成差异化的光电性能互补效果比重过大，造成综合光电性能偏低，无法获得综合性能优良的氮化物半导体芯片。
54.优选地，所述第一外延区域与第二外延区域并排设置或环绕设置。
55.本发明中，所述氮化物半导体结构中的氮化物(包括氮化物连接层的氮化物和外延结构的氮化物)各自独立地包括gan、ingan、algan、aln、alingan、alinn或inn中的任意一种或至少两种的组合。
56.本发明中，所述n型氮化物包括si掺杂氮化物，所述p型氮化物包括mg掺杂氮化物。
57.第二方面，本发明提供一种第一方面所述的氮化物半导体结构的制备方法，所述制备方法包括：在衬底上依次设置掩膜层、氮化物连接层和外延结构，得到所述氮化物半导体结构。
58.优选地，所述制备方法具体包括如下步骤：
59.(1)在衬底上生长第一掩膜介质层，刻蚀，得到由掩膜结构单元组成的阵列；
60.(2)在步骤(1)得到的掩膜结构单元之间填入填充介质后，生长氮化物连接层；
61.(3)在步骤(2)得到的氮化物连接层上生长第二掩膜介质层；
62.(4)将步骤(3)得到的第二掩膜介质层部分刻蚀，在刻蚀后露出的氮化物连接层上依次生长第一n型氮化物层、第一氮化物发光层和第一p型氮化物层，形成第一外延区域；将第二掩膜介质层的剩余区域刻蚀，在刻蚀后露出的氮化物连接层上依次生长第二n型氮化物层、第二氮化物发光层和第二p型氮化物层，形成第二外延区域，得到所述氮化物半导体结构。
63.优选地，步骤(2)所述填充介质与掩膜结构单元的材料不同，所述填充介质的引入是为了便于生长氮化物连接层。
64.优选地，所述填充介质的抗腐蚀性能＜所述掩膜结构单元的抗腐蚀性能；所述填充介质在得到氮化物连接层后去除。
65.优选地，所述填料介质的材料为光刻胶。
66.第三方面，本发明提供一种氮化物半导体芯片，所述氮化物半导体芯片包括如第一方面所述的氮化物半导体结构、n型电极和p型电极，所述n型电极和p型电极位于衬底的同侧。
67.第四方面，本发明提供一种氮化物半导体芯片，所述氮化物半导体芯片通过如第一方面所述的氮化物半导体结构制备而成。
68.所述氮化物半导体芯片为垂直氮化物半导体芯片，其中的n型电极和p型电极位于终端衬底的不同侧。
69.优选地，所述所述氮化物半导体芯片包括依次设置的n型电极、终端衬底、半导体材料层和p型电极；所述半导体材料层为所述氮化物半导体结构中的氮化物连接层和外延结构。
70.本发明第一方面提供的氮化物半导体结构中，所述掩膜层可通过湿法腐蚀移除，同时伴随了衬底的移除，得到包含氮化物连接层和外延结构的半导体材料层；进而将所述半导体材料层转移至终端衬底，并分别设置n型电极和p型电极，即可得到垂直氮化物半导体芯片。
71.优选地，所述氮化物半导体芯片的制备方法包括：将所述氮化物半导体结构中的
衬底和掩膜层移除，在所述氮化物连接层远离外延结构的一侧设置终端衬底；在所述终端衬底上(远离氮化物连接层的一侧)设置n型电极，在所述第一p型氮化物层和/或第二p型氮化物层上设置p型电极。
72.相对于现有技术，本发明具有以下有益效果：
73.(1)本技术提供的氮化物半导体结构中，通过具有不同导电性能的第一外延区域和第二外延区域的设置，能够实现差异化的性能互补，使所述氮化物半导体结构兼具低电压、高亮度、低漏电和优良的抗esd性能，有效提升漏电ir良率和esd良率，从而使包含其的氮化物半导体芯片具有优异的综合光电性能，提高氮化物半导体芯片的产品良率。
74.(2)所述氮化物半导体结构中，所述掩膜层能够有效释放外延结构在生长过程中的应力，避免外延生长的氮化物层和外延结构出现翘曲问题，能够满足大尺寸外延片和半导体芯片的制备要求。同时，所述掩膜层可与氮化物连接层分离，从而将氮化物连接层和外延结构转移到终端衬底上，获得垂直氮化物半导体芯片，该方法得到的垂直氮化物半导体芯片的成本低，适用于规模化量产。
附图说明
75.图1为一个具体实施方式中所述氮化物半导体结构的结构示意图；
76.图2为另一具体实施方式中所述氮化物半导体结构的结构示意图；
77.图3为另一具体实施方式中所述氮化物半导体结构的结构示意图；
78.图4为另一具体实施方式中所述氮化物半导体结构的结构示意图；
79.图5为另一具体实施方式中所述氮化物半导体结构的结构示意图；
80.图6为另一具体实施方式中所述氮化物半导体结构的结构示意图；
81.图7a为一个具体实施方式中所述氮化物半导体结构的制备方法过程图；
82.图7b为一个具体实施方式中所述氮化物半导体结构的制备方法过程图；
83.图7c为一个具体实施方式中所述氮化物半导体结构的制备方法过程图；
84.图7d为一个具体实施方式中所述氮化物半导体结构的制备方法过程图；
85.图8为一个具体实施方式中所述氮化物半导体芯片的结构示意图；
86.图9为另一具体实施方式中所述氮化物半导体芯片的结构示意图；
87.图10为一个具体实施方式中所述垂直氮化物半导体芯片的结构示意图；
88.其中，10-衬底，20-掩膜层，30-氮化物连接层，40-外延结构，40a-第一外延区域，40b-第二外延区域，201-掩膜结构单元，411-第一n型氮化物层，412-第一氮化物发光层，413-第一p型氮化物层，421-第二n型氮化物层，4211-第一n型子层，4212-第二n型子层，422-第二氮化物发光层，423-第二p型氮化物层，4231-第一p型子层，4232-第二p型子层，50-第二掩膜介质层，60-n型电极，70-p型电极，80-终端衬底。
具体实施方式
89.下面通过具体实施方式来进一步说明本发明的技术方案。本领域技术人员应该明了，所述实施例仅仅是帮助理解本发明，不应视为对本发明的具体限制。
90.本文所用术语“包含”、“包括”、“具有”、“含有”或其任何其它变形，意在覆盖非排它性的包括。例如，包含所列要素的组合物、步骤、方法、制品或装置不必仅限于那些要素，
还可包括未明确列出的其它要素或此种组合物、步骤、方法、制品或装置所固有的要素。
[0091]“任选的”或者“任意一种”是指其后描述的事项或事件可以发生或不发生，而且该描述包括事件发生的情形和事件不发生的情形。
[0092]
本发明要素或组分前的不定冠词“一种”和“一个”对要素或组分的数量要求(即出现次数)无限制性。因此“一个”或“一种”应被解读为包括一个或至少一个，并且单数形式的要素或组分也包括复数形式，除非所述数量明显只指单数形式。
[0093]
本发明中，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征，用于区别描述特征，无顺序之分，无轻重之分。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
[0094]
本发明中，术语“上”、“下”、“内”、“外”、“竖直”、“水平”等指示的方位或者位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，不能理解为对本发明的限制。
[0095]
在本发明中，除非另有明确的规定和限定，“相连”、“连接”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接连接，也可以通过中间媒介间接连接，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述属于在本发明中的具体含义。
[0096]
以下结合附图和具体实施方式对本发明作进一步详细的说明。
[0097]
如图1所示，本发明提供一种氮化物半导体结构，包括依次设置的衬底10、掩膜层20、氮化物连接层30和外延结构40，所述外延结构包括第一外延区域40a和第二外延区域40b。
[0098]
所述第一外延区域40a包括依次设置的第一n型氮化物层411、第一氮化物发光层412和第一p型氮化物层413；所述第一n型氮化物层411位于靠近衬底10的一侧。
[0099]
所述第二外延区域40b包括依次设置的第二n型氮化物层421、第二氮化物发光层422和第二p型氮化物层423；所述第二n型氮化物层421位于靠近衬底10的一侧。
[0100]
所述第一n型氮化物层411的导电性＞所述第二n型氮化物层421的导电性，和/或，所述第一p型氮化物层413的导电性＞所述第二p型氮化物层423的导电性。
[0101]
本技术提供的氮化物半导体结构中，相互接触的第一外延区域40a和第二外延区域40b具有不同的导电性，具体包括三种情况：
[0102]
(1)所述第一n型氮化物层411的导电性＞所述第二n型氮化物层421的导电性，所述第一p型氮化物层413与第二p型氮化物层423的导电性相同；
[0103]
(2)所述第一n型氮化物层411与第二n型氮化物层421的导电性相同，所述第一p型氮化物层413的导电性＞所述第二p型氮化物层423的导电性；
[0104]
(3)所述第一n型氮化物层411的导电性＞所述第二n型氮化物层421的导电性，所述第一p型氮化物层413的导电性＞所述第二p型氮化物层423的导电性。
[0105]
所述第一外延区域和第二外延区域具有差异性的光电性能，使所述氮化物半导体结构具有低电压、高亮度、低漏电和优良的抗esd性能，可以利用两个外延区域的差异性互补最终实现氮化物半导体芯片优良的性能，提高氮化物半导体芯片的良率；差异化的光电
性能实现性能互补，使所述氮化物半导体结构从而使包含其的氮化物半导体芯片具有优异的综合性能，并实现了大尺寸外延的制备。
[0106]
优选地，所述衬底10为现有技术中已知的异质衬底，包括蓝宝石衬底、碳化硅衬底、氧化镓衬底、氧化锌衬底或金刚石衬底中的任意一种。
[0107]
优选地，所述掩膜层20包括由多个掩膜结构单元201组成的阵列，任意相邻的两个掩膜结构单元201之间相互独立、不发生连接，即任意相邻的两个所述掩膜结构单元201之间存在掩膜空隙，可以有效释放外延结构在生长过程中的应力，避免外延生长的氮化物层和外延结构出现翘曲问题。而且，由于掩膜结构单元201以及掩膜空隙的设计，使掩膜层20(带动衬底10)可采用湿法腐蚀的方法高效快速地移除，进而可将氮化物连接层30和外延结构40转移到终端衬底上，获得垂直氮化物半导体芯片，该方法得到的垂直氮化物半导体芯片的成本低，适用于规模化量产。
[0108]
优选地，所述掩膜结构单元201的材料包括氮化物、氧化物、金属或有机物中的任意一种或至少两种的组合，进一步优选包括gan、aln、gan、ingan、algan、alingan、alinn、inn、al2o3、sio2、si3n4、ga2o3、zno、fe、cu、ag或光刻胶中的任意一种或至少两种的组合。
[0109]
优选地，所述掩膜结构单元201的高度为1-5μm，例如可以为1.1μm、1.3μm、1.5μm、1.7μm、1.9μm、2μm、2.1μm、2.3μm、2.5μm、2.8μm、3μm、3.5μm、4μm或4.5μm等，进一步优选为1-3μm；宽度为1-6μm，例如可以为1.5μm、2μm、2.5μm、3μm、3.5μm、4μm、4.5μm、5μm或5.5μm等。
[0110]
优选地，任意相邻的两个所述掩膜结构单元201之间的间距为0.1-2μm，例如可以为0.3μm、0.5μm、0.7μm、0.9μm、1μm、1.2μm、1.5μm、1.8μm、2μm、2.2μm、2.5μm或2.8μm等。
[0111]
优选地，所述氮化物连接层30为n型氮化物连接层。
[0112]
优选地，所述氮化物连接层30的厚度为1-5μm，例如可以为1.5μm、2μm、2.5μm、3μm、3.5μm、4μm或4.5μm等。
[0113]
优选地，所述第一n型氮化物层411与第二n型氮化物层421的导电性差异，和/或，所述第一p型氮化物层413与第二p型氮化物层423的导电性差异，通过掺杂浓度的不同来实现，即，所述第一n型氮化物层的掺杂浓度＞所述第二n型氮化物层的掺杂浓度，和/或，所述第一p型氮化物层的掺杂浓度＞所述第二p型氮化物层的掺杂浓度，具体包括三种情况：
[0114]
(1)所述第一n型氮化物层411的掺杂浓度＞所述第二n型氮化物层421的掺杂浓度，所述第一p型氮化物层413与第二p型氮化物层423的掺杂浓度相同；
[0115]
(2)所述第一n型氮化物层411与第二n型氮化物层421的掺杂浓度相同，所述第一p型氮化物层413的掺杂浓度＞所述第二p型氮化物层423的掺杂浓度；
[0116]
(3)所述第一n型氮化物层411的掺杂浓度＞所述第二n型氮化物层421的掺杂浓度，所述第一p型氮化物层413的掺杂浓度＞所述第二p型氮化物层423的掺杂浓度。
[0117]
优选地，所述第一n型氮化物层411的掺杂浓度＞所述第二n型氮化物层421的掺杂浓度；所述第一n型氮化物层411的掺杂浓度较高，形成高的导电外延层，有助于降低第一外延区域的电压，但同时具有相对高的漏电性能和低抗esd性能；所述第二n型氮化物层421的掺杂浓度较低，形成低的导电外延层，增大了第二外延区域的电压的同时，获得了相对低的漏电性能和高的抗esd性能。因此，所述氮化物半导体结构中，第一n型氮化物层与第二n型氮化物层的掺杂浓度的不同带来导电性的差异，进而实现了两个外延区域的性能互补，使所述氮化物半导体结构具有优异的综合光电性能。
[0118]
优选地，如图2所示，所述第二n型氮化物层421包括第一n型子层4211和第二n型子层4212，所述第一n型子层4211位于靠近衬底10的一侧；所述第一n型子层4211的导电性＞所述第二n型子层4212的导电性。
[0119]
优选地，所述第一n型子层4211和第二n型子层4212的导电性差异通过掺杂浓度的差异来实现，即第一n型子层4211的掺杂浓度＞第二n型子层的掺杂浓度4212。
[0120]
在所述第一n型氮化物层411通过高掺杂形成高的导电外延层、降低了第一外延区域的电压的基础上，具有低掺杂的第二n型氮化物层421包括掺杂浓度不同的第一n型子层和第二n型子层，所述第二n型子层4212更低的掺杂浓度形成相对高的电阻，对第一n型子层4211注入的电子具有好的扩散作用，提高电子对氮化物发光层注入的均匀性，进而提高氮化物半导体芯片的亮度，降低了大电流下的效率骤降效应，实现优异的综合光电性能。
[0121]
优选地，所述第一n型氮化物层411的厚度为0.5-2.5μm，例如0.7μm、0.9μm、1μm、1.2μm、1.5μm、1.8μm、2μm、2.2μm或2.4μm等。
[0122]
优选地，所述第一n型氮化物层411的掺杂浓度为1
×
10
19-8
×
10
19
cm-3
，例如1
×
10
19
cm-3
、1.5
×
10
19
cm-3
、2
×
10
19
cm-3
、2.5
×
10
19
cm-3
、3
×
10
19
cm-3
、3.5
×
10
19
cm-3
、4
×
10
19
cm-3
、4.5
×
10
19
cm-3
、5
×
10
19
cm-3
、5.5
×
10
19
cm-3
、6
×
10
19
cm-3
、6.5
×
10
19
cm-3
、7
×
10
19
cm-3
或7.5
×
10
19
cm-3
等。
[0123]
优选地，所述第二n型氮化物层421不分子层(即掺杂浓度相同的一层结构)，其掺杂浓度为5
×
10
18-5
×
10
19
cm-3
，例如5.5
×
10
18
cm-3
、6
×
10
18
cm-3
、6.5
×
10
18
cm-3
、7
×
10
18
cm-3
、7.5
×
10
18
cm-3
、8
×
10
18
cm-3
、8.5
×
10
18
cm-3
、9
×
10
18
cm-3
、9.5
×
10
18
cm-3
、1
×
10
19
cm-3
、3
×
10
19
cm-3
或4
×
10
19
cm-3
等；厚度为0.5-2.5μm，例如0.7μm、0.9μm、1μm、1.2μm、1.5μm、1.8μm、2μm、2.2μm或2.4μm等。
[0124]
优选地，所述第二n型氮化物层421包括第一n型子层4211和第二n型子层4212，所述第一n型子层4211的掺杂浓度为5
×
10
18-5
×
10
19
cm-3
，例如5.5
×
10
18
cm-3
、6
×
10
18
cm-3
、6.5
×
10
18
cm-3
、7
×
10
18
cm-3
、7.5
×
10
18
cm-3
、8
×
10
18
cm-3
、8.5
×
10
18
cm-3
、9
×
10
18
cm-3
、9.5
×
10
18
cm-3
、1
×
10
19
cm-3
、3
×
10
19
cm-3
或4
×
10
19
cm-3
等；厚度为0.3-2μm，例如可以为0.4μm、0.5μm、0.7μm、0.9μm、1μm、1.2μm、1.5μm或1.8μm等。
[0125]
优选地，所述第二n型子层4212的掺杂浓度为1
×
10
17-5
×
10
18
cm-3
，例如2
×
10
17
cm-3
、3
×
10
17
cm-3
、5
×
10
17
cm-3
、7
×
10
17
cm-3
、9
×
10
17
cm-3
、1
×
10
18
cm-3
、2
×
10
18
cm-3
或4
×
10
18
cm-3
等；厚度为0.2-0.5μm，例如可以为0.25μm、0.3μm、0.35μm、0.4μm或0.45μm等。
[0126]
优选地，所述第一p型氮化物层413的掺杂浓度＞所述第二p型氮化物层423的掺杂浓度，所述第一p型氮化物层413的掺杂浓度较高，形成高导电的外延层，能够降低半氮化物半导体芯片的电压，但是p型氮化物随着掺杂浓度增加，在较高的掺杂剂会吸收氮化物发光层射向p型氮化物层中的光线，降低了半导体器件的亮度，同时高的掺杂在p型氮化物层中形成的高缺陷，极大地降低漏电和esd性能；所述第二p型氮化物层423的掺杂浓度较低，形成低导电的外延层，有助于降低氮化物发光层射向p型氮化物层重的光线吸收，同时低的掺杂降低了掺杂剂向氮化物发光层中扩散，提高了氮化物发光层的晶体质量，可以获得高的氮化物半导体芯片的亮度，此外，在低的掺杂形成相对低的导电外延层，可以形成p型氮化物中空穴的横向扩散，提高了空穴注入的均匀性，低的掺杂降低了p型氮化物层中形成的缺陷，有效提高漏电和esd性能。第一p型氮化物层与第二p型氮化物层的掺杂浓度的不同使其
具有导电性的差异，进而实现了两个外延区域的性能互补，使所述氮化物半导体结构具有优异的综合光电性能。
[0127]
优选地，如图3所示，所述第二p型氮化物层423包括第一p型子层4231和第二p型子层4232，所述第一p型子层4231位于靠近衬底10的一侧；所述第一p型子层4231的导电性＞所述第二p型子层4232的导电性。
[0128]
优选地，所述第一p型子层4231和第二p型子层4232的导电性差异通过掺杂浓度的差异来实现，所述第一p型子层4231的掺杂浓度＞所述第二p型子层4232的掺杂浓度。
[0129]
在第一p型氮化物层413通过高掺杂形成高导电的外延层的基础上，具有低掺杂的第二p型氮化物层423包括掺杂浓度不同的第一p型子层4231和第二p型子层4232，从而使第一p型子层4231和第二p型子层4232具有不同的空穴浓度，形成空穴浓度梯度，进一步提高空穴注入浓度和均匀性，有利于提高亮度和esd性能。
[0130]
优选地，所述第一p型氮化物层413的厚度为100-300nm，例如120nm、150nm、180nm、200nm、220nm、250nm或280nm等。
[0131]
优选地，所述第一p型氮化物层413的掺杂浓度为1
×
10
20-1
×
10
21
cm-3
，例如2
×
10
20
cm-3
、3
×
10
20
cm-3
、4
×
10
20
cm-3
、5
×
10
20
cm-3
、6
×
10
20
cm-3
、7
×
10
20
cm-3
、8
×
10
20
cm-3
或9
×
10
20
cm-3
等。
[0132]
优选地，所述第二p型氮化物层423的厚度为100-300nm，例如120nm、150nm、180nm、200nm、220nm、250nm或280nm等。
[0133]
优选地，所述第二p型氮化物层423不分子层(即掺杂浓度相同的一层结构)，其掺杂浓度为1
×
10
19-5
×
10
20
cm-3
，例如可以为2
×
10
19
cm-3
、5
×
10
19
cm-3
、7
×
10
19
cm-3
、9
×
10
19
cm-3
、1
×
10
20
cm-3
、2
×
10
20
cm-3
、3
×
10
20
cm-3
或4
×
10
20
cm-3
等。
[0134]
优选地，所述第二p型氮化物层423包括第一p型子层4231和第二p型子层4232；所述第一p型子层4231的掺杂浓度为8
×
10
19-5
×
10
20
cm-3
，例如9
×
10
19
cm-3
、1
×
10
20
cm-3
、1.5
×
10
20
cm-3
、2
×
10
20
cm-3
、2.5
×
10
20
cm-3
、3
×
10
20
cm-3
、3.5
×
10
20
cm-3
、4
×
10
20
cm-3
或4.5
×
10
20
cm-3
等；厚度为20-50nm，例如22nm、25nm、28nm、30nm、32nm、35nm、38nm、40nm、42nm、45nm或48nm等。
[0135]
优选地，所述第二p型子层4232的掺杂浓度为1
×
10
19-5
×
10
19
cm-3
，例如可以为1.5
×
10
19
cm-3
、2
×
10
19
cm-3
、2.5
×
10
19
cm-3
、3
×
10
19
cm-3
、3.5
×
10
19
cm-3
、4
×
10
19
cm-3
或4.5
×
10
19
cm-3
等；厚度为80-250nm，例如可以为90nm、100nm、110nm、130nm、150nm、170nm、190nm、200nm、220nm或240nm等。
[0136]
优选地，如图4所示，所述第二n型氮化物层421包括第一n型子层4211和第二n型子层4212，所述第二p型氮化物层423包括第一p型子层4231和第二p型子层4232；图4中各个子层的厚度、掺杂浓度具有与前述相同的范围。
[0137]
优选地，图1-图4中，所述第一氮化物发光层412、第二氮化物发光层422各自独立地包括交替设置的氮化物量子阱层和氮化物量子垒层。以层叠的1个氮化物量子阱层和1个氮化物量子垒层为一个周期，所述交替设置的重复周期优选为3-15，例如可以为3、4、5、6、7、8、9、10、11、12、13、14或15。
[0138]
优选地，所述第一氮化物发光层412、第二氮化物发光层422的厚度各自独立地为15-200nm，例如可以为20nm、30nm、50nm、70nm、90nm、100nm、110nm、130nm、150nm、170nm或
190nm等。
[0139]
优选地，所述第一外延区域40a在衬底10上的投影面积与所述第二外延区域40b在衬底10上的投影面积的比为1:(4-10)，例如1:4.5、1:5、1:5.5、1:6、1:6.5、1:7、1:7.5、1:8、1:8.5、1:9或1:9.5等。即所述第一外延区域的面积小于第二外延区域的面积，二者的比优选为1:4-1:10，能够使所述氮化物半导体结构的综合光电性能达到更加完善的状态。如果第一外延区域的面积过小，则差异化的光电性能互补效果不明显，无法凸显互补效果；如果第一外延区域的面积过大，则会造成差异化的光电性能互补效果比重过大，使综合光电性能偏低，总之都无法获得综合性能优良的氮化物半导体芯片。
[0140]
优选地，所述第一外延区域40a与第二外延区域40b并排设置或环绕设置；其中，所述并排设置的结构示意图如图1-图4所示。
[0141]
所述环绕设置的结构示意图如图5-图6所示，图5中，所述第二外延区域40b环绕设置于所述第一外延区域40a的周围；图6中，所述第一外延区域40a环绕设置于第二外延区域40b的周围。图5和图6，各层的材料和结构设置具有前述图1-图4中相同的范围。
[0142]
在一个具体实施方式中，所述氮化物半导体结构中的所有氮化物(包括氮化物连接层的氮化物和外延结构的氮化物)各自独立地包括gan、ingan、algan、aln、alingan、alinn或inn中的任意一种或至少两种的组合。
[0143]
本发明中，所述n型氮化物包括si掺杂氮化物，所述p型氮化物包括mg掺杂氮化物。
[0144]
在一个具体实施方式中，如图7a-图7d所示，所述氮化物半导体结构的制备方法包括如下步骤：
[0145]
(1)如图7a所示，在衬底10上生长第一掩膜介质层，刻蚀，得到由掩膜结构单元201组成的阵列；
[0146]
(2)如图7b所示，在相邻的掩膜结构单元201之间填入填充介质后，生长氮化物连接层30，然后去除填充介质；
[0147]
(3)如图7c所示，在步骤(2)得到的氮化物连接层30上生长第二掩膜介质层50；
[0148]
(4)如图7d所示，将步骤(3)得到的第二掩膜介质层50部分刻蚀，在刻蚀后露出的氮化物连接层上依次生长第一n型氮化物层411、第一氮化物发光层412和第一p型氮化物层413，形成第一外延区域；
[0149]
将第二掩膜介质层50的剩余区域刻蚀，在刻蚀后露出的氮化物连接层上依次生长第二n型氮化物层421、第二氮化物发光层422和第二p型氮化物层423，形成第二外延区域，得到图1所示的氮化物半导体结构。
[0150]
优选地，所述刻蚀的方法为光刻刻蚀。
[0151]
优选地，步骤(2)所述填充介质与掩膜结构单元的材料不同，所述填充介质的抗腐蚀性能＜所述掩膜结构单元的抗腐蚀性能。
[0152]
优选地，所述填料介质的材料为光刻胶。
[0153]
如图8所示，本发明提供一种氮化物半导体芯片，包括如第一方面所述的氮化物半导体结构、n型电极60和p型电极70，所述n型电极60和p型电极70位于衬底10的同侧。
[0154]
在一个具体实施方式中，所述氮化物半导体芯片的制备方法包括：通过干法刻蚀裸露出部分氮化物连接层底部30，分别在氮化物连接层底部30上制备n型电极60，在第一p型氮化物层413和第二p型氮化物层423上制备p型电极70，形成n型电极和p型电极在衬底同
侧的氮化物半导体芯片。
[0155]
如图9所示，所述氮化物半导体芯片包括前述氮化物半导体结构、n型电极60和p型电极70，所述n型电极60和p型电极70位于衬底10的同侧；所述氮化物半导体结构中，第二外延区域40b环绕设置与第一外延区域40a的周围。
[0156]
如图10所示，本发明提供一种垂直氮化物半导体芯片，其中的n型电极和p型电极位于终端衬底的不同侧，通过如前所述的氮化物半导体结构制备而成。所述垂直氮化物半导体芯片包括依次设置的n型电极60、终端衬底80、半导体材料层和p型电极70；所述半导体材料层为所述氮化物半导体结构中的氮化物连接层30和外延结构40。
[0157]
在一个具体实施方式中，所述垂直氮化物半导体芯片的制备方法如下：采用湿法腐蚀移除掩膜结构单元201和掩膜层20，将氮化物连接层30转移到终端衬底80上，然后在第一p型氮化物层413和第二p型氮化物层423上制备p型电极70，在终端衬底80上形成n型电极60，得到n型电极和p型电极位于终端衬底不同侧的氮化物半导体芯片。
[0158]
以下结合具体的实施例来阐述本发明提供的氮化物半导体结构及其制备方法。
[0159]
实施例1
[0160]
一种氮化物半导体结构及其制备方法，所述氮化物半导体结构的结构示意图如图1所示，包括依次设置的衬底10(蓝宝石衬底)、掩膜层20、氮化物连接层30(即n型gan连接层30，si掺杂gan)和外延结构40；所述掩膜层20包括由多个掩膜结构单元201(sio2)组成的阵列，相邻的两个掩膜结构单元201之间相互独立、不发生连接；所述外延结构包括第一外延区域40a和第二外延区域40b，第一外延区域40a和第二外延区域40b在衬底10上的投影面积比(即面积比)为1:6。
[0161]
所述第一外延区域40a包括依次设置的第一n型氮化物层411(即第一n型gan层411，si掺杂gan)、第一氮化物发光层412(gan/ingan量子阱发光层)和第一p型氮化物层413(即第一p型gan层413，mg掺杂gan)；所述第一n型氮化物层411位于靠近衬底10的一侧。所述第二外延区域40b包括依次设置的第二n型氮化物层421(即第二n型gan层421，si掺杂gan)、第二氮化物发光层422(gan/ingan量子阱发光层)和第二p型氮化物层423(即第二p型gan层423，mg掺杂gan)；所述第二n型氮化物层421位于靠近衬底10的一侧。所述第一n型氮化物层411的导电性(掺杂浓度)＞所述第二n型氮化物层421的导电性(掺杂浓度)，所述第一p型氮化物层413的导电性(掺杂浓度)＞所述第二p型氮化物层423的导电性(掺杂浓度)。
[0162]
所述氮化物半导体结构的制备方法包括如下步骤，制备过程如图7a-图7d所示：
[0163]
(1)如图7a所示，提供蓝宝石衬底，将其置于pecvd(plasma enhanced chemical vapor deposition，等离子体增强化学气相沉积)设备的反应腔中，在温度400℃、压力3.5torr，通入sih4和no2，在衬底10上生长一层厚度为1.5μm的sio2第一掩膜介质层，采用光刻技术对sio2第一掩膜介质层进行刻蚀，得到由掩膜结构单元201组成的阵列，相邻的掩膜结构单元201之间具有掩膜空隙；
[0164]
(2)如图7b所示，在相邻的掩膜结构单元201之间填入填充介质(光刻胶)后，采用mocvd技术在掩膜结构单元201和光刻胶填充介质上生长厚度为2.5μm的n型gan连接层30，n型掺杂浓度5
×
10
18
cm-3
，然后去除填充介质，其中n型gan连接层30生长温度1085℃，生长压力150torr，生长氛围h2；
[0165]
(3)如图7c所示，在步骤(2)得到的n型gan连接层30上生长厚度为2μm的sio2第二
掩膜介质层50，工艺与步骤(1)相同；
[0166]
(4)如图7d所示，采用光刻技术将步骤(3)得到的第二掩膜介质层50部分刻蚀，采用mocvd技术在刻蚀后露出的n型gan连接层30上依次生长厚度为2μm的第一n型gan层411、厚度为105nm的第一氮化物发光层412和厚度为150nm的第一p型gan层413，形成第一外延区域；
[0167]
其中，第一n型氮化物层411的掺杂浓度为2
×
10
19
cm-3
，生长温度1095℃，生长压力200torr，生长氛围h2；
[0168]
第一氮化物发光层412为周期性重复7个周期的ingan量子阱层和gan量子垒层，ingan量子阱层厚度3nm，生长温度760℃，生长压力400torr，生长氛围n2，gan量子垒层厚度12nm，生长温度880℃，生长压力400torr，生长氛围h2；
[0169]
第一p型氮化物层413的掺杂浓度为2
×
10
20
cm-3
，生长温度980℃，生长压力600torr，生长氛围h2；
[0170]
(5)采用光刻技术将第二掩膜介质层50的剩余区域刻蚀，采用mocvd技术在刻蚀后露出的氮化物连接层30上依次生长厚度为2μm的第二n型gan层421、厚度为105nm的第二氮化物发光层422和厚度为150nm的第二p型gan层423，形成第二外延区域，得到图1所示的氮化物半导体结构；
[0171]
其中，第二n型gan层421的掺杂浓度为8
×
10
18
cm-3
，生长温度1095℃，生长压力200torr，生长氛围h2；
[0172]
第二氮化物发光层422为周期性重复7个周期的ingan量子阱层和gan量子垒层，ingan量子阱层厚度3nm，生长温度760℃，生长压力400torr，生长氛围n2，gan量子垒层厚度12nm，生长温度880℃，生长压力400torr，生长氛围h2；
[0173]
第二p型氮化物层423的掺杂浓度为2
×
10
20
cm-3
，生长温度980℃，生长压力400torr，生长氛围h2。
[0174]
实施例2
[0175]
一种氮化物半导体结构及其制备方法，所述氮化物半导体结构的结构示意图如图2所示，其与实施例1的区别仅在于，所述第二n型gan层421包括第一n型gan子层4211和第二n型gan子层4212，所述第一n型gan子层4211位于靠近衬底10的一侧；所述第一n型gan子层4211的掺杂浓度为8
×
10
18
cm-3
，厚度为1.2μm；所述第二n型gan子层4212的掺杂浓度为2
×
10
17
cm-3
，厚度为0.3μm；其他结构、材料及制备方法均与实施例1相同。
[0176]
实施例3
[0177]
一种氮化物半导体结构及其制备方法，所述氮化物半导体结构的结构示意图如图3所示，其与实施例1的区别仅在于，所述第二p型gan层423包括第一p型gan子层4231和第二p型gan子层4232，所述第一p型gan子层4231位于靠近衬底10的一侧；所述第一p型gan子层4231的掺杂浓度为1
×
10
20
cm-3
，厚度为25nm；所述第二p型gan子层4232的掺杂浓度为3
×
10
19
cm-3
，厚度为125nm；其他结构、材料及制备方法均与实施例1相同。
[0178]
实施例4
[0179]
一种氮化物半导体结构及其制备方法，所述氮化物半导体结构的结构示意图如图4所示，其与实施例1的区别仅在于：
[0180]
所述第二n型gan层421包括第一n型gan子层4211和第二n型gan子层4212，所述第
一n型gan子层4211位于靠近衬底10的一侧；所述第一n型gan子层4211的掺杂浓度为8
×
10
18
cm-3
，厚度为1.2μm；所述第二n型gan子层4212的掺杂浓度为2
×
10
17
cm-3
，厚度为0.3μm；
[0181]
所述第二p型gan层423包括第一p型gan子层4231和第二p型gan子层4232，所述第一p型gan子层4231位于靠近衬底10的一侧；所述第一p型gan子层4231的掺杂浓度为1
×
10
20
cm-3
，厚度为25nm；所述第二p型gan子层4232的掺杂浓度为3
×
10
19
cm-3
，厚度为125nm；
[0182]
其他结构、材料及制备方法均与实施例1相同。
[0183]
实施例5
[0184]
一种氮化物半导体结构及其制备方法，所述氮化物半导体结构的结构示意图如图1所示，其制备方法与实施例1的区别仅在于，第一p型氮化物层413的掺杂浓度为5
×
10
20
cm-3
，其他结构、材料及制备方法均与实施例1相同。
[0185]
实施例6
[0186]
一种氮化物半导体结构及其制备方法，所述氮化物半导体结构的结构示意图如图1所示，其制备方法与实施例1的区别仅在于，第一n型氮化物层411的掺杂浓度为8
×
10
19
cm-3
，第一p型氮化物层413的掺杂浓度为5
×
10
20
cm-3
，其他结构、材料及制备方法均与实施例1相同。
[0187]
对比例1
[0188]
一种氮化物半导体结构，其与实施例1的区别仅在于，所述第一n型gan层411与第二n型gan层421的掺杂浓度(导电性)相同，掺杂浓度均为8
×
10
18
cm-3
；第一p型gan层413与第二p型gan层423的掺杂浓度(导电性)相同，掺杂浓度均为2
×
10
20
cm-3
。所述氮化物半导体结构的制备方法中，无需进行步骤(3)设置第二掩膜介质层50的过程，直接在氮化物连接层30上采用mocvd技术生长相同的n型氮化物层、氮化物发光层和p型氮化物层；其他结构和材料均与实施例1相同。
[0189]
对比例2
[0190]
一种氮化物半导体结构，其与实施例1的区别仅在于，所述第一n型gan层411与第二n型gan层421的掺杂浓度(导电性)相同，掺杂浓度均为2
×
10
19
cm-3
；第一p型gan层413与第二p型gan层423的掺杂浓度(导电性)相同，掺杂浓度均为2
×
10
20
cm-3
。所述氮化物半导体结构的制备方法中，无需进行步骤(3)设置第二掩膜介质层50的过程，直接在氮化物连接层30上采用mocvd技术生长相同的n型氮化物层、氮化物发光层和p型氮化物层；其他结构和材料均与实施例1相同。
[0191]
对比例3
[0192]
一种氮化物半导体结构，其与实施例1的区别仅在于，第一外延区域40a和第二外延区域40b的面积比为1:2；其他结构和材料均与实施例1相同。
[0193]
性能测试：
[0194]
将实施例1-6、对比例1-3提供的氮化物半导体结构采用光致发光pl测试主波长wld、波长均匀性std和翘曲bow值，然后相同的工艺对其制作加工成led器件，抽取20颗芯粒进行测试，采用led芯片探针测试设备在2ma电流下测试亮度(lop)和电压(vf)，在反向电压15v条件下测试漏电，得到ir良率；在反向击穿电压2000v条件下测试esd性能，得到esd良率，数据如下表1所示：
[0195]
表1
[0196][0197]
根据表1的性能测试结果可知，与对比例1-2中不做分区的氮化物半导体结构相比，本发明实施例1-6中，通过具有不同导电性能的第一外延区域和第二外延区域的设置，利用第一n型氮化物层和/或第一p型氮化物层的高导电性能补偿了外延结构的电压，使氮化物半导体结构的性能互补，从而获得优良的综合光电性能，进而得到综合性能优异、大尺寸外延的半导体芯片，具有较低的电压、更高的亮度、漏电ir良率和esd良率。
[0198]
对比例3采用较大的第一区域面积40a和第二外延区域40b面积比(1:2)，第一区域面积40a的面积较大，导致差异化的光电性能互补效果比重过大，虽然电压降低，但亮度、漏电和esd性能劣化，造成综合光电性能偏低，无法获得综合性能优良的氮化物半导体芯片。
[0199]
此外，从表1的数据还可以看出：本发明实施例1-6的外延结构bow值均小于80μm，产业界一般在100-110μm，本发明的翘曲程度明显较低，可能原因在于，本发明中的第一外延区域和第二外延区域通过两次生长得到，相当于在外延衬底上分区域外延生长，单个外延区域面积较小，从而降低了外延生长应力，这非常有利于实现发光均匀性要求更高的micro-led外延片。
[0200]
申请人声明，本发明通过上述实施例来说明本发明的氮化物半导体结构及其制备方法和应用，但本发明并不局限于上述工艺步骤，即不意味着本发明必须依赖上述工艺步骤才能实施。所属技术领域的技术人员应该明了，对本发明的任何改进，对本发明所选用原料的等效替换及辅助成分的添加、具体方式的选择等，均落在本发明的保护范围和公开范围之内。