一种半导体外延结构及其制备方法和应用与流程

本发明属于半导体，具体涉及一种半导体外延结构及其制备方法和应用。

背景技术：

1、氮化镓(gan)具有禁带宽度大、热导率高、耐高温、抗辐射、耐酸碱、高强度和高硬度等特性，是研究者目前最感兴趣的半导体材料之一。近年来，宽带隙gan单晶材料可应用于制备高频、高功率、耐高温的微电子器件，实现发光波长覆盖整个可见光波段的光电子器件，在航空航天军事领域以及日常照明与显示等商业领域具有巨大的应用前景。

2、目前较成熟的制备gan基半导体材料的氢化物气相外延(hydride vapor phaseepitaxy，hvpe)和金属有机物化学气相沉积(metal-organic chemical vapordeposition，mocvd)外延都是异质衬底上生长的外延技术，常见的衬底材料包括蓝宝石、sic、si等。由于衬底材料与gan外延材料的晶格失配及热膨胀系数不匹配，导致外延生长的gan晶体材料位错密度较高，应力较大，存在高密度的缺陷，容易出现翘曲裂纹等现象，影响器件的工作效率及寿命，制约了其在半导体电子领域中的应用。另外，随着半导体照明与显示等市场发展，衬底需求越来越转向更大尺寸，大尺寸异质衬底上外延层中高的残留应力对材料生长提出更大的困难与挑战。

3、图形化衬底技术能够在一定程度上解决衬底材料与gan外延层的晶格常数和热膨胀系数的失配问题，即在异质衬底表面制作微结构图形，图形的存在有利于gan外延层中的应力弛豫，能够抑制外延材料生长过程中向上延伸的位错，提高器件的内量子效率；同时，图形化衬底能够适当增加led器件光线的出光效率，提高了光提取效率。目前，图形化蓝宝石衬底(patterned sapphire substrate，pss)已取得了较为广泛的应用，但随着半导体光电技术的发展，人们发现，图形化蓝宝石衬底提供的图形阵列对外延层生长应力的缓解能力十分有限，图形化蓝宝石衬底与氮化镓仍存在晶格失配大的问题，因而限制了器件效率的进一步提升。

4、对加工工艺进行控制也有助于改善外延层can晶体质量，目前在蓝宝石衬底上生长gan材料通过mocvd设备的广义“两步生长法”进行，第一步在低温(500-600℃)条件下于衬底上生长一层低温缓冲层，通常采用的缓冲层材料为gan，也可采用aln或algan；第二步升高温度，在高温条件下(1000-1100℃)生长高温氮化镓层。虽然通过工艺控制能够获得良好的晶体质量，但晶体材料对生长条件的依赖性高，对实际的生产条件、设备精度、源物料等都提出了严苛的要求。而且，单纯采用工艺参数优化生长gan的方法很难进一步减少材料中位错缺陷的密度，也难以对残余应力进行释放，不能很好地满足gan基半导体材料的应用需求。

5、因此，开发具有更高质量的氮化物外延层及其制备方法，以满足光电器件的高性能发展需求，仍然是本领域的研究重点。

技术实现思路

1、针对现有技术的不足，本发明的目的在于提供一种半导体外延结构及其制备方法和应用，通过衬底与氮化物外延层之间的掩膜结构的设计，能够有效实现位错的自我湮灭，避免位错向外延层中延伸，降低穿透位错的分布，并释放残余应力，使所述半导体外延结构具有优异的晶体材料质量，可适用大尺寸衬底外延生长，并能改善器件的漏电流、发光效率和耐压特性。

2、为达到此发明目的，本发明采用以下技术方案：

3、第一方面，本发明提供一种半导体外延结构，所述半导体外延结构包括依次设置的衬底、掩膜结构和氮化物外延层；

4、所述掩膜结构包括由掩膜结构单元组成的阵列，每个所述掩膜结构单元包括第一掩膜单元和第二掩膜单元，所述第一掩膜单元与衬底相连接；

5、任意相邻的两个所述第一掩膜单元之间的间距为l1，任意相邻的两个所述第二掩膜单元之间的间距为l2，l1＞l2；

6、任意相邻的两个所述第一掩膜单元之间设有第一填充结构，所述第一填充结构的宽度＜l1；任意相邻的两个所述第二掩膜单元之间设有第二填充结构。

7、本发明提供的半导体外延结构中，所述衬底和氮化物外延层之间设置特定的掩膜结构，所述掩膜结构包括由多个掩膜结构单元组成的阵列，阵列中任意相邻的两个掩膜结构单元之间相互独立、不发生连接。每个所述掩膜结构单元包括与衬底连接的第一掩膜单元和与氮化物外延层连接的第二掩膜单元，任意相邻的两个所述第一掩膜单元之间的间距＞任意相邻的两个所述第二掩膜单元之间的间距，即l1＞l2；同时，相邻的两个第一掩膜单元之间设有第一填充结构，所述第一填充结构的宽度＜l1，使第一掩膜单元与第一填充结构之间存在空隙，相邻的两个第二掩膜单元之间设有第二填充结构。

8、本发明中，通过掩膜结构的结构设计，尤其通过不同的间距l1、l2以及第一掩膜单元与第一填充结构之间的空隙设计，使得氮化物外延层中的位错在相邻的掩膜结构单元之间实现转向，极大地促使位错充分转弯，达到位错自我湮灭，降低位错向外延生长层中延伸，降低穿透位错的分布，从而可以提高器件漏电流和发光效率。而且，通过掩膜结构中的空隙设计(第一填充结构的宽度＜l1)可以有效释放衬底和氮化物外延层之间的应力，降低氮化物外延层中的应力，降低翘曲，实现高质量大尺寸(例如6寸)衬底异质外延片的制备，且所述掩膜结构可以提高器件的发光效率和耐压特性，拓宽了半导体外延结构及包含其的半导体外延片在微电子领域中的应用。

9、本发明研究发现，在异质外延生长过程中，位错主要起源于衬底和外延材料界面，所以衬底和外延材料的接触面积越大，在生长过程中就有更多的外错向上延伸，本发明中第一掩膜单元之间不完全填充，还可以降低衬底和氮化物层的接触面积，进一步降低了位错延伸几率，而且，第二掩膜单元尺寸相对较大，第二填充氮化物层之间形成大的间隙，在氮化物外延层生长过程中较大的间隙延长了氮化物外延层生长合并的速率，使得位错由足够的时间发生转向湮灭，从而更好地实现晶体质量的改善。

10、优选地，所述衬底包括蓝宝石衬底、硅衬底、碳化硅衬底、氧化镓衬底、氧化锌衬底或金刚石衬底中的任意一种。

11、优选地，所述掩膜结构单元的材料包括氮化物、氧化物、金属或有机物中的任意一种或至少两种的组合，进一步优选氮化物和/或氧化物。

12、优选地，所述掩膜结构单元的材料包括gan、aln、gan、ingan、algan、alingan、alinn、inn、al2o3、sio2、si3n4、ga2o3或zno中的任意一种或至少两种的组合，进一步优选sio2。

13、优选地，所述第一掩膜单元、第二掩膜单元的高度各自独立地为1-3μm，例如可以为1.1μm、1.3μm、1.5μm、1.7μm、1.9μm、2μm、2.1μm、2.3μm、2.5μm、2.7μm或2.9μm，以及上述点值之间的具体点值，限于篇幅及出于简明的考虑，本发明不再穷尽列举所述范围包括的具体点值。

14、优选地，所述第一掩膜单元、第二掩膜单元的宽度各自独立地为1-6μm，例如可以为1.5μm、2μm、2.5μm、3μm、3.5μm、4μm、4.5μm、5μm或5.5μm，以及上述点值之间的具体点值，限于篇幅及出于简明的考虑，本发明不再穷尽列举所述范围包括的具体点值。

15、优选地，所述第一掩膜单元的宽度＜所述第二掩膜单元的宽度。

16、优选地，所述第一掩膜单元和第二掩膜单元的截面为矩形。所述“截面”意指与衬底所在的平面相垂直的面。

17、优选地，所述l1、l2各自独立地为0.1-2μm，例如可以为0.3μm、0.5μm、0.7μm、0.9μm、1μm、1.2μm、1.5μm、1.8μm、2μm、2.2μm、2.5μm或2.8μm，以及上述点值之间的具体点值，限于篇幅及出于简明的考虑，本发明不再穷尽列举所述范围包括的具体点值。

18、优选地，所述l1与l2的比为(2-10):1，例如可以为2.5:1、3:1、3.5:1、4:1、4.5:1、5:1、5.5:1、6:1、6.5:1、7:1、7.5:1、8:1、8.5:1、9:1或9.5:1等。

19、优选地，所述第一填充结构、第二填充结构的材料各自独立地为氮化物。

20、优选地，所述第一填充结构、第二填充结构的材料包括gan、ingan、algan、aln、alingan、alinn或inn中的任意一种或至少两种的组合。

21、优选地，所述第一填充结构和第二填充结构的材料为相同种类的氮化物；进一步优选地，所述第一填充结构、第二填充结构和氮化物外延层的材料为相同种类的氮化物。

22、优选地，所述第一填充结构的宽度与l1的比≥0.75:1，即第一填充结构的宽度与l1的比可以为0.76:1、0.78:1、0.8:1、0.82:1、0.85:1、0.88:1、0.9:1、0.92:1、0.95:1或0.98:1等。

23、优选地，所述第一填充结构的宽度与l1的比随着衬底尺寸增大或者氮化物外延层厚度增大而减小，即所述第一填充结构与第一掩膜单元的侧壁之间的空隙直径随着衬底尺寸增大或者氮化物外延层厚度增大而增大。依据实际应用的具体场景，所述空隙可以根据实际需求设置成大小不等和/或均匀间隔分布的空隙，还可以设置成随着远离外延结构中心距离增大空隙宽度逐渐增大或减小。

24、优选地，所述第二填充结构的宽度等于l2。

25、优选地，所述氮化物外延层的氮化物包括gan、ingan、algan、aln、alingan、alinn或inn中的任意一种或至少两种的组合。

26、优选地，所述氮化物外延层的氮化物为n型掺杂氮化物或p型掺杂氮化物。

27、优选地，所述n型掺杂氮化物包括si掺杂氮化物。

28、优选地，所述p型掺杂氮化物包括mg掺杂氮化物。

29、优选地，所述氮化物外延层的厚度为2-20μm，例如可以为3μm、5μm、7μm、9μm、10μm、11μm、13μm、15μm、17μm或19μm，以及上述点值之间的具体点值，限于篇幅及出于简明的考虑，本发明不再穷尽列举所述范围包括的具体点值。

30、第二方面，本发明提供一种如第一方面所述的半导体外延结构的制备方法，所述制备方法包括如下步骤：

31、(1)在衬底上生长第一掩膜层，刻蚀，得到第一掩膜单元；

32、(2)在步骤(1)得到的第一掩膜单元之间填充保护物质后，生长第二掩膜层，刻蚀，得到第二掩膜单元；去除所述保护物质，得到由掩膜结构单元组成的阵列；

33、(3)在步骤(2)得到的阵列上进行第一外延生长，得到第一填充结构，而后进行第二外延生长，得到第二填充结构；所述第一外延生长的v/iii比＜所述第二外延生长的v/iii比；

34、(4)在所述第二填充结构和第二掩膜单元的远离衬底一侧生长氮化物外延层，得到所述半导体外延结构。

35、本发明中，术语“v/iii比”意指(mocvd设备)生长腔中v族元素源与iii族元素源的摩尔流量比。

36、本发明提供的半导体外延结构的制备方法中，首先通过生长-刻蚀的方法得到掩膜结构单元组成的阵列，所述掩膜结构单元包括第一掩膜单元和第二掩膜单元，相邻的两个第一掩膜单元的间距＞相邻的两个第二掩膜单元的间距。然后依次进行第一外延生长和第二外延生长，在相邻的第一掩膜单元之间、相邻的第二掩膜单元之间设置第一填充结构和第二填充结构。所述第一外延生长在低v/iii比的条件下进行，具有更快的纵向生长比例，使得第一填充材料以较快的生长速度填充第一掩膜单元之间的纵向高度，并且在第一填充结构和第一掩膜单元的侧壁形成侧壁空隙；所述第二外延生长在高v/iii比的条件下进行，可以有更快的横向生长比例，使得第二填充材料以尽快的长速填充第二掩膜单元之间的横向宽度，使第二填充结构与第二掩膜单元的侧壁无空隙。完成第二填充结构的生长后，采用mocvd外延生长技术生长氮化物外延层，得到述半导体外延结构。

37、优选地，步骤(1)所述刻蚀的方法为光刻刻蚀。

38、优选地，步骤(2)所述保护物质为光刻胶。

39、优选地，步骤(2)所述刻蚀的方法为光刻刻蚀。

40、优选地，步骤(3)所述第一外延生长的v/iii比为500-1000，例如可以为550、600、650、700、750、800、850、900或950，以及上述点值之间的具体点值，限于篇幅及出于简明的考虑，本发明不再穷尽列举所述范围包括的具体点值。

41、优选地，步骤(3)所述第一外延生长的温度为950-1020℃，例如可以为960℃、970℃、980℃、990℃、1000℃或1010℃，以及上述点值之间的具体点值，限于篇幅及出于简明的考虑，本发明不再穷尽列举所述范围包括的具体点值。

42、优选地，步骤(3)所述第二外延生长的v/iii比为2000-8000，例如可以为2500、3000、3500、4000、4500、5000、5500、6000、6500、7000或7500，以及上述点值之间的具体点值，限于篇幅及出于简明的考虑，本发明不再穷尽列举所述范围包括的具体点值。

43、优选地，步骤(3)所述第二外延生长的温度为1050-1150℃，例如可以为1060℃、1070℃、1080℃、1090℃、1100℃、1110℃、1120℃、1130℃或1140℃，以及上述点值之间的具体点值，限于篇幅及出于简明的考虑，本发明不再穷尽列举所述范围包括的具体点值。

44、第三方面，本发明提供一种半导体外延片，所述半导体外延片包括如第一方面所述的半导体外延结构。

45、优选地，所述半导体外延片包括依次设置的所述半导体外延结构、n型氮化物层、氮化物发光层和p型氮化物层，所述半导体外延结构的氮化物外延层位于靠近n型氮化物层的一侧。

46、第四方面，本发明提供一种半导体外延器件，所述半导体外延器件包括如第一方面所述的半导体外延结构、如第二方面所述的半导体外延片中的至少一个。

47、相对于现有技术，本发明具有以下有益效果：

48、本发明提供的半导体外延结构中，通过衬底和氮化物外延层之间的掩膜结构的设计，尤其通过不同的间距l1、l2以及第一掩膜单元与第一填充结构之间的空隙设计，使外延层中的位错在相邻的掩膜结构单元之间实现转向，促使位错充分转弯达到位错自我湮灭，降低位错向外延生长层中延伸，降低穿透位错的分布，显著提升氮化物外延层的晶体质量，具有更低的x射线半峰宽，进而改善器件的漏电流、提高发光效率。同时，所述掩膜结构中的空隙设计能够降低氮化物外延层中的应力，降低翘曲，适用于大尺寸衬底外延生长，进而获得高质量大尺寸的衬底异质外延片。而且，所述掩膜结构的设计能够提高半导体外延结构及包含其的器件的耐压特性，提升击穿电压良率，拓宽了半导体外延结构、半导体外延片在微电子领域中的应用。