抗电磁干扰的超结功率器件及其制造方法与流程

1.本发明属于半导体技术领域，具体地说是抗电磁干扰的超结功率器件及其制造方法。


背景技术：

2.在各种大功率用电设备中需要使用功率金属氧化物半导体场效应晶体管（metal-oxide-semiconductor field-effect transistor，mosfet）。功率设备为了确保耐压而使耗尽层变大，该耗尽层宽度与漂移层浓度成比例关系，随着耐压变高，不得不降低漂移层的浓度。另一方面，如果漂移浓度变低则导通电阻变高，耐压与导通电阻处于权衡的关系。在这样的功率设备中，作为用于改善耐压与导通电阻的权衡的器件结构之一，有超结(super junction)器件结构。该超结器件结构通过在n型外延层形成p型柱与n型柱，能够使n型柱内的n型杂质浓度变高，能够减小导通电阻，像这样通过减小导通电阻，能够缩小芯片面积，降低电容，能够形成开关速度快的功率器件。
3.但是，开关速度与开关时的振铃存在权衡的关系。该开关时的振铃成为导致电磁干扰（electromagnetic interference，emi）噪声等的原因。因此，开关速度越快，则振铃造成的问题就越多。近年来，由于开关速度快的功率器件不断增加，希望对振铃的问题进行改进。


技术实现要素：

4.本发明的目的是克服现有技术中存在的不足，提供抗电磁干扰的超结功率器件及其制造方法。
5.按照本发明提供的技术方案，公开了一种抗电磁干扰的超结功率器件，包括自下而上依次设置的第一导电类型衬底、第一导电类型外延层、绝缘介质层和源极金属，所述第一导电类型衬底接漏极电位，所述第一导电类型外延层设置在第一导电类型衬底和绝缘介质层之间，所述绝缘介质层设置在第一导电类型外延层和源极金属之间，所述绝缘介质层内设有接触孔，所述第一导电类型外延层靠近绝缘介质层的一端设有第一导电类型柱与第二导电类型柱，所述第一导电类型柱与第二导电类型柱间隔设置，所述第二导电类型柱内设有第一导电类型阱区，所述第一导电类型阱区远离绝缘介质层的一侧距离第一导电类型外延层的上表面0.5微米至5微米，所述第一导电类型阱区靠近绝缘介质层的一侧距离第一导电类型外延层的上表面0微米至4.5微米；所述超结功率器件为平面栅超结结构，在第二导电类型柱的顶部设有第二导电类型体区，且所述第二导电类型体区位于所述第一导电类型阱区的上方，所述第二导电类型体区的两侧为第一导电类型柱，在所述第二导电类型体区远离第一导电类型阱区的一端设有第一导电类型源区，在所述第一导电类型外延层与绝缘介质层之间设有栅氧层，且所述栅氧层覆盖在第一导电类型柱的上方、以及除第一导电类型源区以外的第二导电类型体区的上方，在所述栅氧层的上方设有栅极导电多晶硅，所述栅极导电多晶硅设置在栅氧层与
绝缘介质层之间，所述绝缘介质层覆盖栅极导电多晶硅及第一导电类型源区，所述接触孔穿透绝缘介质层和第一导电类型源区进入第二导电类型体区内，所述源极金属通过接触孔与第一导电类型源区和第二导电类型体区欧姆接触；或者，所述超结功率器件为沟槽栅超结结构，在第一导电类型柱的顶部设有第二导电类型体区，所述第二导电类型体区与第二导电类型柱连接，在所述第一导电类型柱的顶部设有栅极沟槽，所述栅极沟槽穿透第一导电类型源区与第二导电类型体区进入第一导电类型柱内，所述栅极沟槽的侧壁与底部设有栅氧层，在所述栅氧层内设有栅极导电多晶硅，在第二导电类型体区的表面设有第一导电类型源区，且所述第一导电类型源区位于栅极沟槽的两侧，所述绝缘介质层覆盖所述第二导电类型体区、第一导电类型源区、栅极沟槽和第二导电类型柱，所述接触孔穿透绝缘介质层和第一导电类型源区进入第二导电类型体区内，所述源极金属通过接触孔与第一导电类型源区和第二导电类型体区欧姆接触。
6.所述第一导电类型阱区的电阻率大于0.5欧姆*厘米。
7.所述第一导电类型阱区的宽度为0.3微米至3微米。
8.所述超结结构为平面栅超结结构时的制造方法，包括以下步骤：步骤一：提供第一导电类型衬底，在所述第一导电类型衬底上生长第一导电类型外延层，然后在第一导电类型外延层上选择性刻蚀出若干等间距的深沟槽，相邻的深沟槽之间的区域为第一导电类型柱；步骤二：在深沟槽内填充满第二导电类型单晶硅，在第一导电类型柱的上表面形成第二导电类型单晶硅层；步骤三：刻蚀去除第一导电类型柱上表面的以及深沟槽上方的第二导电类型单晶硅，保留下深沟槽内的第二导电类型单晶硅柱即第二导电类型柱；步骤四：在所述第二导电类型柱的上表面选择性高能注入第一导电类型杂质，在第二导电类型柱内形成第一导电类型阱区；步骤五：在第二导电类型柱的上方选择性注入第二导电类型杂质，退火后在第二导电类型柱的表面形成第二导电类型体区，然后在第二导电类型体区和第一导电类型柱的上方形成栅氧层，接着在栅氧层的上方淀积导电多晶硅，最后选择性刻蚀去除位于第二导电类型体区中心位置上方的导电多晶硅，留下的导电多晶硅形成栅极导电多晶硅；步骤六：在第二导电类型体区的中心位置与栅极导电多晶硅的上表面注入第一导电类型杂质，激活后在第二导电类型体区中心位置的上表面形成第一导电类型源区；步骤七：在第一导电类型源区与栅极导电多晶硅的上方淀积绝缘介质，形成绝缘介质层，然后在绝缘介质层上选择性刻蚀出接触孔，所述接触孔穿透绝缘介质层与第一导电类型源区，进入第二导电类型体区内；步骤八：在绝缘介质层的上方形成源极金属，所述源极金属填充满接触孔。
9.所述超结结构为沟槽栅超结结构时的制造方法，包括以下步骤：步骤一：提供第一导电类型衬底，在所述第一导电类型衬底上生长第一导电类型外延层，然后在第一导电类型外延层的上表面注入第二导电类型杂质，退火后在第一导电类型外延层的上表面形成第二导电类型体区；步骤二：在第二导电类型体区的上表面选择性刻蚀出若干等间距的深沟槽，所述深沟槽穿透第二导电类型体区进入第一导电类型外延层内，相邻的深沟槽之间的区域为第
一导电类型柱；步骤三：在深沟槽内填充满第二导电类型单晶硅，在第二导电类型体区的上表面形成第二导电类型单晶硅层；步骤四：刻蚀去除第二导电类型体区上表面的以及深沟槽上方的第二导电类型单晶硅，保留下深沟槽内的第二导电类型单晶硅柱即第二导电类型柱；步骤五：在所述第二导电类型柱的上表面选择性高能注入第一导电类型杂质，在第二导电类型柱内形成第一导电类型阱区；步骤六：在第一导电类型柱的顶部的第二导电类型体区的上表面选择性刻蚀出栅极沟槽，所述栅极沟槽穿透第二导电类型体区进入第一导电类型柱内，然后在栅极沟槽的侧壁与底部形成栅氧层，接着在栅氧层的表面淀积导电多晶硅，所述导电多晶硅填充满栅极沟槽，最后刻蚀去除栅极沟槽上方的导电多晶硅，形成栅极导电多晶硅；步骤七：在栅极沟槽两侧的第二导电类型体区的上表面选择性注入第一导电类型杂质，激活后形成第一导电类型源区；步骤八：在第一导电类型源区、第二导电类型体区、第二导电类型柱与栅极沟槽的上方淀积绝缘介质，形成绝缘介质层，然后在绝缘介质层上选择性刻蚀出接触孔，所述接触孔穿透绝缘介质层与第一导电类型源区，进入第二导电类型体区内；步骤九：在绝缘介质层的上方形成源极金属，所述源极金属填充满接触孔。
10.本发明通过在第二导电类型柱内设置第一导电类型阱区，增加了第二导电类型柱中的寄生电阻，该寄生电阻与漏源电容组成的rc电路能够吸收振铃，本发明能够在不降低器件开关速度的条件下抑制电磁干扰。本发明的实施方式简单，与现有工艺兼容。
附图说明
11.图1为本发明实施例1的剖面结构示意图。
12.图2为本发明实施例2的剖面结构示意图。
13.图3为本发明所涉及的超结器件结构的内部电路图。
14.图4为本发明实施例1与传统平面栅超结器件结构在器件开启时的栅极电压波形对比图。
15.图5为本发明实施例2与传统沟槽栅超结器件结构在器件开启时的栅极电压波形对比图。
16.图6为本发明实施例1在器件开关瞬间的p型柱内的空穴电流路径图。
17.图7为本发明实施例2在器件开关瞬间的p型柱内的空穴电流路径图。
具体实施方式
18.为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。其中相同的零部件用相同的附图标记表示。需要说明的是，下面描述中使用的词语“左”、“右”、“上”和“下”指的是附图中的方向。使用的词语“内”和“外”分别指的是朝向或远离特定部件几何中心的方向。
19.本发明公开的抗电磁干扰的超结功率器件及其制造方法，当该功率器件为n型功率器件时，第一导电类型为n型，第二导电类型为p型；或者，当该功率器件为p型功率器件
时，第一导电类型为p型，第二导电类型为n型。以下实施例均以n型功率半导体器件为例进行说明，第一导电类型为n型，第二导电类型为p型。
20.实施例1一种抗电磁干扰的超结功率器件，超结功率器件为平面栅超结结构，如图1所示，包括自下而上依次设置的n型衬底1、n型外延层2、绝缘介质层10和源极金属11，所述n型衬底1接漏极电位，所述n型外延层2设置在n型衬底1和绝缘介质层10之间，所述绝缘介质层10设置在n型外延层2和源极金属11之间，所述绝缘介质层10内设有接触孔12，所述n型外延层2靠近绝缘介质层10的一端设有n型柱4与p型柱3，所述n型柱4与p型柱3间隔设置，所述p型柱3由深沟槽刻蚀外延填充形成。
21.在p型柱3的顶部设有p型体区6，所述p型体区6的两侧为n型柱4，所述n型阱区5是在p型柱3的表面以2100kev 3e12（能量2100千电子伏特，剂量3e12）的注入条件注入磷后形成的一个高阻区，n型阱区5的电阻率大于0.5欧姆*厘米，n型阱区5的电阻率之所以要大于0.5欧姆*厘米，是为了防止n型阱区5影响器件的击穿电压，所述n型阱区5的下表面至绝缘介质层10的距离为3微米，上表面至绝缘介质层10的距离为1.5微米，所述n型阱区5在纵向上有1.5微米的厚度，在横向上n型阱区5有2.5微米的宽度，所述p型体区6位于n型阱区5的上方。
22.在p型体区6内设有n型源区7，n型源区7设置在p型体区6远离n型阱区5的一端，且位于所述p型体区6的中心位置，在所述n型外延层2与绝缘介质层10之间设有栅氧层8，且所述栅氧层8覆盖在n型柱4的上方、以及除n型源区7以外的p型体区6的上方，在所述栅氧层8的上方设有栅极导电多晶硅9，所述栅极导电多晶硅9设置在栅氧层8与绝缘介质层10之间，所述绝缘介质层10覆盖栅极导电多晶硅9及n型源区7，接触孔12穿透绝缘介质层10和n型源区7进入p型体区6内，所述源极金属11通过接触孔12与n型源区7和p型体区6欧姆接触。
23.如图6所示为本实施例在器件开关瞬间的p型柱内的空穴电流路径图，在器件开关过程中，空穴电流从p型柱的底部沿着p型柱的中心向p型体区运动，空穴电流会经过作为高阻区的n型阱区。p型柱与n型柱组成的pn二极管的pn结电容和p型柱的寄生电阻组成了rc吸收电路，p型柱的寄生电阻越大，rc吸收电路吸收振铃的效果越好，所述n型阱区增加了p型柱的寄生电阻，所以本实施例能够抑制振铃，如果增加n型阱区的厚度，本实施例抑制振铃的能力会进一步增加。
24.传统平面栅超结器件结构不设有n型阱区，如图4所示为本实施例与传统平面栅超结器件结构在器件开启时的栅极电压波形对比图，本实施例明显抑制了振铃。
25.本实施例的制造方法包括以下步骤：步骤一：提供n型衬底1，在所述n型衬底1上生长n型外延层2，然后在n型外延层2上选择性刻蚀出若干等间距的深沟槽，相邻的深沟槽之间的区域为n型柱4；步骤二：在深沟槽内填充满p型单晶硅，在n型柱4的上表面形成p型单晶硅层；步骤三：刻蚀去除n型柱4上表面的以及深沟槽上方的p型单晶硅，保留下深沟槽内的p型单晶硅柱即p型柱3；步骤四：在所述p型柱3的上表面选择性高能注入n型杂质，在p型柱3内形成n型阱区5；步骤五：在p型柱3的上方选择性注入p型杂质，退火后在p型柱3的表面形成p型体
区6，然后在p型体区6和n型柱4的上方形成栅氧层8，接着在栅氧层8的上方淀积导电多晶硅，最后选择性刻蚀去除位于p型体区6中心位置上方的导电多晶硅，留下的导电多晶硅形成栅极导电多晶硅9；步骤六：在p型体区6的中心位置与栅极导电多晶硅9的上表面注入n型杂质，激活后在p型体区6中心位置的上表面形成n型源区7；步骤七：在n型源区7与栅极导电多晶硅9的上方淀积绝缘介质，形成绝缘介质层10，然后在绝缘介质层10上选择性刻蚀出接触孔12，所述接触孔12穿透绝缘介质层10与n型源区7，进入p型体区6内；步骤八：在绝缘介质层10的上方形成源极金属11，所述源极金属11填充满接触孔12。
26.实施例2一种抗电磁干扰的超结功率器件，超结功率器件为沟槽栅超结结构，如图2所示，包括自下而上依次设置的n型衬底1、n型外延层2、绝缘介质层10和源极金属11，所述n型衬底1接漏极电位，所述n型外延层2设置在n型衬底1和绝缘介质层10之间，所述绝缘介质层10设置在n型外延层2和源极金属11之间，所述绝缘介质层10内设有接触孔12，所述n型外延层2靠近绝缘介质层10的一端设有n型柱4与p型柱3，所述n型柱4与p型柱3间隔设置，所述p型柱3由深沟槽刻蚀外延填充形成。
27.在p型柱3的上表面以2100kev 3e12的注入条件进行磷的注入，然后在p型柱3内形成n型阱区5，本实施例的n型阱区5的形貌与实施例1相同。
28.在n型柱4的顶部设有p型体区6，所述p型体区6与p型柱3连接，在所述n型柱4的顶部设有栅极沟槽13，所述栅极沟槽13穿透n型源区7与p型体区6进入n型柱4内，所述栅极沟槽13的侧壁与底部设有栅氧层8，在所述栅氧层8内设有栅极导电多晶硅9，在p型体区6的表面设有n型源区7，且n型源区7位于栅极沟槽13的两侧，所述绝缘介质层10覆盖p型体区6、n型源区7、栅极沟槽13和p型柱3，所述接触孔12穿透绝缘介质层10和n型源区7进入p型体区6内，所述源极金属11通过接触孔12与n型源区7、p型体区6欧姆接触。
29.如图7所示为本实施例在器件开关瞬间的p型柱内的空穴电流路径图，在器件开关过程中，空穴电流从p型柱的底部向p型体区运动，空穴电流会绕过作为高阻区的n型阱区，从n型阱区与n型柱之间的狭窄的p型柱内流过，由于该区域过于狭窄，所以该区域的寄生电阻也很大。n型阱区与n型柱之间的狭窄的p型柱增加了p型柱的寄生电阻，该寄生电阻和p型柱与n型柱组成的pn二极管的pn结电容组成了rc吸收电路，p型柱的寄生电阻越大，rc吸收电路吸收振铃的效果越好，所述n型阱区增加了p型柱的寄生电阻，所以本实施例能够抑制振铃，如果进一步增加n型阱区的宽度，本实施例抑制振铃的能力还会进一步增加。
30.传统沟槽栅超结器件结构不设有n型阱区，如图5所示为本实施例与传统沟槽栅超结器件结构在器件开启时的栅极电压波形对比图，本实施例能够显著地抑制振铃。
31.本实施例的制造方法包括以下步骤：步骤一：提供n型衬底1，在所述n型衬底1上生长n型外延层2，然后在n型外延层2的上表面注入p型杂质，退火后在n型外延层2的上表面形成p型体区6；步骤二：在p型体区6的上表面选择性刻蚀出若干等间距的深沟槽，所述深沟槽穿透p型体区6进入n型外延层2内，相邻的深沟槽之间的区域为n型柱4；
步骤三：在深沟槽内填充满p型单晶硅，在p型体区6的上表面形成p型单晶硅层；步骤四：刻蚀去除p型体区6上表面的以及深沟槽上方的p型单晶硅，保留下深沟槽内的p型单晶硅柱即p型柱3；步骤五：在所述p型柱3的上表面选择性高能注入n型杂质，在p型柱3内形成n型阱区5；步骤六：在n型柱4的顶部的p型体区6的上表面选择性刻蚀出栅极沟槽13，所述栅极沟槽13穿透p型体区6进入n型柱4内，然后在栅极沟槽13的侧壁与底部形成栅氧层8，接着在栅氧层8的表面淀积导电多晶硅，所述导电多晶硅填充满栅极沟槽13，最后刻蚀去除栅极沟槽13上方的导电多晶硅，形成栅极导电多晶硅9；步骤七：在栅极沟槽13两侧的p型体区6的上表面选择性注入n型杂质，激活后形成n型源区7；步骤八：在n型源区7、p型体区6、p型柱3与栅极沟槽13的上方淀积绝缘介质，形成绝缘介质层10，然后在绝缘介质层10上选择性刻蚀出接触孔12，所述接触孔12穿透绝缘介质层10与n型源区7，进入p型体区6内；步骤九：在绝缘介质层10的上方形成源极金属11，所述源极金属11填充满接触孔12。
32.本发明所涉及的超结器件结构的内部电路图如图3所示，漏极drain与源极source之间存在漏源电容cds与分布电阻rs，漏源电容cds为p型柱与n型柱组成的pn结的结电容，分布电阻rs为p型柱的寄生电阻。由于传统超结器件结构的p型柱的寄生电阻极小，导致cds与rs组成的rc电路无法显著抑制振铃；本发明超结器件结构通过n型阱区增大了分布电阻rs，从而使cds与rs组成的rc电路显著地抑制振铃。
33.所属领域的普通技术人员应当理解：以上所述仅为本发明的具体实施例而已，并不用于限制发明，凡在本发明的主旨之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。