数据安全芯片及其操作方法、电子装置

1.本公开的实施例涉及一种数据安全芯片及其操作方法、一种电子装置。


背景技术：

2.随着信息技术的发展，许多重要数据和隐私数据都被存储在电子设备中，例如电子设备的序列号、厂家的秘密信息和用户的私钥等，这些隐私数据往往面临着被恶意攻击或窃取的风险，一旦隐私数据泄露，将给用户或开发者造成极大的损失，因此，加强数据在存储和使用过程中的保护是非常重要的。
3.对于存储有重要数据的芯片来说，数据的安全性已经成为芯片设计中越来越重要的一环。在芯片攻击领域，探针攻击是一种常见且有效的物理攻击手段，探针攻击通过微探针或电子束与芯片内部的金属线直接接触，可以在数据通信或使用过程中直接窃取重要信息。目前已有多种针对探针攻击的防护手段，例如硬件保护装置、主动屏蔽层、防探测电路等，但这些方法普遍存在需要引入额外的物理防护、增大了芯片的面积或重量负担、增加了芯片的设计难度和成本等问题。


技术实现要素：

4.本公开至少一实施例提供一种数据安全芯片，该数据安全芯片包括制备在同一个衬底上的数据处理层、数据传输层和存储层，其中，所述存储层包括阵列分布的多个存储单元，所述数据处理层包括数据处理电路，所述数据传输层包括数据传输导体结构，所述多个存储单元和所述数据处理电路通过所述数据传输导体结构通信连接，所述数据传输层位于所述存储层和所述数据处理层之间，且所述数据传输导体结构在所述数据处理层上的第一正投影区域落在所述存储层在所述数据处理层上的第二正投影区域内。
5.例如，在本公开至少一实施例提供的数据安全芯片中，所述数据处理电路包括神经网络电路、数据加密电路或数据计算电路。
6.例如，本公开至少一实施例提供的数据安全芯还包括附加存储器，其中，所述附加存储器与所述数据处理电路通过总线通信连接。
7.例如，在本公开至少一实施例提供的数据安全芯片中，所述附加存储器制备在所述衬底上且与所述存储层位于同一层。
8.例如，本公开至少一实施例提供的数据安全芯还包括附加数据处理电路，其中，所述附加数据处理电路制备在所述衬底上且包括与所述数据处理层位于同一层的电路部分。
9.例如，在本公开至少一实施例提供的数据安全芯片中，所述数据传输导体结构包括走线或过孔。
10.例如，在本公开至少一实施例提供的数据安全芯片中，所述存储层还包括多个虚拟存储单元，所述多个虚拟存储单元不与所述数据处理电路通信连接；所述多个虚拟存储单元与所述多个存储单元中至少部分相间交错排列。
11.例如，在本公开至少一实施例提供的数据安全芯片中，所述存储单元包括在所述
衬底上层叠的第一存储子单元和第二存储子单元，所述第一存储子单元包括层叠的第一电极层、第一介质层和中间电极层，所述第一介质层设置在所述第一电极层和所述中间电极层之间，所述第二存储子单元包括层叠的所述中间电极层、第二介质层和第二电极层，所述第二介质层设置在所述中间电极层和所述第二电极层之间。
12.例如，在本公开至少一实施例提供的数据安全芯片中，所述第一存储子单元还包括第三介质层，所述第三介质层设置在所述第一电极层和所述中间电极层之间，所述第二存储子单元还包括第四介质层，所述第四介质层设置在所述中间电极层和所述第二电极层之间。
13.例如，在本公开至少一实施例提供的数据安全芯片中，所述存储单元中的所述第一存储子单元和所述第二存储子单元均为双极型忆阻器。
14.例如，在本公开至少一实施例提供的数据安全芯片中，所述存储层配置为对所述存储层中需要进行第一写入操作的第一待写入存储单元施加第一写操作电压，以使得所述第一待写入存储单元处于第一写入态，处于所述第一写入态的所述第一待写入存储单元的所述第一存储子单元的电阻值小于所述第二存储子单元的电阻值；或者，所述存储层配置为对所述存储层中需要进行第二写入操作的第二待写入存储单元施加第二写操作电压，以使得所述第二待写入存储单元处于第二写入态，处于所述第二写入态的所述第二待写入存储单元的所述第一存储子单元的电阻值大于所述第二存储子单元的电阻值，其中，所述第一写操作电压和所述第二写操作电压大于所述双极型忆阻器的阈值开启电压。
15.例如，在本公开至少一实施例提供的数据安全芯片中，所述数据处理电路配置为对所述存储层中的处于所述第一写入态或所述第二写入态的所述存储单元施加第二读操作电压，以读取所述存储单元中存储的第一数据或第二数据。
16.例如，在本公开至少一实施例提供的数据安全芯片中，所述存储单元的所述中间电极层与所述数据传输导体结构连接，所述中间电极层配置为通过所述数据传输导体结构将存储于所述存储单元中的数据输入到所述数据处理层中进行数据处理。
17.例如，在本公开至少一实施例提供的数据安全芯片中，所述存储层中每一行的所述多个存储单元的所述第一电极层彼此电连接，所述存储层中每一列的所述多个存储单元的所述第二电极层彼此电连接。
18.例如，在本公开至少一实施例提供的数据安全芯片中，所述存储单元包括至少一项忆阻器。
19.例如，在本公开至少一实施例提供的数据安全芯片中，所述存储单元中的所述第一存储子单元和所述第二存储子单元均为忆阻器，且所述忆阻器具有随机的电阻值，以使得所述存储单元存储的数据为随机数据。
20.例如，在本公开至少一实施例提供的数据安全芯片中，所述存储层配置为对所述存储单元施加第一读操作电压以读取所述存储单元存储的所述随机数据。
21.本公开至少一实施例提供一种电子装置，该电子装置包括本公开任一实施例所述的数据安全芯片。
22.本公开至少一实施例提供一种根据本公开任一实施例所述的数据安全芯片的操作方法，该操作方法包括：将具有第一安全级的第一安全数据存储于所述存储层中；通过所述数据处理电路经所述数据传输导体结构接收存储于所述存储层中的所述第一安全数据，
并对所述第一安全数据进行数据处理；通过所述数据处理电路接收具有第二安全级的第二安全数据并对所述第二安全数据进行数据处理，其中，所述第一安全级高于所述第二安全级。
23.例如，本公开至少一实施例提供的操作方法还包括：所述数据处理电路通过总线接收存储于附加存储器中的所述第二安全数据，或者所述数据处理电路通过总线接收来自于附加数据处理电路中的所述第二安全数据。
24.例如，在本公开至少一实施例提供的操作方法中，当所述数据处理电路为数据加密电路时，所述第一安全数据包括密钥数据，所述第二安全数据包括明文数据；或者，当所述数据处理电路为神经网络电路时，所述第一安全数据包括权重参数数据，所述第二安全数据包括输入数据。
附图说明
25.为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
26.图1为一种数据存储和数据通信系统的结构的示意图；
27.图2为图1所示的系统的结构的俯视图；
28.图3为本公开至少一实施例提供的一种数据安全芯片的结构示意图；
29.图4为本公开至少一实施例提供的一种数据安全芯片的一种示例性的内部结构的示意图；
30.图5a为本公开至少一实施例提供的一种示例性的存储单元的结构示意图；
31.图5b为本公开至少一实施例提供的另一种示例性的存储单元的结构示意图；
32.图6为本公开至少一实施例提供的一种示例性的存储层的结构示意图；
33.图7为本公开至少一实施例提供的一种存储单元的操作方法的示意图；
34.图8为本公开至少一实施例提供的另一种存储单元的操作方法的示意图；
35.图9为本公开至少一实施例提供的另一种数据安全芯片的结构示意图；
36.图10为本公开至少一实施例提供的又一种数据安全芯片的结构示意图；
37.图11为本公开至少一实施例提供的一种数据安全芯片的数据传输和处理过程的示意图；
38.图12为本公开至少一实施例提供的一种用于数据安全芯片的操作方法的流程图；
39.图13为本公开至少一实施例提供的一种电子装置的示意图。
具体实施方式
40.为了使得本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
41.除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并
不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
42.为了保持本公开实施例的以下说明清楚且简明，可省略已知功能和已知部件的详细说明。
43.目前主流的芯片系统采用的是将存储单元和数据处理单元分立的设计。如图1所示，存储单元包括用于存储数据的存储介质和用于控制存储单元选通的cmos电路，存储单元中存储的数据需要先通过外围的金属线(总线)传输至数据处理单元，再由数据处理单元进行脱敏、加密、计算处理后输出。如图2所示，从俯视的角度可以清楚地看到，传输原始数据的金属线是延伸至存储单元外部的，因此只要将芯片的外壳剥开，将微探针直接扎到传输原始数据的金属线上，就可以在数据经金属线流动时，观察、分析微探针上的信号，从而轻易地实现数据窃取。
44.目前已有一些芯片采用主动屏蔽层来保护芯片。主动屏蔽层通常由金属屏蔽线或金属屏蔽网组成，这些屏蔽金属覆盖在芯片中关键信号的金属走线上方，因此也被称为顶层金属。虽然结合监测电路识别顶层金属是否受到攻击可以在一定程度上保护芯片中存储的隐私数据，但是针对这种芯片防护手段的攻击方法也在同步升级。例如，有一种针对主动屏蔽层的攻击方法可以通过识别芯片关键信号的位置，将其上方的部分顶层金属线切除，暴露出主动屏蔽层下方的金属走线，然后将该金属走线引出，并将切断的金属屏蔽线绕开该金属走线后重新进行连接，以避免主动屏蔽层检测到信号异常产生报警信号，对引出后的金属走线使用探针扎针探测仍然可以窃取数据。因此，即使提出了通过增加主动屏蔽层或者总线加密的方法来避免芯片被攻击，但是攻击者仍然可以通过对芯片进行开盖处理等一系列操作来获取芯片的总线，进而通过探针对芯片总线上传输的数据进行分析和窃取，所以只要总线(金属走线)是暴露在存储单元外部的，就难以真正地抵抗探针攻击。
45.本公开至少一实施例提供一种数据安全芯片，该数据安全芯片包括制备在同一个衬底上的数据处理层、数据传输层和存储层，其中，存储层包括阵列分布的多个存储单元，数据处理层包括数据处理电路，数据传输层包括数据传输导体结构，多个存储单元和数据处理电路通过数据传输导体结构通信连接，数据传输层位于存储层和数据处理层之间，且数据传输导体结构在数据处理层上的第一正投影区域落在存储层在数据处理层上的第二正投影区域内。该数据安全芯片通过将多个数据传输导体结构分立地、直接地连接在多个存储单元和数据处理电路之间，避免将数据传输导体结构暴露在外，从而能够有效防止探针攻击，并且无需引入额外的物理防护装置或针对探针攻击的监测电路，降低了芯片的电路设计难度和面积成本。
46.本公开至少一实施例还提供了包括上述数据安全芯片的电子装置和用于上述数据安全芯片的操作方法。
47.如图3所示，本公开至少一实施例提供的数据安全芯片10包括衬底100，以及制备在衬底100上的数据处理层200、数据传输层300和存储层400，数据传输层300位于数据处理
层200和存储层400之间。数据处理层200、数据传输层300和存储层400构成该数据安全芯片10的数据防护核心部分11，数据防护核心部分11可以用于存储重要的秘密信息或用于处理隐私数据。例如该衬底100可以为半导体衬底，例如单晶硅衬底、绝缘体上硅(soi)衬底、氮化镓衬底等，数据处理层200、数据传输层300和存储层400等通过半导体工艺(包括但不限于光刻、刻蚀、沉积、离子注入、扩散、研磨等)一体制备在该衬底100上。
48.例如，如图4所示，存储层400包括阵列分布的多个存储单元410，存储单元410可以用于存储重要的秘密信息、敏感信息或隐私数据。
49.例如，数据处理层200可以包括多个数据处理电路，例如包括运算单元和/或控制单元等，例如通过cmos电路实现，不同的数据处理电路可以配置为处理不同安全级的数据。例如，数据处理层200可以包括用于处理高安全级(例如隐私数据)的数据处理电路以及用于处理低安全级(例如非隐私数据)的数据处理电路。例如，数据处理电路可以包括用于对存储层400中存储的隐私数据进行进一步处理的cmos电路部分，也可以包括用于对来自其他存储单元(存储有非隐私数据)的数据进行处理的电路部分。例如，数据处理电路可以包括但不限于数据加密电路、数据脱敏电路或神经网络计算电路等。
50.例如，如图3所示，数据传输层300包括多个数据传输导体结构310，该数据传输导体结构310连接在存储层400的多个存储单元410和数据处理层200的数据处理电路之间，以实现存储单元410和数据处理电路之间的通信连接，例如，存储层400和数据处理层200之间传输的信号可以包括数字信号(例如数据)，也可以包括模拟信号(例如控制信号)。
51.在本公开至少一实施例中，数据传输导体结构310在数据处理层300上的第一正投影区域落在存储层400在该数据处理层300上的第二正投影区域内，也即，数据传输导体结构310的全部结构均在存储层400和数据处理层200的覆盖范围之内，由此可以防止探针直接接触到数据传输导体结构310。数据传输导体结构310的一端与存储单元410连接，另一端与数据处理电路连接，数据传输导体结构310在数据传输层内的具体排布方式可以根据实际需要进行设置，只要使得数据传输导体结构310不被暴露在外即可。
52.例如，数据传输导体结构310可以是走线、过孔、通孔或其他结构的数据传输导体。例如，数据传输导体结构310可以是由金属、掺杂半导体或其他可能的导电材料形成。例如，数据导体结构310可以是垂直连接在存储单元410和数据处理电路之间的金属线或过孔。例如，可以采用绝缘介质填充到数据传输层300中，用于支撑和保护数据传输导体结构310，以及将多个数据传输导体结构310隔离开，以防止发生短路。
53.例如，如图4所示，存储层400中的多个存储单元410通过数据传输导体结构310连接到数据处理层200中的数据处理电路，例如，该数据处理电路可以包括多个mos管210，每个存储单元410可以通过一个或多个数据传输导体结构310与一个或多个mos管210连接，例如存储单元410可以通过数据传输导体结构310连接到mos管210的源极、栅极或漏极上。数据处理电路还可以包括其他电子元件，包括但不限于电阻、电容、电感、二极管和三极管等，本公开的实施例对数据处理电路的具体电路组成不作限制。
54.除了用于存储秘密信息或隐私数据的存储单元410，存储层400还可以包括多个虚拟存储单元420。如图4所示，虚拟存储单元420可以与多个存储单元410相间交错排列，例如不规律地填充在多个存储单元410之间，也可以填补在存储层的空白区域，以对存储单元410和数据传输导体结构310起到保护作用。例如，虚拟存储单元420可以填补在存储层400
的中央部分，也可以填补在存储层400的边缘区域，以更好地覆盖存储层400边缘区域(例如存储层四周处)的数据传输导体结构310，确保数据传输导体结构310不被暴露在外。
55.例如，该虚拟存储单元420可以用作冗余的仿冒存储单元，也可以用作普通的数据存储单元。用作仿冒存储单元的虚拟存储单元420不与数据处理电路通信连接，只是作为一种伪装的手段来迷惑攻击者，例如，虚拟存储单元420可以采用与存储单元410相同的结构组成，也可以仅在外观上与存储单元410相似。而用作普通的数据存储单元的虚拟存储单元420可以存储非隐私数据或者低安全级的数据，可以与数据处理电路通信连接，例如可以通过数据传输导体结构310与数据处理电路连接，也可以通过总线或其他方式与数据处理电路连接。例如，该虚拟存储单元420还可以用作普通数据的备份存储单元或者备用存储单元，以提高存储层400的空间利用率，本公开的实施例对虚拟存储单元420的结构组成和其在存储层400中的排列分布形式等不作限制。
56.在本公开至少一实施例中，存储层400中阵列分布的存储单元410可紧密排列，以使得数据传输导体结构的大部分结构可以位于存储单元410的下方，使得上方的存储单元可以充分保护下方的数据传输导体结构。例如，可以在各个存储单元410之间仅保留出用于引出数据传输导体结构的空隙，以尽量降低微探针在不破坏存储单元的情况下接触到数据传输导体结构的可能性。
57.在本公开至少一实施例中，数据防护核心部分11中的各个功能层(数据处理层200、数据传输层300和存储层400)是制备在同一个衬底100上的，各个功能层之间是直接连接的，例如，各个存储单元410通过各个数据传输导体结构310直接地连接到数据处理电路中。因此，本公开至少一实施例中的数据安全芯片通过将数据传输导体结构直接连接在存储单元和数据处理电路之间，有效地保护了数据传输导体结构，使得探针攻击无法直接接触到数据传输导体结构，或者使得探针攻击无法在不破坏存储单元的情况下接触到数据传输导体结构，一旦存储单元被破坏，存储在其中的隐私数据也将随之丢失，从而可以防止重要数据被恶意窃取，并且该数据安全芯片无需额外引入针对探针攻击的监测电路或数字控制电路，降低了芯片设计的复杂程度，节省了芯片的平面面积，提高了芯片纵向维度上的空间利用率。
58.需要说明的是，虽然在本公开的实施例中，为了方便描述和直观展示而在附图中采用“层”的方式表示各个功能层，但各个“层”实际上是由存储单元410、数据传输导体结构310或数据处理电路等具体的电路元件组成，附图中各“层”的形状、厚度、大小、组成区域以及各“层”间的上下堆叠区域及关系仅是示例性的，而并非按照实际的比例绘制，因此也不构成对本公开的限制。
59.在本公开至少一实施例中，存储单元410包括但不限于忆阻器(例如，忆阻器可以为阻变存储器单元(resistive random access memory，rram))、静态随机存取存储器(static random-access memory，sram)单元、动态随机存取存储器(dynamic random-access memory，dram)单元、相变存储器(phase change memory，pcm)单元、磁性存储器(magnetoresistance random access memory，mram)等。在一些存储阵列(例如忆阻器阵列)中需要使用选通cmos电路对阵列中的某一存储单元进行选通，而选通cmos电路通常占据了存储单元下方的空间，可能会挤占数据传输导体结构的空间。因此，本公开至少一实施例还提供了一种基于忆阻器的存储单元的结构，该存储单元可以用于数据安全芯片的存储
层中，并直接通过数据传输导体结构实现与数据处理层的数据交互。
60.如图5a中的(a)所示，存储单元410包括叠层的第一存储子单元411和第二存储子单元412，第一存储子单元411和第二存储子单元412的结构和材料组成可以相同或不同，二者共用一个中间电极层。例如，第一存储子单元411和第二存储子单元412的结构相同，并且第一存储子单元411和第二存储子单元412的结构是关于中间电极层对称分布的。
61.如图5a中的(b)所示，存储单元410中的第一存储子单元411和第二存储子单元412可以是叠层的三层结构。例如，第一存储子单元411包括叠层的第一电极层4111、第一介质层4112和中间电极层4100，第二存储子单元412包括叠层的中间电极层4100、第二介质层4122和第二电极层4121。
62.例如，该存储单元410的第一电极层4111和第二电极层4121的材料组成相同，例如可以是相同的金属导电材料或非金属导电材料，例如金属导电材料包括铂、钯、钌或铱，非金属导电材料包括氮化钛等。例如，第一电极层4111(或第二电极层4121)和中间电极层4100的材料组成可以相同或不相同。例如，第一介质层4112和第二介质层4122的材料组成可以相同，例如可以是氧化钽、五氧化二钽或氧化锆等金属氧化物。
63.如图5b中的(a)所示，存储单元410中的第一存储子单元411和第二存储子单元412还可以是包括功能层的四层结构，该功能层可以根据忆阻器性能的优化方向决定添加与否，并对其进行相应设计。如图5b中的(b)所示，第一存储子单元411还可以包括第三介质层4113，第三介质层4113设置在第一电极层4111和中间电极层4100之间，第二存储子单元412还可以包括第四介质层4123，第四介质层4123设置在中间电极层4100和第二电极层4121之间。例如，第三介质层4113和第四介质层4123的材料组成可以相同，并且可以关于中间电极层对称分布在其各自的存储子单元中，以保证在相同的操作条件下，第一存储子单元411和第二存储子单元412的电阻值是接近或完全相同的。
64.例如，第三介质层4113可以如图5b中的(b)所示设置在第一电极层4111和第一介质层4112之间，也可以设置在第一介质层4112和中间电极层4100之间，第四介质层4123可以如图5b中的(b)所示设置在第二介质层4122和第二电极层4121之间，也可以设置在中间电极层4100和第二介质层4122之间，本公开的实施例对于各介质层的层间位置和材料组成不作限制。
65.在本公开至少一实施例中，如图6所示，存储层400中每一行(或每一列)的多个存储单元410的第一电极层4111彼此电连接，存储层400中每一列(或每一行)的多个存储单元410的第二电极层4121彼此电连接，也即，每个存储单元410中的第一电极层4111和第二电极层4121与电压控制端连接(图中未示出)，以根据电压控制信号控制存储单元410中数据的读取或写入。为了便于描述，在本公开的实施例中，将每一行存储单元410的第一电极层所在的电极统称为“上电极”(相对于在下侧的衬底而言较远离)，将每一列存储单元410的第二电极层所在的电极统称为“下电极”(相对于在下侧的衬底而言较接近)。
66.本公开至少一实施例提供的存储单元410的中间电极层4100为数据输出端，中间电极层4100与数据传输导体结构310直接连接，从而可以通过该数据传输导体结构310将存储于存储单元410中的数据直接输出到数据处理层的数据处理电路中进行处理。例如，将存储单元410中存储的密文输出到数据处理电路中进行脱敏处理，以提供给其他数据处理电路取用或读写。
67.对于一些随机产生后不需要再修改的数据(例如设备私钥)，或者是厂家设定产生后不需要再修改的数据(例如产品序列号)，该存储单元410可以使用forming-free(不需要进行初始化forming操作)的忆阻器，该忆阻器具有随机的电阻值，可以使得存储单元存储的数据为随机生成的数据。例如，如图7所示，存储单元410中的第一存储子单元和第二存储子单元均为材料结构是pt/ta2o5/tao
x
/pd的忆阻器，该忆阻器制备完成后就拥有随机的较低的电阻值。
68.例如，第一存储子单元411的随机电阻值为rh，第二存储子单元412的随机电阻值为r
l
，则对该存储单元410施加第一读操作电压vp1时，存储单元410的中间电极层输出的电压幅值v1等于vp1r
l
/(rh+r
l
)，输出电压值v1即为存储单元410中存储的随机数据。在本公开至少一实施例中，每个存储单元410中的第一存储子单元411和第二存储子单元412的材料组成或结构可以相同或不相同，在制备完成后也不需要进行初始化操作，由此二者的电阻值可以是随机分布的，进而形成特定的数据值。厂家在设置数据时只要施加一个预先设定的第一读操作电压vp1即可读出存储单元410中存储的随机数据，并将该随机数据作为隐私数据，之后，由于制备后的存储单元410的随机电阻值不再发生改变，只要再次施加预先设定的第一读操作电压vp1即可读出该隐私数据。因此，该存储单元410本身就具有良好的数据存储安全性。
69.对于如图6所示的存储阵列来说，可以选择对一行(一列)或多行(多列)的存储单元410施加第一读操作电压vp1，从而一次性读取一个或多个数据。例如，该存储阵列具有m行n列存储单元410。在对存储阵列的多行存储单元410执行读操作时，例如对第m1行、m2行和m3行的存储单元410执行读操作时，可以对第m1行、m2行和m3行的所在的上电极施加第一读操作电压vp1，并将其他所有行的上电极接地，将所有列的下电极接地，此时只有处于第m1行、m2行和m3行的存储单元410的上下电极之间存在电压差，这三行的存储单元的中间电极层4100输出的电压值v1即为随机数据。对存储阵列的多列存储单元410执行读操作的方法与之类似，此处不再赘述。
70.对于一些需要进行修改的隐私数据(例如神经网络中的权重参数或用户信息)来说，存储单元410可以使用双极型的忆阻器。双极型忆阻器是指在制备完成后，经过初始化操作后可以发生阻变的忆阻器，其阻变行为与施加在其上的电压极性有关。例如，如图8中的(a)和(b)所示，存储单元410中的第一存储子单元411和第二存储子单元412均为tin/tao
x
/hfoy/tin材料的双极型忆阻器，在施加正电压时，该双极型忆阻器的电阻值变小，施加负电压时，该双极型忆阻器的电阻值变大。
71.例如，可以对该存储单元410执行第一写操作(写1操作)或第二写操作(写0操作)。对存储层400中需要进行第一写入操作的第一待写入存储单元施加第一写操作电压vs，以使得第一待写入存储单元处于第一写入态(写入数据1态)，处于第一写入态的第一待写入存储单元的第一存储子单元411的电阻值rh小于第二存储子单元412的电阻值r
l
。对存储层400中需要进行第二写入操作的第二待写入存储单元施加第二写操作电压vr，以使得第二待写入存储单元处于第二写入态(写入数据0态)，处于第二写入态的第二待写入存储单元的第一存储子单元411的电阻值rh大于第二存储子单元412的电阻值r
l
。其中，第一写操作电压vs和第二写操作电压vr大于双极型忆阻器的阈值开启电压v
on
。
72.根据施加的电压极性不同，双极型忆阻器的阈值开启电压v
on
可以包括v1→0和v0→1。
当双极型忆阻器的上电极电压减去下电极电压的电压差大于v0→1时，双极型忆阻器会从高电阻态变为低电阻态，当电压差小于v0→1时，双极型忆阻器的电阻值基本保持不变；当双极型忆阻器的下电极电压减去上电极电压的电压差大于v1→0时，双极型忆阻器会从低电阻态变为高电阻态，当电压差小于v1→0时，双极型忆阻器的电阻值基本保持不变。
73.对于第一待写入存储单元，例如，对于一个处于0态的存储单元410，其第一存储子单元411的电阻值rh大于第二存储子单元412的电阻值r
l
，例如rh》》r
l
，由于分压导致中间电极层上的电压近似为0v，因此，只要第一写操作电压vs》v0→1，则第一存储子单元411的电阻值将逐渐变小，即能够从高电阻态变为低电阻态。
74.如图8中的(a)所示，随着第一存储子单元411的电阻值rh减小，第一存储子单元411的电阻值rh逐渐接近第二存储子单元412的电阻值r
l
，例如，当rh≈r
l
时，分压导致中间电极层的电压近似等于vs/2。因此，对于第二存储子单元412来说，只要满足vs/2》v1→0，则第二存储子单元412的电阻值将逐渐增大，即能够从低电阻态变为高电阻态。如此，对于第一待写入存储单元的第一写入操作完成，例如，存入二进制数1。
75.例如，对于如图6所示的存储阵列来说，对第m行、第n列的存储单元410执行第一写入操作时，需要对第m行的上电极施加第一写操作电压vs，对其他行的上电极施加非写入操作电压，例如vs/k，例如k为大于等于2的正整数，同时对第n列的下电极施加0v电压，而对其他行的下电极施加非写入操作电压，例如vs/k。由此，除了第m行、第n列的存储单元410的上下极电压满足大于阈值开启电压的条件外，其他的存储单元410的上下电极电压差可能为0v、vs/k或vs
×
(k-1)/k，处于这些电压差下的存储单元410需要满足vs
×
(k-1)/k《v0→1。通过调整双极型忆阻器的阈值开启电压，或者设置vs和k可以使得上述各式成立。例如，对于alox/hfox材料体系的双极型忆阻器，通过调节工艺参数可以使v0→1＝1.0v，v1→0＝0.5v。
76.对于第二待写入存储单元，例如，对于一个处于1态的存储单元410，其第一存储子单元411的电阻值rh小于第二存储子单元412的电阻值r
l
，例如rh《《r
l
，由于分压导致中间电极层上的电压近似为第二写操作电压vr，因此，只要第二写操作电压vr》v0→1，则第二存储子单元412的电阻值将逐渐变小，即能够从高电阻态变为低电阻态。
77.如图8中的(b)所示，随着第二存储子单元412的电阻值r
l
减小，第二存储子单元412的电阻值r
l
逐渐接近第一存储子单元411的电阻值rh，例如，当rh≈r
l
时，分压导致中间电极层的电压近似等于vr/2。因此，对于第一存储子单元411来说，只要满足vr/2》v1→0，则第一存储子单元411的电阻值将逐渐增大，即能够从低电阻态变为高电阻态。如此，对于第二待写入存储单元的第二写入操作完成，例如，存入二进制数0。
78.例如，对于如图6所示的存储阵列来说，对第m行、第n列的存储单元410执行第二写入操作时，需要对第m行的上电极施加第一写操作电压vr，对其他行的上电极施加非写入操作电压，例如vr/k，例如k为大于等于2的正整数，同时对第n列的下电极施加0v电压，而对其他行的下电极施加非写入操作电压，例如vr/k。由此，除了第m行、第n列的存储单元410的上下极电压满足大于阈值开启电压的条件外，其他的存储单元410的上下电极电压差可能为0v、vr/k或vr
×
(k-1)/k,处于这些电压差下的存储单元410需要满足vr
×
(k-1)/k《v0→1。
79.对存储层中的处于第一写入态或第二写入态的存储单元施加第二读操作电压vp2，以读取存储单元中存储的第一数据(例如1)或第二数据(例如0)，对存储阵列的多列存储单元410执行第二读操作的方法与前述执行第一读操作的方法相同，此处不再赘述。
80.对于存储单元410中的forming-free忆阻器和双极型忆阻器的材料体系有多种选择，除了上述用于实现forming-free忆阻器的材料ta2o5/taox，用于实现双极型忆阻器的材料taox/hfoy以外，还可以选择其他合适的材料组合。例如，alox/hfox的材料体系不仅可以实现双极型忆阻器，通过修改工艺参数，同样也可以实现forming-free忆阻器。修改的工艺参数包括hfox层的厚度，氧含量等等。本公开的实施例对forming-free忆阻器和双极型忆阻器的材料组成不作限制。
81.本公开至少一实施例提供的存储单元410的两个存储子单元叠层的结构，不仅可以使得存储单元410可以直接通过中间电极层4100与数据传输导体结构310连接，以直接输出电压幅值作为存储的数据值，而且该存储单元410本身就具有良好的数据存储安全性，并且，该存储单元410还能够有效解决漏电问题。也即，如果不采用该两个存储子单元叠层的结构，例如，对某一行、某一列的普通结构的存储单元进行写1操作，如果某一行、其他列有若干个普通结构的存储单元处于低电阻状态，由于其上下电极都存在电压差，导致存在较大的漏电，造成电压降低，使得需要进行写1操作的存储单元(普通结构)的上下电极电压差小于vs，进而可能导致写1操作失败。但本公开至少一实施例提供的存储单元410，由于具有两个叠层的存储子单元，对于任一存储子单元，其上下忆阻器中总有一个处于高电阻状态，因此造成的漏电很小，不会对电路功能造成影响。
82.如图9所示，本公开至少一实施例还提供另一种数据安全芯片10，该数据安全芯片10除了包括图3所示的数据防护核心部分11，还包括非核心部分12，非核心部分12可以用于存储和传输非隐私数据。
83.例如，非核心部分12可以包括附加存储器500和附加数据处理电路600。例如，附加存储器500与数据处理电路200可以通过总线800通信连接，附加数据处理电路600与数据处理电路200可以通过总线800通信连接。附加存储器500和附加数据处理电路600可以如图9所示与数据防护核心部分11制备在同一个衬底100上，也可以如图10所示制备在不同的衬底上，例如，数据防护核心部分11制备在衬底100上，而非核心部分12制备在衬底900上。
84.例如，如图9所示，附加存储器500可以与存储层400制备在同一个衬底上，且与存储层400位于同一层。例如该附加存储器500可以为半导体存储器，例如可以为nand闪存存储器或nor闪存存储器等；附加数据处理电路600可以包括运算单元和/或控制单元等，本公开的实施例对此不作限制。例如，非核心部分12中还可以包括其他功能层700，例如该其他功能层700可以用作附加存储器500与附加数据处理电路600之间的隔层，也可以用作其他用途的功能层，例如传感器层等。
85.例如，如图10所示，附加存储器500中存储的非隐私数据可以通过总线传输给数据处理电路200或附加数据处理电路600进行普通的数据处理。非隐私数据例如可以是加密电路中的明文数据或神经网络电路中的输入数据等。
86.如图11所示，存储层400中存储重要的隐私数据，例如具有高安全级的第一安全数据，该第一安全数据通过存储层400和数据处理层200之间的数据传输导体结构310通信连接，经过数据处理层200处理后的数据不再包含重要信息，可以通过数据总线的方式传递给其他cmos电路，例如传递给该数据安全芯片10中的附加数据处理电路600，或者是其他芯片中的数据处理单元。需要注意的是，此时即使数据处理层200与其他的数据处理单元之间的总线遭到探针攻击导致数据泄露，该数据也只是非隐私数据或者处理后的数据，即攻击者
也无法在数据的通信过程中获知存储层中的隐私数据，从而使得隐私数据得到保护。
87.例如，在本公开至少一实施例中，数据处理层200中的数据处理电路可以是加密电路，也可以是神经网络电路。对于加密电路，电路的输入有明文数据、初始向量和密钥数据，其中密钥数据是隐私数据，存储于存储层400中，明文数据和初始向量是非隐私数据，可以存储于附加存储器500中，也可以从附加数据处理电路600中或从其他的数据处理单元中获得。对于神经网络电路，电路的输入有训练好的神经网络权重和网络输入数据，其中神经网络权重是隐私数据，存储于存储层400中，网络输入数据是非隐私数据，可以存储于附加存储器500中，也可以从附加数据处理电路600中或从其他的数据处理单元中获得。
88.本公开至少一实施例还提供一种用于该数据安全芯片的操作方法，该操作方法包括如下步骤：
89.s100：将具有第一安全级的第一安全数据存储于存储层中；
90.s200：通过数据处理电路经数据传输导体结构接收存储于存储层中的第一安全数据，并对第一安全数据进行数据处理；
91.s300：通过数据处理电路接收具有第二安全级的第二安全数据并对第二安全数据进行数据处理。
92.其中，步骤s300还包括：数据处理电路通过总线接收存储于附加存储器中的第二安全数据。或者，步骤s300还包括：数据处理电路通过总线接收来自于附加数据处理电路中的第二安全数据。
93.其中，第一安全级的等级高于第二安全级，例如，第一安全级的数据为需要保护的敏感信息或隐私数据，第二安全级的数据为非隐私数据。例如，当数据处理电路为数据加密电路时，第一安全数据包括密钥数据，第二安全数据包括明文数据；当数据处理电路为神经网络电路时，第一安全数据包括权重参数数据，第二安全数据包括网络输入数据。
94.图11示出了一种电子装置101，该电子装置101包括数据安全芯片10，还包括电源电压芯片20和读写控制芯片30。
95.例如，电源电压芯片20与数据安全芯片10连接，且配置为给数据安全芯片10提供读操作或写操作所需要的电源电压，例如，第一读操作电压vp1或第二读操作电压vp2，以及第一写操作电压vs或第二写操作电压vr。
96.例如，读写控制芯片30与数据安全芯片10连接，且配置为根据不同的操作模式为数据安全芯片10的存储层400提供不同的操作电压。例如，读写控制芯片30可以控制电源电压芯片10为某一行(某一列)或多行(多列)的存储单元提供读操作电压或写操作电压。
97.上述电子装置的组成部分例如可以通过数字电路和/或模拟电路实现，本公开的实施例对此不作限制。描述于本公开实施例中所涉及到的单元或其他芯片可以通过软件的方式实现，也可以通过硬件的方式来实现。其中，单元或芯片的名称在某种情况下并不构成对其本身的限定。
98.虽然上文中已经用一般性说明及具体实施方式，对本公开作了详尽的描述，但在本公开实施例基础上，可以对之作一些修改或改进，这对本领域技术人员而言是显而易见的。因此，在不偏离本公开精神的基础上所做的这些修改或改进，均属于本公开要求保护的范围。
99.对于本公开，还有以下几点需要说明：
100.(1)本公开实施例附图只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。
101.(2)为了清晰起见，在用于描述本公开的实施例的附图中，层或区域的厚度被放大或缩小，即这些附图并非按照实际的比例绘制。
102.(3)在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。
103.以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，本公开的保护范围应以所述权利要求的保护范围为准。