一种碳化硅绝缘栅双极型晶体管及其制作方法

1.本发明属于半导体功率器件技术领域，具体涉及一种碳化硅绝缘栅双极型晶体管及其制作方法。


背景技术：

2.近年来，碳化硅(silicon carbide,sic)作为宽禁带半导体材料，因其出色的物理及电特性，越来越受到产业界的广泛关注。碳化硅(sic)在禁带宽度、临界击穿电场强度、电子饱和漂移速度、以及热导率方面都具有传统硅材料无法比拟的优势，尤其适用于高压、高频、大功率技术领域。碳化硅基功率器件由于降低了电子设备的功耗而被称为“绿色能源”器件，在绿色节能领域开始越来越多的替代硅基功率器件，推动了“新能源革命”的发展。碳化硅器件的主要市场应用包括智能电网、电动/混动汽车、风力发电、轨道交通等。
3.碳化硅绝缘栅双极型晶体管(sic igbt)是一种mos电压控制与双极晶体管相结合的复合器件。作为两种载流子导电器件，相比单极型器件具有更高的电流导通能力。沟槽型igbt相比于平面型igbt，能在不增加关断损耗的前提下，大幅度地降低导通压降。沟槽型sic igbt器件中p+屏蔽区主要有接地和浮空两种处理方式。反向阻断工作状态下，p+屏蔽区接地可以有效降低栅氧化层电场，增强器件氧化层可靠性，同时在关断状态下，p+屏蔽区作为空穴抽取路径，可以减小关断损耗，但导通工作状态时会降低漂移区的电导调制效应，从而增加器件的导通压降；p+屏蔽区浮空时，导通工作状态下可以抑制空穴被发射极抽取，增强漂移区的电导调制效应，降低了器件的导通压降，但会对器件的动态可靠性造成影响，同时在关断过程中不能利用p+屏蔽区作为空穴抽取路径，增大了关断损耗。因此，解决p+屏蔽区与器件导通特性和关断特性之间的矛盾关系仍然是沟槽型sic igbt最重要的挑战之一。
4.传统沟槽型sic igbt器件结构中，p+屏蔽区与发射极连接，可以有效降低器件反向阻断状态时沟槽底部的栅氧电场强度，从而提高器件的栅氧可靠性，关断状态时p+屏蔽区作为空穴抽取路径，可以减小关断损耗；但在导通工作状态时，漂移区中的空穴会通过p+屏蔽区被发射极抽走，从而降低了器件在漂移区的电导调制效应，增大了器件的导通压降。为了解决p+屏蔽区与器件导通特性和关断特性之间的矛盾关系，需要对沟槽型sic igbt器件结构进行改进，同时优化器件的导通压降和关断损耗。


技术实现要素：

5.本发明的目的在于：针对现有技术中碳化硅绝缘栅双极型晶体管所存在p+屏蔽区与器件导通特性和关断特性之间矛盾关系的挑战，提供了一种既能降低导通压降，又能减小关断损耗的碳化硅绝缘栅双极型晶体管结构。在传统沟槽型碳化硅绝缘栅双极型晶体管基础上，通过形成双沟槽栅结构，使p+屏蔽区通过双沟槽中间的p型电位调制区与发射极连接(即p+屏蔽区接地)，在反向阻断工作状态下，可以有效降低栅氧化层电场强度，增强器件氧化层可靠性；同时在关断状态下，p型电位调制区可以作为空穴额外抽取路径，加速空穴
被发射极收集，减小关断损耗；；在正向导通状态时，利用双沟槽对p型电位调制区的耗尽作用，使得p+屏蔽区处于浮空电位，抑制空穴被发射极收集，增强电导调制效应，提升器件正向导通能力；此外，本发明提供的制作工艺与现有半导体制作工艺相兼容，节约了器件制造成本。
6.为了实现上述目的，本发明采用如下技术方案：
7.一种碳化硅绝缘栅双极型晶体管，其元胞结构包括自下而上依次层叠设置的金属集电极15、第一导电类型碳化硅衬底1、第二导电类型碳化硅缓冲层2、第二导电类型碳化硅漂移区3、第二导电类型碳化硅电荷储存区4、栅介质层11、多晶硅栅12、层间介质层13和金属发射极14；在第二导电类型碳化硅电荷储存区4的表面具有两个凹槽，两个凹槽之间形成第一导电类型碳化硅电位调制区6，第一导电类型碳化硅电位调制区6上方是和第一导电类型碳化硅电位调制区6接触的第一导电类型碳化硅体接触区7，两个凹槽底部分别设置有第一导电类型碳化硅屏蔽区9；所述两个凹槽远离第一导电类型碳化硅电位调制区6的两侧分别具有一个第一导电类型碳化硅体区5，每个第一导电类型碳化硅体区5中具有彼此接触的第一导电类型碳化硅体接触区7和第二导电类型碳化硅源区8；每个第一导电类型碳化硅体区5中的第一导电类型碳化硅体接触区7及部分第二导电类型碳化硅源区8的上表面设置有欧姆合金层10；凹槽底部表面及其槽壁表面设置有与第一导电类型碳化硅屏蔽区9、第二导电类型碳化硅电荷储存区4、第一导电类型碳化硅体区5、第一导电类型碳化硅体接触区7、第二导电类型碳化硅源区8和第一导电类型碳化硅电位调制区6相接触的栅介质层11，栅介质层11内部是多晶硅栅12，栅介质层11和多晶硅栅12构成栅极结构；金属发射极14设置在欧姆合金层10上方且与之相接触，且金属发射极14与栅极结构之间通过层间介质层13相隔离。
8.作为优选方式，第一导电类型碳化硅为p型碳化硅，第二导电类型碳化硅为n型碳化硅。
9.作为优选方式，第一导电类型碳化硅为n型碳化硅，第二导电类型碳化硅为p型碳化硅。
10.本发明还提供一种所述的一种碳化硅绝缘栅双极型晶体管的制作方法，包括如下步骤：
11.步骤1：在第一导电类型碳化硅衬底1上依次制作第二导电类型碳化硅缓冲层2、第二导电类型碳化硅漂移区3和第二导电类型碳化硅电荷储存区4；
12.步骤2：通过离子注入工艺，在第二导电类型碳化硅电荷储存区4表面两侧形成第一导电类型碳化硅体区5；
13.步骤3：通过离子注入工艺，在第二导电类型碳化硅电荷储存区4中间区域形成第一导电类型碳化硅电位调制区6；
14.步骤4：通过离子注入工艺，在靠近第一导电类型碳化硅电位调制区6表面两侧形成第二导电类型碳化硅源区8；
15.步骤5：通过离子注入工艺，在第二导电类型碳化硅源区8两侧及第一导电类型碳化硅电位调制区6表面形成第一导电类型碳化硅体接触区7；
16.步骤6：在靠近两个第二导电类型碳化硅源区8两侧的表面刻蚀形成两个凹槽，两个凹槽之间预留一个中间区域，作为刻蚀后的第一导电类型碳化硅电位调制区6；
17.步骤7：通过离子注入工艺，在凹槽底部形成第一导电类型碳化硅屏蔽区9；
18.步骤8：通过淀积或者热氧化工艺，在两个凹槽中形成栅介质层11；
19.步骤9：通过淀积和刻蚀工艺，在栅介质层11内部形成多晶硅栅12；
20.步骤10：通过刻蚀、淀积及退火工艺，在半导体表面形成窗口露出第一导电类型碳化硅体接触区7和部分第二导电类型碳化硅源区8，并在第一导电类型碳化硅体接触区7和部分第二导电类型碳化硅源区8的上表面制作欧姆合金层10；
21.步骤11：通过淀积和刻蚀工艺，在半导体正面淀积层间介质层13；
22.步骤12：通过淀积工艺，在半导体背面形成金属集电极15；
23.步骤13：通过淀积和刻蚀工艺，在半导体表面形成金属发射极14。
24.作为优选方式，第一导电类型碳化硅为p型碳化硅，第二导电类型碳化硅为n型碳化硅。
25.作为优选方式，第一导电类型碳化硅为n型碳化硅，第二导电类型碳化硅为p型碳化硅。
26.本发明相比现有技术最显著的区别在于：器件利用双沟槽的特点，形成了p型电位调制区。器件在反向阻断工作状态下，p+屏蔽区通过p型电位调制区与发射极连接(即p+屏蔽区接地)，可以有效降低沟槽底部的栅氧电场强度，从而提高器件的栅氧可靠性；同时在器件关断状态时，p型电位调制区可以作为过剩空穴的额外抽取路径，加速空穴被发射极收集，减小拖尾电流，从而减小关断损耗。当器件在正向导通状态时，两个沟槽栅将p型电位调制区耗尽，使得p+屏蔽区处于浮空电位，抑制漂移区中的空穴通过p型电位调制区被发射极抽取，增强了体内双极载流子的电导调制效应，显著提高了正向导通电流能力。
27.相比现有技术，本发明的有益效果是：
28.相比传统绝缘栅双极型晶体管(igbt)，本发明提供的碳化硅绝缘栅双极型晶体管(sic igbt)不仅具有导通电流能力强、导通压降低的优点，而且具有关断损耗小的特点。在传统沟槽型结构的基础上，刻蚀形成双沟槽栅结构，通过两沟槽之间的p型电位调制区使p+屏蔽区处于接地或浮空状态。器件在反向阻断工作状态下，p+屏蔽区通过p型电位调制区与发射极连接(即p+屏蔽区接地)，可以有效降低器件阻断状态下沟槽底部的栅氧电场强度，从而提高器件的栅氧可靠性，同时在关断状态时，p型电位调制区可以作为空穴额外抽取路径，加速空穴被发射极收集，减小关断损耗；器件在正向导通状态下，利用双沟槽对p型电位调制区的耗尽作用，使得p+屏蔽区处于浮空电位，抑制了空穴被发射极收集，增强电导调制效应，提升了器件正向导通能力。此外，本发明提供的制作工艺与现有半导体制作工艺相兼容，节约了器件制造成本。
附图说明
29.图1是本发明实施例提供的sic igbt器件元胞结构的剖面示意图。
30.图2是本发明实施例提供的sic igbt器件结构在p型碳化硅衬底上制作得到n+碳化硅缓冲层、n碳化硅漂移区和n型碳化硅电荷储存区的示意图。
31.图3是本发明实施例提供的sic igbt器件结构形成两侧p型碳化硅体区的示意图。
32.图4是本发明实施例提供的sic igbt器件结构形成中间p型碳化硅电位调制区的示意图。
33.图5是本发明实施例提供的sic igbt器件结构形成n+碳化硅源区的示意图。
34.图6是本发明实施例提供的sic igbt器件结构形成p+碳化硅体接触区的示意图。
35.图7是本发明实施例提供的sic igbt器件结构刻蚀得到双凹槽区的示意图。
36.图8是本发明实施例提供的sic igbt器件结构形成p型碳化硅屏蔽区的示意图。
37.图9本发明实施例提供的sic igbt器件结构在凹槽内侧热氧化生长栅介质层以及填充形成多晶硅栅的示意图。
38.图10是本发明实施例提供的sic igbt器件结构形成欧姆合金层和层间介质层的示意图。
39.图11是本发明实施例提供的sic igbt器件结构形成金属发射极的示意图。
40.图12是本发明实施例提供的sic igbt器件结构形成金属集电极的示意图。
41.图中：1是第一导电类型碳化硅衬底，2是第二导电类型碳化硅缓冲层，3是第二导电类型碳化硅漂移区，4是第二导电类型碳化硅电荷储存区，5是第一导电类型碳化硅体区，6是第一导电类型碳化硅电位调制区，7是第一导电类型碳化硅体接触区，8是第二导电类型碳化硅源区，9是第一导电类型碳化硅屏蔽区，10是欧姆合金层，11为栅介质层，12是多晶硅栅，13是层间介质层，14为金属发射极，15为金属集电极。
具体实施方式
42.以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
43.实施例
44.如图1所示，本实施例提供一种碳化硅绝缘栅双极型晶体管，其元胞结构包括自下而上依次层叠设置的金属集电极15、第一导电类型碳化硅衬底1、第二导电类型碳化硅缓冲层2、第二导电类型碳化硅漂移区3、第二导电类型碳化硅电荷储存区4、栅介质层11、多晶硅栅12、层间介质层13和金属发射极14；在第二导电类型碳化硅电荷储存区4的表面具有两个凹槽，两个凹槽之间形成第一导电类型碳化硅电位调制区6，第一导电类型碳化硅电位调制区6上方是和第一导电类型碳化硅电位调制区6接触的第一导电类型碳化硅体接触区7，两个凹槽底部分别设置有第一导电类型碳化硅屏蔽区9；所述两个凹槽远离第一导电类型碳化硅电位调制区6的两侧分别具有一个第一导电类型碳化硅体区5，每个第一导电类型碳化硅体区5中具有彼此接触的第一导电类型碳化硅体接触区7和第二导电类型碳化硅源区8；每个第一导电类型碳化硅体区5中的第一导电类型碳化硅体接触区7及部分第二导电类型碳化硅源区8的上表面设置有欧姆合金层10；凹槽底部表面及其槽壁表面设置有与第一导电类型碳化硅屏蔽区9、第二导电类型碳化硅电荷储存区4、第一导电类型碳化硅体区5、第一导电类型碳化硅体接触区7、第二导电类型碳化硅源区8和第一导电类型碳化硅电位调制区6相接触的栅介质层11，栅介质层11内部是多晶硅栅12，栅介质层11和多晶硅栅12构成栅极结构；金属发射极14设置在欧姆合金层10上方且与之相接触，且金属发射极14与栅极结构之间通过层间介质层13相隔离。
45.第一导电类型碳化硅为p型碳化硅，第二导电类型碳化硅为n型碳化硅。
46.第一导电类型碳化硅为n型碳化硅，第二导电类型碳化硅为p型碳化硅。
47.本实施例还提供一种碳化硅绝缘栅双极型晶体管的制作方法，包括如下步骤：
48.步骤1：在第一导电类型碳化硅衬底1上依次制作第二导电类型碳化硅缓冲层2、第二导电类型碳化硅漂移区3和第二导电类型碳化硅电荷储存区4；如图2所示；
49.步骤2：通过离子注入工艺，在第二导电类型碳化硅电荷储存区4表面两侧形成第一导电类型碳化硅体区5；如图3所示；
50.步骤3：通过离子注入工艺，在第二导电类型碳化硅电荷储存区4中间区域形成第一导电类型碳化硅电位调制区6；如图4所示；
51.步骤4：通过离子注入工艺，在靠近第一导电类型碳化硅电位调制区6表面两侧形成第二导电类型碳化硅源区8；如图5所示；
52.步骤5：通过离子注入工艺，在第二导电类型碳化硅源区8两侧及第一导电类型碳化硅电位调制区6表面形成第一导电类型碳化硅体接触区7；如图6所示；
53.步骤6：在靠近两个第二导电类型碳化硅源区8两侧的表面刻蚀形成两个凹槽，两个凹槽之间预留一个中间区域，作为刻蚀后的第一导电类型碳化硅电位调制区6；如图7所示；
54.步骤7：通过离子注入工艺，在凹槽底部形成第一导电类型碳化硅屏蔽区9；如图8所示；
55.步骤8：通过淀积或者热氧化工艺，在两个凹槽中形成栅介质层11；
56.步骤9：通过淀积和刻蚀工艺，在栅介质层11内部形成多晶硅栅12；如图9所示；
57.步骤10：通过刻蚀、淀积及退火工艺，在半导体表面形成窗口露出第一导电类型碳化硅体接触区7和部分第二导电类型碳化硅源区8，并在第一导电类型碳化硅体接触区7和部分第二导电类型碳化硅源区8的上表面制作欧姆合金层10；
58.步骤11：通过淀积和刻蚀工艺，在半导体正面淀积层间介质层13；如图10所示；
59.步骤12：通过淀积工艺，在半导体背面形成金属集电极15；如图11所示；
60.步骤13：通过淀积和刻蚀工艺，在半导体表面形成金属发射极14。如图12所示。
61.第一导电类型碳化硅为p型碳化硅，第二导电类型碳化硅为n型碳化硅。
62.第一导电类型碳化硅为n型碳化硅，第二导电类型碳化硅为p型碳化硅。
63.在附图中相同的标号表示相同或者相似的结构。本发明提供的sic igbt器件可以是n沟道igbt器件，也可以是p沟道igbt器件，
64.下面以n沟道igbt器件为例进行说明，所属领域技术人员在公开n沟道igbt器件的基础上能够清楚p沟道igbt器件的结构及工作原理。
65.以n型碳化硅绝缘栅双极型晶体管为例对本发明器件的工作原理进行说明，如图1所示，当栅极电压与发射极电压差值达到沟槽栅的开启电压时，此时在发射极与n型外延层之间会形成电子沟道。若金属集电极15为高电位，金属发射极14为低电位，并且二者之间的电压差大于3v的话，电子会通过垂直沟道从金属发射极14通过n型碳化硅电荷储存区4进入n型碳化硅漂移区3，同时空穴也由金属集电极15进入第二导电类型碳化硅漂移区3。相比于传统的sic igbt器件，本发明结构在反向阻断工作状态时，p+屏蔽区通过两个沟槽栅形成的p型电位调制区与发射极连接(即p+屏蔽区接地)，可以有效降低器件沟槽底部的栅氧电场强度，提高了器件的栅氧可靠性；同时，p型电位调制区可以在关断状态时为n型碳化硅漂
移区中过剩空穴提供额外抽取路径，加速空穴被发射极抽取，减小关断期间的拖尾电流，从而减小sic igbt的关断损耗。当器件导通状态时，利用两个沟槽栅对p型电位调制区的耗尽作用，使得p+屏蔽区处于浮空电位，抑制n型碳化硅漂移区中的空穴被发射极收集，提高了导通状态时空穴储存在漂移区的数量，由于n型碳化硅漂移区要保持电中性，注入的电子数量要与注入的空穴数量相等，空穴数量的增多会导致电子数量的增多，所以相比于传统沟槽型结构，本发明n型碳化硅漂移区中的载流子总数量增多，电导调制效应更显著，增强了正向电流能力，进一步减小sic igbt的导通损耗。
66.上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。