阵列基板及显示面板的制作方法

1.本技术涉及显示技术领域，尤其涉及一种阵列基板及显示面板。


背景技术：

2.随着显示面板的发展，屏内集成技术成为显示面板的重要发展方向之一。例如，屏内环境光技术、光学指纹技术、温度传感器等，将光、热等信号转换成能被读取的电信号，以获取对应的光信号或热信号。
3.在现有集成感光二极管的显示面板中，感光二极管除了接收目标光线外，还接收面内经反射或侧面入射等非目标光线，导致感光二极管探测外界光线的灵敏度较低。


技术实现要素：

4.本技术提供一种阵列基板及显示面板，以解决现有感光二极管探测外界光线的灵敏度较低的技术问题。
5.为解决上述方案，本技术提供的技术方案如下：
6.本技术提供一种阵列基板，所述阵列基板包括衬底基板和设置于所述衬底基板上的感光二极管，所述感光二极管包括：
7.第一栅极，设置于所述衬底基板上；
8.感光层，设置于所述第一栅极上，所述感光层包括第一感光部以及与所述第一感光部连接的凸起部，所述凸起部设置于所述第一感光部远离所述第一栅极的一侧；以及
9.第二栅极，设置于所述感光层上，所述第二栅极包括主体部以及与所述主体部连接的侧壁部，所述侧壁部从所述主体部向所述感光层延伸以及与所述感光层分离设置，所述主体部和所述侧壁部形成朝向所述凸起部的凹腔；
10.其中，至少部分所述凸起部位于所述凹腔内。
11.在本技术实施例提供的阵列基板中，所述感光层在所述第一栅极上的正投影位于所述第一栅极内，所述感光层在所述主体部上的正投影位于所述主体部内。
12.在本技术实施例提供的阵列基板中，所述感光二极管还包括：
13.第一欧姆接触层，设置于所述第一感光部上；以及
14.第一源漏极层，设置于所述第一欧姆接触层上；
15.其中，所述第一感光部包括第一子感光部以及位于所述第一子感光部两侧的第二子感光部，所述第一子感光部与所述凸起部对应且连接，所述第二子感光部与所述第一欧姆接触层连接。
16.在本技术实施例提供的阵列基板中，所述阵列基板还包括位于所述感光二极管一侧的驱动晶体管，所述驱动晶体管包括：
17.有源层，设置于所述衬底基板上；
18.栅极绝缘层，设置于所述衬底基板上并覆盖所述有源层；
19.第三栅极，设置于所述有源层上，且与所述有源层对应；
20.第一层间绝缘层，设置于所述栅极绝缘层上并覆盖所述第三栅极；
21.第二层间绝缘层，设置于所述第一层间绝缘层上；
22.第二欧姆接触层，设置于所述第二层间绝缘层上；以及
23.第二源漏极层，设置于所述第二欧姆接触层上；
24.其中，所述第一栅极与所述第三栅极间隔设置于所述栅极绝缘层上，所述第一源漏极层与所述衬底基板的间距大于所述第二源漏极层与所述衬底基板的间距。
25.在本技术实施例提供的阵列基板中，所述第二层间绝缘层上设置有第一过孔，所述第一过孔贯穿所述第二层间绝缘层并暴露出所述第二子感光部，所述第一欧姆接触层填充所述第一过孔；
26.所述第二层间绝缘层还分别设置有第二过孔，所述第二过孔均贯穿所述第二层间绝缘层、所述第一层间绝缘层以及部分所述栅极绝缘层并暴露出所述有源层，所述第二欧姆接触层填充所述第二过孔。
27.在本技术实施例提供的阵列基板中，所述阵列基板还包括设置于所述第二层间绝缘层上的平坦化层，所述平坦化层设置有第三过孔，所述侧壁部设置于所述第三过孔的侧壁上；
28.其中，所述主体部包括第一子主体部以及位于所述第一子主体部两端的第二子主体部，所述第一子主体部位于所述第三过孔内，且所述凸起部在所述第一子主体部上的正投影位于所述第一子主体部内；
29.所述第二子主体部包括设置于所述平坦化层上的平坦部以及设置于所述第三过孔的侧壁上的连接部，所述连接部的一端分别与所述第一子主体部和所述侧壁部连接，所述连接部的另一端与所述平坦部连接；
30.其中，所述第一子主体部与所述连接部形成一开口结构，所述开口结构的开口方向与所述凹腔的开口方向相反。
31.在本技术实施例提供的阵列基板中，所述驱动晶体管还包括：
32.公共电极层，设置于所述第二源漏极层上；以及
33.像素电极层，设置于所述公共电极层上，所述像素电极层与所述第二源漏极层电连接；
34.其中，所述公共电极层与部分所述主体部同层，且所述公共电极层与所述主体部绝缘设置。
35.在本技术实施例提供的阵列基板中，所述阵列基板还包括设置于所述驱动晶体管中远离所述感光二极管一侧的的搭接部，所述搭接部包括：
36.栅极走线层，设置于所述衬底基板上，且与所述第一栅极同层且间隔设置；
37.源漏极走线层，设置于所述第二层间绝缘层上，且与所述第二源漏极层同层设置；
38.公共走线层，设置于所述源漏极走线层上，且与所述主体部同层设置；以及
39.搭接电极层，与所述像素电极层同层且绝缘设置；
40.其中，所述源漏极走线层通过所述搭接电极层与所述栅极走线层电连接，所述第二栅极通过所述公共走线层与所述源漏极走线层电连接。
41.在本技术实施例提供的阵列基板中，输入所述第一栅极的电压为正向电压，输入所述第二栅极的电压为负向电压。
42.相应地，本技术实施例又提供一种显示面板，包括如上述任一项所述的阵列基板。
43.有益效果：本技术公开了一种阵列基板及显示面板，所述阵列基板包括衬底基板和设置于所述衬底基板上的感光二极管，所述感光二极管包括设置于所述衬底基板上的第一栅极、设置于所述第一栅极上的感光层以及设置于所述感光层上第二栅极，所述感光层包括第一感光部以及与所述第一感光部连接的凸起部，所述凸起部设置于所述第一感光部远离所述第一栅极的一侧，所述第二栅极包括主体部以及与所述主体部连接的侧壁部，所述侧壁部从所述主体部向所述感光层延伸以及与所述感光层分离设置，所述主体部和所述侧壁部形成朝向所述凸起部的凹腔，其中，至少部分所述凸起部位于所述凹腔内；本技术中的所述感光层包括设置于所述第一感光部远离所述第一栅极的一侧的所述凸起部，且所述第二栅极包括主体部以及从所述主体部向所述感光层延伸以及与所述感光层分离设置的侧壁部，所述主体部和所述侧壁部形成朝向所述凸起部的凹腔，且将至少部分所述凸起部位于所述凹腔内，以使所述第二栅极将所述凸起部三面包围，减小了所述主体部与所述感光层在垂直于所述衬底基板方向的间距的同时，增大了所述第二栅极与所述感光层在平行于所述衬底基板方向的重叠面积，进而增强了所述第二栅极通电时对所述感光层的电子排斥力，从而提高了所述第二栅极对所述感光二极管的控制能力，进一步增加了所述感光二极管探测外界光线的灵敏度。
附图说明
44.下面结合附图，通过对本技术的具体实施方式详细描述，将使本技术的技术方案及其它有益效果显而易见。
45.图1a为本技术阵列基板的剖面图；
46.图1b为本技术阵列基板在图1a中aa处的放大示意图；
47.图2为本技术实施例的阵列基板中感光二极管探测光线的原理示意图；
48.图3为本技术阵列基板的制作方法步骤图；
49.图4a至图4f为本技术阵列基板的制作方法的工艺图。
具体实施方式
50.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
51.请参阅图1a至图4f，本技术提供一种阵列基板100，所述阵列基板100包括衬底基板110和设置于所述衬底基板110上的感光二极管101，所述感光二极管101包括设置于所述衬底基板110上的第一栅极171、设置于所述第一栅极171上的感光层190以及设置于所述感光层190上第二栅极251；
52.其中，所述感光层190包括第一感光部192以及与所述第一感光部192连接的凸起部191，所述凸起部191设置于所述第一感光部192远离所述第一栅极171的一侧，所述第二栅极251包括主体部2511以及与所述主体部2511连接的侧壁部2512，所述侧壁部2512从所述主体部2511向所述感光层190延伸以及与所述感光层190分离设置，所述主体部2511和所
述侧壁部2512形成朝向所述凸起部191的凹腔104；
53.其中，至少部分所述凸起部191位于所述凹腔104内。
54.本技术中的所述感光层190包括设置于所述第一感光部192远离所述第一栅极171的一侧的所述凸起部191，且所述第二栅极251包括主体部2511以及从所述主体部2511向所述感光层190延伸以及与所述感光层190分离设置的侧壁部2512，所述主体部2511和所述侧壁部2512形成朝向所述凸起部191的凹腔104，且将至少部分所述凸起部191位于所述凹腔104内，以使所述第二栅极251将所述凸起部191三面包围，减小了所述主体部2511与所述感光层190在垂直于所述衬底基板110方向的间距的同时，增大了所述第二栅极251与所述感光层190在平行于所述衬底基板110方向的重叠面积，进而增强了所述第二栅极251通电时对所述感光层190的电子排斥力，从而提高了所述第二栅极251对所述感光二极管101的控制能力，进一步增加了所述感光二极管101探测外界光线的灵敏度。
55.现结合具体实施例对本技术的技术方案进行描述。
56.请参阅图1a以及图1b，图1a为本技术实施例提供的阵列基板100的剖面图，图1b为本技术阵列基板在图1a中aa处的放大示意图。其中，在本技术实施例中，所述阵列基板100可以包括衬底基板110和位于所述衬底基板110上的阵列结构层。
57.在本实施例中，所述衬底基板110的材料可以为玻璃、石英或聚酰亚胺等材料制备。所述阵列结构层可以包括多个薄膜晶体管、多个感光二极管101以及多层金属走线层。具体地，所述阵列结构层包括感光二极管101所述感光二极管101、驱动晶体管102位于所述感光二极管101一侧的驱动晶体管102以及位于搭接部103内的多条金属走线层，所述搭接部103位于驱动晶体管102远离所述感光二极管101的一侧，所述感光二极管101用于探测外界的光线。
58.在本实施例中，所述驱动晶体管102可以为蚀刻阻挡型、背沟道蚀刻型等结构，具体没有限制。
59.在本技术的阵列基板100中，请参阅图1a以及图1b，所述阵列结构层可以包括：
60.遮光层120，所述遮光层120位于所述驱动晶体管102内且设置于所述衬底基板110上，所述遮光层120用于遮挡外部光线从底部进入所述驱动晶体管102内，所述遮光层120的材料可以由黑色的遮光材料构成，例如黑色遮光金属或者黑色有机材料等。
61.第一缓冲层130以及第二缓冲层140，所述第一缓冲层130设置于所述衬底基板110上且覆盖所述遮光层120，所述第二缓冲层140设置于所述第一缓冲层130上；所述第一缓冲层130以及所述第二缓冲层140用于隔绝所述遮光层120以及上层金属材料，所述第一缓冲层130以及所述第二缓冲层140的材料可包括氮元素、硅元素以及氧元素组成的化合物构成，例如单层的氧化硅膜层，或者氧化硅-氮化硅的叠层结构。
62.在本技术实施例中，所述第一缓冲层130的材料为硅氮化物，所述第二缓冲层140的材料为硅氧化物。
63.有源层150，所述有源层150位于所述驱动晶体管102内驱动晶体管102设置于所述第二缓冲层140上，所述有源层150的材料可以为igzo(铟镓锌氧化物)、a-si(非晶硅)或ltps(低温多晶硅)的任意一种，例如本技术中的有源层150的材料可以为poly-si(多晶硅)。
64.在本实施例中，所述有源层150包括非掺杂部以及位于所述非掺杂部两端的掺杂
部，第二欧姆接触层222与所述掺杂部电连接；
65.其中，所述非掺杂部的材料为多晶硅，所述掺杂部的材料为轻掺杂磷离子的多晶硅；所述有源层150的两端经过磷离子轻掺杂(nm)形成所述有源层150的导体化部分(即为所述有源层150的掺杂部)，有利于与后续制程的金属材料电连接。
66.栅极绝缘层160，所述栅极绝缘层160设置于所述第二缓冲层140上，所述栅极绝缘层160覆盖所述有源层150，所述栅极绝缘层160整层铺设，以使所述有源层150和所述栅极绝缘层160上的导电层分离设置，所述栅极绝缘层160的材料可以为硅氧化物。
67.第一金属层170，所述第一金属层170设置于所述栅极绝缘层160上，所述第一金属层170可以包括对应于所述感光二极管101内的第一栅极171、对应于所述驱动晶体管102内的第三栅极172以及对应于所述搭接部103的栅极走线层173，所述第三栅极172与所述第一栅极171间隔设置，所述栅极走线层173与所述第三栅极172间隔设置；其中，所述第三栅极172在所述有源层150上的正投影位于所述有源层150上。
68.在本技术实施例中，所述第一金属层170的材料可以为铜、钼或者钼钛合金等。
69.第一层间绝缘层180，所述第一层间绝缘层180设置于所述第一金属层170上，所述第一层间绝缘层180整层铺设，所述第一层间绝缘层180的材料可以为氮氧硅组合的无机物或者具有平坦性的有机材料构成。在本技术实施例中，所述第一层间绝缘层180的材料为硅氮化物。
70.感光层190，设置于所述第一层间绝缘层180上，所述感光层190设置于所述感光二极管101内，且所述感光层190在所述第一栅极171上的正投影位于所述第一栅极171内。
71.在本技术实施例中，所述感光层190包括第一感光部192以及与所述第一感光部192连接的凸起部191，所述凸起部191设置于所述第一感光部192远离所述第一栅极171的一侧；所述第一感光部192包括第一子感光部1921以及位于所述第一子感光部1921两侧的第二子感光部1922，所述第一子感光部1921与所述凸起部191连接，所述第二子感光部1922与第一欧姆接触层221连接；
72.其中，所述凸起部191的厚度大于所述第一感光部192的厚度，所述感光层190的材料为非晶硅。第二层间绝缘层210，所述第二层间绝缘层210设置于所述第一层间绝缘层180上，所述第二层间绝缘层210整层铺设且完全覆盖所述感光层190。
73.请参阅图1a、图1b以及图4c，在本技术实施例中，所述第二层间绝缘层210包括第一过孔211以及第二过孔212，所述第一过孔211贯穿部分所述第二层间绝缘层210，以使部分所述第二子感光部1922第一感光部192裸露，所述第二过孔212贯穿所述第二层间绝缘层210、所述第一层间绝缘层180以及部分所述栅极绝缘层160，以使所述有源层150的导体化部分裸露；所述第二层间绝缘层210的材料可以和所述第一层间绝缘层180的材料相等；具体地，所述第二层间绝缘层210的材料为硅氧化物。第一半导体掺杂层220，设置于所述第二层间绝缘层210上；所述第一半导体掺杂层220包括间隔设置的第一欧姆接触层221、第二欧姆接触层222以及第三欧姆接触层223，所述第一欧姆接触层221对应于所述感光二极管101内且填充所述第一过孔211，所述第二欧姆接触层222对应于所述驱动晶体管102且填充所述第二过孔212，所述第三欧姆接触层223对应于所述搭接部103内。其中，所述第一过孔211具有两个子过孔，所述第二过孔212具有两个子过孔。
74.在本技术实施例中，所述第一半导体掺杂层220的材料为掺杂有磷离子的非晶硅
(n
+
a-si)。
75.第二金属层230，所述第二金属层230设置于所述第一半导体掺杂层220上，所述第二金属层230可以包括对应于所述搭接部103的源漏极走线层233、构成所述感光二极管的第一源漏极层231和构成所述驱动晶体管的第二源漏极层232，所述第一源漏极层231与所述衬底基板110的间距大于所述第二源漏极层232与所述衬底基板110的间距。
76.在本实施例中，所述第一源漏极层231通过所述第一欧姆接触层221与所述第二子感光部1922第一感光部192电连接，所述第二源漏极层232通过所述第二欧姆接触层222与所述有源层150的所述导体化部分电连接。
77.在本实施例中，所述第二金属层230的材料可以为铜或钼钛合金，铜或钛等。
78.平坦化层240，所述平坦化层240设置于所述第二层间绝缘层210上，所述平坦化层240整层铺设。
79.在本技术实施例中，请参阅图1a、图1b以及图4d，所述平坦化层240包括设置于所述感光二极管101内的第三过孔241、设置于所述驱动晶体管102的第四过孔242、以及设置于所述搭接部103的第五过孔243、第六过孔244和第七过孔245，所述第三过孔241使部分所述第二层间绝缘层210裸露，所述第四过孔242使部分所述第二源漏极层232裸露，所述第五过孔243以及所述第六过孔244使部分所述源漏极走线层233裸露，所述第七过孔245使部分所述栅极走线层173裸露。
80.在本实施例中，所述平坦化层240的材料可以为氮氧硅组合的无机物或者具有平坦性的有机材料构成。第三金属层250，所述第三金属层250包括间隔设置的第二栅极251、公共电极层252以及公共走线层253，所述第二栅极251位于所述感光二极管101且覆盖所述第一过孔211，所述公共电极层252位于所述驱动晶体管102，所述公共走线层253位于所述搭接部103且覆盖所述第五过孔243。
81.在本技术实施例中，所述第二栅极251包括主体部2511以及与所述主体部2511连接的侧壁部2512，所述侧壁部2512位于所述主体部2511靠近所述衬底基板110的一侧，且所述侧壁部2512从所述主体部2511向所述感光层190延伸以及与所述感光层190分离设置，所述主体部2511和所述侧壁部2512形成朝向所述凸起部191的凹腔104；
82.其中，至少部分所述凸起部191位于所述凹腔104内；这样设计可以使所述第二栅极251将所述凸起部191形成三面包围，以提高所述第二栅极251对所述感光二极管101的控制能力，由此增加所述感光二极管101探测外界光线的灵敏度。在本技术实施例中，所述第三金属层250的材料可以为氧化铟锡等透明导电材料构成。
83.在本实施例中，请参阅图1a以及图1b，所述侧壁部2512设置于所述第三过孔241的侧壁上；
84.其中，所述主体部2511包括第一子主体部25111以及位于所述第一子主体部25111两端的第二子主体部25112，所述第一子主体部25111位于所述第三过孔241内，且所述凸起部191在所述第一子主体部25111上的正投影位于所述第一子主体部25111内；
85.所述第二子主体部25112包括设置于所述平坦化层240上的平坦部251121以及设置于所述第三过孔241的侧壁上的连接部251122，所述连接部251121的一端分别与所述第一子主体部25111和所述侧壁部2512连接，所述连接部251122的另一端与所述平坦部251121连接；
86.其中，所述第一子主体部25111与两个所述连接部251122形成一开口结构2510，所述开口结构2510的开口方向与所述凹腔104的开口方向相反。
87.钝化层260，所述钝化层260设置于所述平坦化层240上，所述钝化层260整层铺设且完全覆盖所述第三金属层250，所述钝化层260的材料可以为氮氧硅组合的无机物或者具有平坦性的有机材料构成。
88.第四金属层270，所述第四金属层270设置于所述钝化层260上，所述第四金属层270包括设置于所述驱动晶体管102内的多个像素电极层271以及设置于所述搭接部103的搭接电极层272，所述像素电极层271通过所述第四过孔242与所述第二源漏极层232电连接，所述搭接电极层272的一端通过所述第五过孔243与所述源漏极走线层233电连接，所述搭接电极层272的另一端通过所述第六过孔244与所述栅极走线层173电连接，从而使得所述第二栅极251通过所述公共走线层253与所述源漏极走线层233电连接，所述源漏极走线层233通过所述搭接电极层272与所述栅极走线层173电连接。
89.在本技术实施例中，所述第四金属层270的材料可以为氧化铟锡等透明导电材料构成。
90.在本技术的上述实施例中，由于所述感光层190的材料为非晶硅，在吸收入射光线的情况下，所述凸起部191的厚度越大，所述感光层190所能吸收的光线总量的上限越高，因此在尺寸允许的情况，所述凸起部191的厚度尽可能的增加，避免因入射光线达到所述感光层190的吸收上限，而导致所述感光二极管的测量结果存在误差。
91.请参阅图1a以及图1b，所述主体部2511与所述凸起部191的间距d1大于或等于所述侧壁部2512与所述凸起部191的间距d2，这样设置可以进一步增强所述感光二极管101对侧面入射光线的灵敏度。
92.在本技术的另一种实施例中，所述主体部2511与所述凸起部191的间距d1小于所述侧壁部2512与所述凸起部191的间距d2，这样设置可以进一步增强所述感光二极管101对垂直于所述衬底基板110方向的入射光线的灵敏度。
93.在本技术的一种实施例中，输入所述第一栅极171的电压为正向电压，输入所述第二栅极251的电压为负向电压。这样设置是为了使所述第一栅极171对所述感光层190产生一个电子排斥力，且使所述第二栅极251对所述感光层190产生一个电子吸附力。请参阅图2，图2为本技术实施例的阵列基板100中感光二极管101探测光线的原理示意图；其中，当所述感光二极管101开始工作时，输入所述第二栅极251的电压(v
tg1
以及v
tg2
)为负向电压，排斥电子，此时靠近所述第二栅极251的部分所述感光层190类似于p型半导体层195(空穴型半导体，即空穴浓度远大于自由电子浓度的杂质半导体)。同时，输入所述第一栅极171的电压(v
bg
)为正向电压，吸引电子，此时靠近所述第一栅极171的部分所述感光层190类似于n型半导体层193(也称为电子型半导体，即自由电子浓度远大于空穴浓度的杂质半导体)，所述感光层190的中间区域形成垂直光电二极管的i型半导体层194(也叫本征层)。
94.具体地，当外界光线充足时，入射光子的能量(hv)大于所述感光层190的带隙能进入到所述感光层190的中间区域，每个吸收的光子产生一个电子-空穴对。由于本征层存在势垒电场ei，因此这些电子-空穴对承受强大的力。该力将两对分开，电荷载流子沿相反方向移动，并产生电流。因此，光能被转换成电能。
95.本技术公开了一种阵列基板100，所述阵列基板100包括衬底基板110和设置于所
述衬底基板110上的感光二极管101，所述感光二极管101包括设置于所述衬底基板110上的第一栅极171、设置于所述第一栅极171上的感光层190以及设置于所述感光层190上第二栅极251；所述感光层190包括第一感光部192以及与所述第一感光部192连接的凸起部191，所述凸起部191设置于所述第一感光部192远离所述第一栅极171的一侧，所述第二栅极251包括主体部2511以及与所述主体部2511连接的侧壁部2512，所述侧壁部2512从所述主体部2511向所述感光层190延伸以及与所述感光层190分离设置，所述主体部2511和所述侧壁部2512形成朝向所述凸起部191的凹腔104,其中，至少部分所述凸起部191位于所述凹腔104内；
96.本技术中的所述感光层190包括设置于所述第一感光部192远离所述第一栅极171的一侧的所述凸起部191，且所述第二栅极251包括主体部2511以及从所述主体部2511向所述感光层190延伸以及与所述感光层190分离设置的侧壁部2512，所述主体部2511和所述侧壁部2512形成朝向所述凸起部191的凹腔104，且将至少部分所述凸起部191位于所述凹腔104内，以使所述第二栅极251将所述凸起部191三面包围，减小了所述主体部2511与所述感光层190在垂直于所述衬底基板110方向的间距的同时，增大了所述第二栅极251与所述感光层190在平行于所述衬底基板110方向的重叠面积，进而增强了所述第二栅极251通电时对所述感光层190的电子排斥力，从而提高了所述第二栅极251对所述感光二极管101的控制能力，进一步增加了所述感光二极管101探测外界光线的灵敏度。
97.请参阅图3，本技术还提出了一种阵列基板100的制作方法，所述阵列基板100包括相连接的感光二极管101和驱动晶体管102，所述阵列基板100的制作方法包括：
98.s10、在一衬底基板110上形成第一栅极171。
99.具体地，所述s10还包括：
100.在一衬底基板110上依次形成遮光层120、第一缓冲层130、第二缓冲层140、有源层150、栅极绝缘层160以及第一金属层170，所述第一金属层170包括间隔设置的第一栅极171、第三栅极172以及栅极走线层173。其中，请参阅图4a，所述衬底基板110的材料可以为玻璃、石英或聚酰亚胺等材料制备。
101.请参阅图4a，所述遮光层120位于所述驱动晶体管102内且设置于所述衬底基板110上，所述遮光层120用于遮挡外部光线从底部进入所述驱动晶体管内，所述遮光层120的材料可以由黑色的遮光材料构成，例如黑色遮光金属或者黑色有机材料等。
102.请参阅图4a，所述第一缓冲层130设置于所述衬底基板110上且覆盖所述遮光层120，所述第二缓冲层140设置于所述第一缓冲层130上；所述第一缓冲层130以及所述第二缓冲层140用于隔绝所述遮光层120以及上层金属材料，所述第一缓冲层130以及所述第二缓冲层140的材料可包括氮元素、硅元素以及氧元素组成的化合物构成，例如单层的氧化硅膜层，或者氧化硅-氮化硅的叠层结构。
103.请参阅图4a，所述有源层150设置于所述第二缓冲层140上，所述有源材料层的材料可以为igzo(铟镓锌氧化物)、a-si(非晶硅)或ltps(低温多晶硅)的任意一种，例如本技术中的有源层150的材料可以为poly-si(多晶硅)。
104.请参阅图4a，所述栅极绝缘层160设置于所述第二缓冲层140上，所述栅极绝缘层160覆盖所述有源层150，所述栅极绝缘层160整层铺设，以使所述有源层150和所述栅极绝缘层160上的导电层分离设置，所述栅极绝缘层160的材料可以为硅氧化物。
105.请参阅图4a，所述第一金属层170设置于所述栅极绝缘层160上，所述第一金属层170可以包括对应于所述感光二极管101的第一栅极171、对应于所述驱动晶体管102的第三栅极172以及对应于所述搭接部103的栅极走线层173，所述第三栅极172与所述第一栅极171间隔设置，所述栅极走线层173与所述第三栅极172间隔设置；其中，所述第三栅极172在所述有源层150上的正投影位于所述有源层150上。
106.在本技术实施例中，所述第一金属层170的材料可以为铜、钼或者钼钛合金等。
107.请参阅图4a，以所述第三栅极172为模板对所述有源层150的两端进行磷离子轻掺杂(nm)，形成所述有源层150的导体化部分，有利于与后续制程的金属材料电连接。
108.s20、在所述第一栅极171上形成感光层190，所述感光层190包括第一感光部192以及与所述第一感光部192连接的凸起部191，所述凸起部191设置于所述第一感光部192远离所述第一栅极171的一侧。
109.具体地，所述s20还包括：
110.请参阅图4b，在所述栅极绝缘层160上形成第一层间绝缘层180，以及在所述层间绝缘层上形成感光层190。请参阅图4b，所述第一层间绝缘层180设置于所述第一金属层170上，所述第一层间绝缘层180整层铺设，所述第一层间绝缘层180的材料可以为氮氧硅组合的无机物或者具有平坦性的有机材料构成。在本技术实施例中，所述第一层间绝缘层180的材料为硅氮化物。
111.请参阅图4b，所述感光层190设置于所述第一层间绝缘层180上，所述感光层190利用半色调掩膜板曝光、并且经过第一次刻蚀、光阻灰化、第二次刻蚀步骤形成，所述感光层190设置于所述感光二极管101内，且所述感光层190在所述第一栅极171上的正投影位于所述第一栅极171内。
112.在本技术实施例中，所述感光层190包括第一感光部192以及与所述第一感光部192连接的凸起部191，所述凸起部191设置于所述第一感光部192远离所述第一栅极171的一侧；
113.其中，所述第一感光部192包括第一子感光部1921以及位于所述第一子感光部1921两侧的第二子感光部1922，所述第一子感光部1921与所述凸起部191连接，所述凸起部191的厚度大于所述第一感光部192的厚度；上述设计有利于所述第二栅极251对所述感光层190形成三面包围结构。具体地，所述感光层190的材料为非晶硅。
114.s30、在所述感光层190上形成第二栅极251，所述第二栅极251包括主体部2511以及与所述主体部2511连接的侧壁部2512，所述侧壁部2512从所述主体部2511向所述感光层190延伸以及与所述感光层190分离设置，所述主体部2511和所述侧壁部2512形成朝向所述凸起部191的凹腔104，其中，至少部分所述凸起部191位于所述凹腔104内。
115.具体地，所述s30还包括：
116.首先，在所述第一层间绝缘层180上依次形成第二层间绝缘层210、第一半导体掺杂层220以及第二金属层230，所述第二金属层230包括间隔设置的第一源漏极层231、以及第二源漏极层232，所述第一源漏极层231与所述感光层190电连接，所述第二源漏极层232与所述有源层150电连接。
117.请参阅图4c，所述第二层间绝缘层210通过化学气相沉积法形成，所述第二层间绝缘层210设置于所述第一层间绝缘层180上，所述第二层间绝缘层210整层铺设且完全覆盖
所述感光层190。
118.请参阅图4c，在本技术实施例中，所述第二层间绝缘层210通过曝光以及刻蚀等步骤形成第一过孔211以及第二过孔212，所述第一过孔211贯穿部分所述第二层间绝缘层210，以使部分所述第一感光部192裸露，所述第二过孔212贯穿所述第二层间绝缘层210、所述第一层间绝缘层180以及部分所述栅极绝缘层160，以使所述有源层150的导体化部分裸露；所述第二层间绝缘层210的材料可以和所述第一层间绝缘层180的材料相等；具体地，所述第二层间绝缘层210的材料为硅氧化物。
119.请参阅图4c，所述第一半导体掺杂层220设置于所述第二层间绝缘层210上；所述第一半导体掺杂层220包括间隔设置的第一欧姆接触层221、第二欧姆接触层222以及第三欧姆接触层223，所述第一欧姆接触层221对应于所述感光二极管101且填充所述第一过孔211，所述第二欧姆接触层222对应于所述驱动晶体管102且填充所述第二过孔212，所述第三欧姆接触层223对应于所述搭接部103。在本技术实施例中，所述第一半导体掺杂层220的材料为掺杂有磷离子的非晶硅(n
+
a-si)。
120.请参阅图4c，所述第二金属层230设置于所述第一半导体掺杂层220上，所述第二金属层230通过曝光以及刻蚀等步骤形成对应于所述搭接部103的源漏极走线层233、构成所述感光二极管的第一源漏极层231和构成所述驱动晶体管的第二源漏极层232。
121.在本实施例中，所述第一源漏极层231通过所述第一欧姆接触层221与所述感光层190的所述第一感光部192电连接，所述第二源漏极层232通过所述第二欧姆接触层222与所述有源层150的所述导体化部分电连接。
122.在本实施例中，所述第二金属层230的材料可以为铜或钼钛合金，铜或钛等。
123.其次，在所述第二层间绝缘层210上形成平坦化层240。
124.请参阅图4d，利用涂布工艺在所述第二层间绝缘层210上形成平坦化层240，所述平坦化层240设置于所述第二层间绝缘层210上，所述平坦化层240整层铺设，所述平坦化层240包括设置于所述感光二极管101的第三过孔241、设置于所述驱动晶体管102的第四过孔242、以及设置于所述搭接部103的第五过孔243、第六过孔244和第七过孔245，所述第三过孔241使部分所述第二层间绝缘层210裸露，所述第四过孔242使部分所述第二源漏极层232裸露，所述第五过孔243以及所述六过孔使部分所述源漏极走线层233裸露，所述第七过孔245使部分所述栅极走线层173裸露。
125.在本实施例中，所述平坦化层240的材料可以为氮氧硅组合的无机物或者具有平坦性的有机材料构成。
126.之后，在所述平坦化层240上形成第三金属层250，所述第三金属层250包括间隔设置的第二栅极251、公共电极层252以及公共走线层253。
127.请参阅图4e，所述第三金属层250包括间隔设置的第二栅极251、公共电极层252以及公共走线层253，所述第二栅极251位于所述感光二极管101且覆盖所述第一过孔211，所述公共电极层252位于所述驱动晶体管102，所述公共走线层253位于所述搭接部103且覆盖所述第五过孔243。
128.在本技术实施例中，所述第二栅极251包括主体部2511以及与所述主体部2511连接的侧壁部2512，所述侧壁部2512从所述主体部2511向所述感光层190延伸以及与所述感光层190分离设置，所述主体部2511和所述侧壁部2512形成朝向所述凸起部191的凹腔104；
129.其中，至少部分所述凸起部191位于所述凹腔104内；这样设计可以使所述第二栅极251将所述凸起部191形成三面包围，以提高所述第二栅极251对所述感光二极管的控制能力，由此增加所述感光二极管探测外界光线的灵敏度。在本技术实施例中，所述第三金属层250的材料可以为氧化铟锡等透明导电材料构成。
130.在本技术实施例中，所述第二栅极251在所述搭接部103通过所述公共电极层252与所述源漏极走线层233电连接，所述第二栅极251由所述源漏极走线层233提供信号；在所述驱动晶体管102内的所述公共电极层252为显示用的公共电极信号。
131.最后，在所述平坦化层240上依次形成钝化层260以及第四金属层270，所述第四金属层270包括间隔设置的像素电极层271以及搭接电极层272，所述像素电极层271与所述第二源漏极层232电连接，所述源漏极走线层233通过所述搭接电极层272与所述栅极走线层173电连接。
132.请参阅图4f，所述钝化层260设置于所述平坦化层240上，所述钝化层260整层铺设且完全覆盖所述第三金属层250，所述钝化层260的材料可以为氮氧硅组合的无机物或者具有平坦性的有机材料构成。
133.请参阅图4f，所述第四金属层270设置于所述钝化层260上，所述第四金属层270包括设置于所述驱动晶体管102内的多个像素电极层271以及设置于所述搭接部103的搭接电极层272，所述像素电极层271通过所述第四过孔242与所述第二源漏极层232电连接，所述搭接电极层272的一端通过所述第五过孔243与所述源漏极走线层233电连接，所述搭接电极层272的一端通过所述第六过孔244与所述栅极走线层173电连接，从而使得所述第二栅极251通过所述公共走线层253与所述源漏极走线层233电连接，所述源漏极走线层233通过所述搭接电极层272与所述栅极走线层173电连接。
134.在本技术实施例中，所述第四金属层270的材料可以为氧化铟锡等透明导电材料构成。
135.目前应用在光探测器中较为普遍的半导体材料主要有非晶硅(a-si)、微晶硅(uc-si)等，但这些材料的禁带宽度较窄，光探测灵敏度较差，因此这些材料在实际应用中具有一定的局限性。为了提高灵敏度，现有技术往往采用增加光电传感器的面积、以及采用垂直结构的光电传感器器件等方法，但会带来光电传感器占地面积增加和制程数增加等问题。尤其是将光电传感器中的感光层190为非晶硅，且驱动晶体管中的有源层150为低温多晶硅进行结合制备阵列基板100时，需要12道及以上的光罩制程数，大大增加成本。
136.另外，在传统的n型半导体的低温多晶硅薄膜晶体管的阵列技术中，为了保证低温多晶硅材质的有源层150的电性，需要对多晶硅进行磷离子重掺杂(np)形成欧姆接触区。掺杂过程会使多晶硅且的结构发生损坏，而且掺杂后的磷离子并未达到最稳定状态，因此需要用到接近600℃的高温制程进行活化，这就导致低温多晶硅制程温度较高。
137.本技术实施例设计一种非晶硅材质的感光二极管和低温多晶硅材质的驱动晶体管集成的阵列基板100，其中感光二极管由顶底双栅构成，且顶栅将感光层190形成三面包围，提高了顶栅对感光二极管的控制能力，由此增加了感光二极管的灵敏度。同时，为了降低生产成本，低温多晶硅材质的驱动晶体管的欧姆接触区由掺杂有磷离子的非晶硅形成，省略磷离子重掺杂工艺的黄光和离子植入制程。由于本技术实施例提供的阵列基板100无传统的磷离子重掺杂工艺的掺杂制程，无需活化，其最高制程温度可降低至400℃以下。
138.本技术实施例提供的阵列基板100与现有的阵列基板100相比具体一下几个不同的技术特征：
139.第一，感光二极管101为顶底双栅结构，感光二极管的感光层190为非晶硅，且感光二极管101的顶栅对感光层190形成三面包围。
140.第二，驱动晶体管102为低温多晶硅型薄膜晶体管，使用掺杂有磷离子的非晶硅形成欧姆接触区，其无传统的磷离子重掺杂工艺的掺杂制程，无需活化，其最高制程温度可降低至400℃以下。
141.第三，搭接部103的源漏极走线层233与栅极走线层173通过搭接电极层272搭接，感光二极管101的顶栅信号由源漏极走线层233提供。
142.本技术还提出了一种显示面板，其包括显示主体和上述阵列基板100，所述显示主体包括与所述驱动晶体管102电连接的发光器件，所述驱动晶体管102驱动所述发光器件发光。所述显示面板可以应用于手机、电视机、笔记本电脑等电子设备。
143.本技术公开了一种阵列基板100，所述阵列基板100包括衬底基板110和设置于所述衬底基板110上的感光二极管101，所述感光二极管101包括设置于所述衬底基板110上的第一栅极171、设置于所述第一栅极171上的感光层190以及设置于所述感光层190上第二栅极251；所述感光层190包括第一感光部192以及与所述第一感光部192连接的凸起部191，所述凸起部191设置于所述第一感光部192远离所述第一栅极171的一侧，所述第二栅极251包括主体部2511以及与所述主体部2511连接的侧壁部2512，所述侧壁部2512从所述主体部2511向所述感光层190延伸以及与所述感光层190分离设置，所述主体部2511和所述侧壁部2512形成朝向所述凸起部191的凹腔104,其中，至少部分所述凸起部191位于所述凹腔104内；
144.本技术中的所述感光层190包括设置于所述第一感光部192远离所述第一栅极171的一侧的所述凸起部191，且所述第二栅极251包括主体部2511以及从所述主体部2511向所述感光层190延伸以及与所述感光层190分离设置的侧壁部2512，所述主体部2511和所述侧壁部2512形成朝向所述凸起部191的凹腔104，且将至少部分所述凸起部191位于所述凹腔104内，以使所述第二栅极251将所述凸起部191三面包围，减小了所述主体部2511与所述感光层190在垂直于所述衬底基板110方向的间距的同时，增大了所述第二栅极251与所述感光层190在平行于所述衬底基板110方向的重叠面积，进而增强了所述第二栅极251通电时对所述感光层190的电子排斥力，从而提高了所述第二栅极251对所述感光二极管101的控制能力，进一步增加了所述感光二极管101探测外界光线的灵敏度。
145.在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
146.以上对本技术实施例所提供的一种阵列基板100及制作方法、显示面板进行了详细介绍，本文中应用了具体个例对本技术的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本技术的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本技术各实施例的技术方案的范围。