一种凹陷式Fin-MESFET栅结构HEMT及制作方法与流程

一种凹陷式fin-mesfet栅结构hemt及制作方法
技术领域
1.本发明涉及微电子与固体电子学技术领域，尤其涉及一种凹陷式fin-mesfet栅结构hemt及制作方法。


背景技术：

2.iii族氮化物属于第三代半导体材料，具有禁带宽度大、电子饱和速度高、且耐高温、耐高压、抗辐射等优良特性，是制备电力电子器件的理想材料。gan基高电子迁移率晶体管(hemt)相较于基于si、gaas材料的电力电子器件在高温、高频、大功率领域具有更广阔的应用前景。异质结是gan基hemt器件的基本结构，由于gan材料独特的自发极化和压电极化效应，gan基hemt器件沟道处天然存在高浓度的二维电子气。p型栅技术是通过在势垒层上生长一层p-gan来耗尽沟道处的二维电子气，此种方法工艺可控性强，能够大规模重复生产，是极有发展前景的一种增强型制作方法。
3.商用p-gan hemt器件最常见栅极结构如图1所示，由上至下依次为栅金属/p-gan/algan/gan的叠层结构，栅金属与p-gan之间通常采用肖特基接触，等效电学模型如图1所示，为一个由栅金属和p-gan构成的肖特基二极管d
sj
和一个由p-gan/algan/gan构成的p-i-n二极管d
pin
背向串联，存在阈值电压对工艺制备要求高、阈值电压调控能力弱且阈值电压低(《2v)，栅压摆幅小，阈值电压易发生漂移等问题。


技术实现要素：

4.本发明的目的在于克服现有技术的问题，提供一种凹陷式fin-mesfet栅结构hemt及制作方法。
5.本发明的目的是通过以下技术方案来实现的：本发明一种凹陷式fin-mesfet栅结构hemt，包括沿器件垂直方向由下至上层叠生长的衬底、缓冲层、沟道层、势垒层、p-gan层和栅电极，沟道层与势垒层形成异质结，势垒层具有宽于沟道层的带隙，且异质结界面存在大量二维电子气(2deg)。沟道层两侧相对生长有源电极和漏电极，源电极、漏电极在垂直方向到达势垒层并贯穿p-gan层，且源电极、漏电极均为欧姆接触电极，栅电极为p-gan肖特基接触电极。其中，衬底的材质为si、金刚石、sic、蓝宝石、gan中的任意一种；缓冲层为含aln、algan、gan、sin的任意一种或组合；异质结为iii族-氮化物系材料，如gan、algan、inn、aln、ingan、inalgan中的两种或者多种的组合，如algan/gan、alinn/gan、algan/ingan/gan或algan/aln/gan。
6.进一步地，通过p-gan层部分刻蚀与栅介质淀积，在由栅电极与p-gan层构成的等效肖特基二极管d
sj
两端并联一由栅电极电压控制的常开型fin-mesfet，即在p-gan栅结构中引入fin-mesfet，fin-mesfet一端通过欧姆接触与源电极连接。具体地，p-gan层部分刻蚀表示对p-gan层进行鳍刻蚀，形成鳍式结构p-gan层；栅介质淀积表示在栅电极下方淀积隔离用的绝缘介质层。
7.更进一步地，所述p-gan层下方的势垒层有一凹陷区域。
8.在一示例中，所述p-gan层为鳍式结构p-gan层，且仅存于栅电极下方。p-gan层上由下至上分别生长有欧姆接触金属电极、介质层和栅电极。其中，欧姆接触金属电极生长于p-gan层鳍表面，欧姆接触金属电极表面优选小于p-gan层鳍表面；介质层覆盖欧姆接触金属电极，并完全覆盖p-gan层鳍表面；栅电极覆盖介质层以及p-gan层表面。综上，p-gan刻蚀后的鳍顶部有与p-gan形成欧姆接触的金属电极(欧姆接触金属电极)，该欧姆接触金属电极与源电极相连，同时该欧姆接触金属电极通过介质层与栅电极隔离。进一步地，p-gan层下方的势垒层刻蚀有一凹陷区域。
9.在一示例中，源电极和栅电极之间的区域、栅电极和漏电极之间的区域、以及栅电极、源电极、漏电极表面均淀积有钝化层。
10.在一示例中，鳍式结构的长度为30nm-200nm，高度为60nm-400nm。
11.在一示例中，所述欧姆接触金属电极为由第一导电材料、第二导电材料制备的合金层，第一导电材料为ti、al、ni、au、pd中的一种或多种的组合；第二导电材料为ti、al、ni、au、pd中的一种或多种的组合。需要说明的是，欧姆接触金属电极为合金层，因此第一导电材料与第二导电材料的材质不同。
12.在一示例中，所述介质层为sio2、sinx中任意一种。
13.需要进一步说明的是，上述凹陷式fin-mesfet栅结构的hemt中各示例对应的技术特征可以相互组合或替换构成新的技术方案。
14.本发明还包括一种凹陷式fin-mesfet栅结构hemt的制作方法，包括以下步骤：
15.s1”：在衬底上依次生长缓冲层、沟道层、势垒层；其中，缓冲层为1μm-3μm；gan沟道层厚300nm；势垒层为10nm-15nm。
16.s2”：刻蚀势垒层，形成具有凹陷区域的势垒层；具体地，先形成凹陷区域掩膜图形，再刻蚀势垒层，得到具有凹陷区域的势垒层。
17.s3”：在具有凹陷区域的势垒层上二次外延生长p-gan层，且凹陷区域位于p-gan层下方；具体地，在势垒层上生长一层掺杂mg的gan层，并对掺杂mg的gan层进行退火处理，进而实现p-gan层制作。
18.s4”：在p-gan层表面制作欧姆接触金属电极；具体地，先在p-gan层表面形成p-gan欧姆接触区域掩模图形，并通过蒸发方式进行p-gan欧姆接触电极制作，蒸发完成后进行金属剥离，再进行退火处理，完成欧姆接触金属电极制作。
19.s5”：对p-gan层进行鳍刻蚀，形成鳍式结构p-gan层；具体地，在hemt器件表面淀积介质层，再制备宽栅鳍的掩模图形，去除鳍以外区域的介质层，并去除光刻胶形成介质层硬掩模，对p-gan层进行刻蚀，得到鳍式结构p-gan层。
20.s6”：制作栅电极；具体地，先制备覆盖整个栅电极区域的掩模图形，再进行栅金属蒸发，使栅金属覆盖整个介质层以及p-gan层表面，蒸发完成后进行金属剥离，得到完整的栅电极。
21.s7”：去除栅电极区域外的p-gan层；具体地，以栅电极作为硬掩模，刻蚀去除栅电极区域外的p-gan层。
22.s8”：在有凹陷区域的势垒层上制作源电极和漏电极。具体地，先形成源电极区域掩模图形以及漏电极区域掩模图形，蒸发金属进行源电极、漏电极制作，蒸发完成后进行金属剥离，并进行退火处理，完成源电极、漏电极的制作。
23.在一示例中，所述方法还包括钝化保护步骤：
24.在有凹陷区域的势垒层上淀积钝化层，钝化层覆盖在源电极和栅电极之间的区域、栅电极和漏电极之间的区域、以及栅电极、源电极、漏电极表面。
25.在一示例中，所述方法还包括电极引线制作步骤：
26.制作电极图形；
27.去除电极区域的钝化层，形成互联开孔；
28.制作电极引线掩模图形；
29.对制作好掩模的基片进行引线电极金属蒸发，最后在引线电极金属蒸发完成后进行剥离，得到完整的引线电极。
30.需要进一步说明的是，上述凹陷式fin-mesfet栅结构的hemt的制作方法中各示例对应的技术特征可以相互组合或替换构成新的技术方案。
31.与现有技术相比，本发明有益效果是：
32.1.在一示例中，通过在p-gan栅结构中引入fin-mesfet，栅电极通过控制fin-mesfet开关调控p-gan层的电位、改变沟道二维电子气的浓度，使得器件的阈值电压不单独依赖外延层结构(缓冲层、沟道层、势垒层、p-gan层)，进而改善传统p-gan hemt阈值电压小的问题。同时，在p-gan层下方的势垒层形成凹陷区域，一方面能够通过减薄fin-p-gan下方势垒层厚度进一步提高栅控能力，另一方面通过势垒层厚度与鳍横向尺寸共同决定器件阈值电压，降低阈值电压对鳍横向尺寸的依赖以及对横向工艺尺寸的要求，利于大规模量产；
33.另外，fet区域下方存在二维电子气，能够作为导电沟道，不影响开态时栅电极下方二维电子气浓度，即对开态电阻无影响，栅极级联fet结构的引入不以牺牲芯片面积为代价，不额外增加量产成本。
34.进一步地，本技术中fin-fet栅结构中p-gan通过欧姆接触与源极相连，p-gan层中因栅压应力或关态应力积累的电荷能够在应力撤去后通过欧姆接触得到快速补充，因此能够抑制阈值电压漂移现象，提高器件工作的稳定性。
35.2.在一示例中，p-gan层与与源极相连的欧姆接触金属电极接触面积足够大，对阈值电压漂移的抑制效果更加显著。
附图说明
36.下面结合附图对本发明的具体实施方式作进一步详细的说明，此处所说明的附图用来提供对本技术的进一步理解，构成本技术的一部分，在这些附图中使用相同的参考标号来表示相同或相似的部分，本技术的示意性实施例及其说明用于解释本技术，并不构成对本技术的不当限定。
37.图1为传统p-ganhemt栅结构及其等效电路模型示意图；
38.图2为本发明凹陷式fin-mesfet栅结构的p-gan hemt器件结构示意图；
39.图3为本发明凹陷式fin-mesfet结构及其等效电路模型示意图；
40.图中：衬底-1、缓冲层-2、沟道层-3、势垒层-4、欧姆接触金属电极-5、p-gan层-6、介质层-7、栅电极-8、源电极-9、漏电极-10、二维电子气-11、凹陷区域-13。
gan层6的电位、改变沟道二维电子气11的浓度，从而达到控制hemt器件开关的目的。同时，在p-gan层下方的势垒层形成凹陷区域13，一方面能够通过减薄fin-p-gan下方势垒层厚度进一步提高栅控能力，另一方面通过势垒层厚度与鳍横向尺寸共同决定器件阈值电压，降低阈值电压对鳍横向尺寸的依赖，以及对横向工艺尺寸的要求(克服fin的尺寸小、工艺要求高的缺点)，利于大规模量产。因此，hemt器件的阈值电压可以通过改变mesfet器件性能调控，通过合理的尺寸设计(p-gan层6鳍的宽度、势垒层厚度等)以及掺杂浓度设计，得到较高的hemt阈值电压，同时沟道区的电子仍保持较高迁移率，非沟道区的二维电子气11浓度不受影响，保证器件的开态特性。
48.同时，本技术引入的fin-mesfet区域下方存在二维电子气11，能够作为导电沟通，不影响开态时栅电极8下方二维电子气11浓度，即对开态电阻无影响，栅极级联fet结构的引入不以牺牲芯片面积为代价，不增加额外量产成本。
49.进一步地，本技术中fin-mesfet栅结构中p-gan通过欧姆接触与源极相连，p-gan层6中因栅压应力或关态应力积累的电荷能够在应力撤去后通过欧姆接触得到快速补充，因此能够抑制阈值电压漂移现象。
50.进一步地，本技术引入常开型fin-mesfet，在不加栅压时，fet处于开态，整个p-gan层与欧姆接触电极同一电位，即与源极相连，电压为0v，因此器件反向导通开启电压v
ds
与该器件正向导通阈值电压无关联。综上，本技术hemt处于关态时，常开型fin-mesfet将p-gan电位钳制在0v，hemt器件的反向导通压降与正向导通阈值电压无关，不因正向导通阈值电压的增大而增大，因此该器件在获得高的阈值电压的同时也能实现小的反向导通损耗。
51.基于与上述一种凹陷式fin-mesfet栅结构hemt示例相同的发明构思，本发明还包括一种凹陷式fin-mesfet栅结构hemt的制作方法，包括以下步骤：
52.s1”：在衬底1上依次生长缓冲层2、gan沟道层3、algan势垒层4，形成algan/gan异质结；具体地，在蓝宝石衬底1基片上生长厚度为2μm的缓冲层2；在缓冲层2上生长300nm厚的gan层；在gan层上生长12nmalgan势垒层4，其中al组份占比为25％。
53.s2”：刻蚀势垒层，形成具有凹陷区域13的势垒层；具体地，采用甩胶机在5000转/min的转速下甩胶，得到光刻胶掩模厚度0.8μm；在温度为80℃的高温烘箱中烘10min，采用nsr1755i7a光刻机进行曝光，形成recessed区域(凹陷区域13)掩模图形；采用netwon型感应耦合等离子体刻蚀机在cl2等离子体中以1nm/s的刻蚀速率刻蚀algan势垒层，刻蚀深度为1nm～algan势垒层厚度。
54.s3”：在具有凹陷区域13的势垒层上二次外延生长p-gan层，且凹陷区域13位于p-gan层下方；具体地，利用mocvd工艺，在algan势垒层4上生长一层掺mg的200nm的gan层；在900℃的n2气氛中进行20分钟的热退火以激活掺杂的mg，得到p型掺杂浓度为1
×
10
18
cm-3
的p-gan层6。
55.s4”：在p-gan层6表面制作欧姆接触金属电极5；具体地，在温度为80℃的高温烘箱中烘10min，采用nsr1755i7a光刻机进行曝光，形成p-gan欧姆接触区域掩模图形；采用ohmiker-50电子束蒸发台以0.1nm/s的蒸发速率进行p-gan欧姆接触电极制作，欧姆接触金属电极5选用ni/au，其中ni厚度为20nm，au厚度为20nm；蒸发完成后进行金属剥离；再用rtp500快速热退火炉，在550℃的o2气氛中进行5min的快速热退火，对欧姆接触金属进行合金，完成欧姆接触金属电极5的制作。
56.s5”：对p-gan层6进行鳍刻蚀，形成鳍式结构p-gan层6；具体地，采用pecvd790淀积设备以nh3为n源，sih4为si源，淀积温度为250℃，在hemt器件最上层淀积厚度为50nm厚的sin，以此作为p-gan欧姆接触和栅电极8的隔离，同时作为鳍刻蚀的硬掩模；再采用甩胶机在3500转/min的转速下甩胶，得到光刻胶掩模；再采用nsr1755i7a光刻机进行曝光，形成p-gan有源区，采用电子束e-beam光刻机形成30-100nm宽栅鳍的掩模图形；采用icp98c型感应耦合等离子体刻蚀机在cf4等离子体中以0.5nm/s的刻蚀速率刻蚀去除鳍以外区域50nm厚的sin层，去除光刻胶形成sin硬掩模；将做好硬掩模的基片采用netwon型感应耦合等离子体刻蚀机在cl2等离子体中以1nm/s的刻蚀速率进行鳍刻蚀，刻蚀深度为100nm。
57.s6”：制作栅电极8；具体地，采用甩胶机在5000转/min的转速下甩胶，得到光刻胶掩模厚度为0.8μm；在温度为80℃的高温烘箱中烘10min，采用nsr1755i7a光刻机进行曝光，光刻对准形成覆盖整个栅极的栅区域掩模图形；采用ohmiker-50电子束蒸发台以0.1nm/s的蒸发速率进行栅金属的蒸发，使栅金属覆盖整个介质层7以及p-gan层6表面，栅金属依次选用ni/au，其中ni厚度为20nm，au厚度为200nm；蒸发完成后进行金属剥离，得到完整的栅电极8。
58.s7”：去除栅电极8区域外的p-gan层6；具体地，将栅电极8作为硬掩模，采用netwon型感应耦合等离子体刻蚀机在cl2等离子体中以0.5nm/s的刻蚀速率刻蚀去除栅区域外的p-gan层6；
59.s8”：在具有凹陷区域13的势垒层上制作源电极9和漏电极10。具体地，采用甩胶机在5000转/min的转速下甩胶，得到光刻胶掩模厚度0.8μm；在温度为80℃的高温烘箱中烘10min，采用nsr1755i7a光刻机进行曝光，形成源、漏区域掩模图形；采用ohmiker-50电子束蒸发台以0.1nm/s的蒸发速率进行源电极9、漏电极10制作，源、漏金属均依次选用ti/al/ni/au，其中ti厚度为20nm，al厚度为120nm，ni厚度为45nm，au厚度为55nm；源、漏金属蒸发完成后进行金属剥离；再采用rtp500快速热退火炉，在870℃的n2气氛中进行30s的快速热退火，对欧姆接触金属进行合金，完成源电极9、漏电极10的制作。
60.s9”：钝化保护；具体地，采用pecvd790淀积设备以nh3为n源，sih4为si源，淀积温度为250℃，在最上层algan势垒层4上淀积厚度为50nm的sin层，以此在源电极9、栅电极8之间和漏电极10、栅电极8之间进行sin层淀积形成钝化，同时sin层淀积在源电极9、漏电极10、栅电极8表面形成钝化层，完成钝化处理。
61.s10”：制作电极引线，包括互联开孔和互联引线制作步骤。具体地，互联开孔包括：以5000转/min的转速在外延材料表面甩正胶，得到厚度为0.8μm的光刻胶掩模，再在温度为80℃的高温烘箱中烘10min，然后采用nsr1755i7a光刻机光刻获得电极图形；采用icp98c型感应耦合等离子体刻蚀机在cf4等离子体中以0.5nm/s的刻蚀速率刻蚀去除电极区域50nm厚的sin层，形成互联开孔。互联引线制作包括：采用甩胶机在5000转/min的转速下甩正胶；采用nsr1755i7a光刻机进行曝光，形成电极引线掩模图形；采用ohmiker-50电子束蒸发台以0.3nm/s的蒸发速率对制作好掩模的基片进行引线电极金属蒸发，金属选用ti厚度为20nm，au厚度为200nm；最后在引线电极金属蒸发完成后进行剥离，得到完整的引线电极。
62.以上具体实施方式是对本发明的详细说明，不能认定本发明的具体实施方式只局限于这些说明，对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演和替代，都应当视为属于本发明的保护范围。