三维堆叠屏蔽结构和三维堆叠屏蔽方法与流程

1.本发明涉及半导体技术领域，具体而言，涉及一种三维堆叠屏蔽结构和三维堆叠屏蔽方法。


背景技术：

2.现有的三维堆叠结构中，常常会集成多个芯片或器件，为了防止多个芯片或器件之间的电磁干扰，或者防止外部电磁波的干扰，会进行电磁屏蔽设计。现有的电磁屏蔽结构，其工艺繁琐，结构复杂，且容易出现屏蔽失效的情况。


技术实现要素：

3.本发明的目的包括，例如，提供了一种三维堆叠屏蔽结构和三维堆叠屏蔽方法，其能够提高电磁屏蔽效果，封装效率高。
4.本发明的实施例可以这样实现：
5.第一方面，本发明提供一种三维堆叠屏蔽结构，包括：
6.第一基底，所述第一基底包括相对设置的第一表面和第二表面，所述第一表面设有焊盘一，所述第二表面设有焊盘二，所述焊盘一和所述焊盘二相对设置且电连接，所述焊盘一和所述焊盘二中至少一者接地；其中，所述焊盘二包括两个不同位置的焊接点；
7.多个金属柱，每个所述金属柱电连接于所述焊盘一，所述金属柱开设有通孔，所述通孔贯穿所述焊盘一、所述第一基底和所述焊盘二；
8.芯片一，所述芯片一电连接于所述第一基底，且位于多个所述金属柱围成的区域内；
9.多个电连线弧，每个所述电连线弧的两端分别连接在所述焊盘二的两个所述焊接点，且所述电连线弧呈隆状凸设于所述第二表面；
10.第二基底，所述第二基底设有芯片二；所述第二基底电连接于所述第二表面，且部分或全部所述芯片二位于多个所述电连线弧之间。
11.在可选的实施方式中，还包括塑封体和屏蔽金属层，所述塑封体塑封所述第一基底和所述第二基底，所述金属柱露出所述塑封体；
12.所述屏蔽金属层设于所述塑封体外侧，且与所述金属柱电连接。
13.在可选的实施方式中，所述屏蔽金属层填充所述通孔，且填充并包裹所述电连线弧。
14.在可选的实施方式中，所述塑封体包括中间层塑封体和外层塑封体，所述中间层塑封体填充至所述第一基底和所述第二基底之间，且所述电连线弧形成隆状空腔结构，所述隆状空腔结构内填充所述屏蔽金属层；
15.所述外层塑封体塑封所述第一基底，所述屏蔽金属层设于所述外层塑封体。
16.在可选的实施方式中，同一所述电连线弧上，两侧线弧之间的第一距离为w，所述电连线弧的隆状高点与所述第二基底之间的第二距离为h，所述中间层塑封体的颗粒直径
大于所述第一距离且大于所述第二距离。
17.在可选的实施方式中，所述第一基底的第二表面设有焊盘三，所述焊盘三设有金属球，所述金属球与所述第二基底电连接；所述金属球位于多个所述电连线弧围成的区域之内或之外。
18.第二方面，本发明提供一种三维堆叠屏蔽方法，包括：
19.提供第一基底；所述第一基底包括相对设置的第一表面和第二表面，所述第一表面设有焊盘一，所述第二表面设有焊盘二，所述焊盘一和所述焊盘二相对设置且电连接，所述焊盘一和所述焊盘二中至少一者接地；其中，所述焊盘二包括两个不同位置的焊接点；
20.在所述第一基底上设置多个金属柱；其中，每个所述金属柱电连接于所述焊盘一，所述金属柱开设有通孔，所述通孔贯穿所述焊盘一、所述第一基底和所述焊盘二；
21.在所述第一基底上贴装芯片一；其中，所述芯片一位于多个所述金属柱围成的区域内；
22.设置多个电连线弧；其中，每个所述电连线弧的两端分别连接在所述焊盘二的两个所述焊接点，且所述电连线弧呈隆状凸设于所述第二表面；
23.提供第二基底；其中，所述第二基底设有芯片二；
24.贴装所述第一基底至所述第二基底；其中，所述第二基底电连接于所述第二表面，且部分或全部所述芯片二位于多个所述电连线弧之间。
25.在可选的实施方式中，还包括：
26.塑封所述第一基底和所述第二基底，形成塑封体；
27.在所述塑封体上设置屏蔽金属层；其中，所述屏蔽金属层与所述金属柱电连接；所述屏蔽金属层填充所述通孔，且填充并包裹所述电连线弧。
28.在可选的实施方式中，所述塑封体包括外层塑封体和中间层塑封体；所述在所述第一基底上设置多个金属柱的步骤包括：
29.在所述第一基底上的第一表面设置胶膜；在所述胶膜上开设多个电镀槽，以使所述焊盘一露出；
30.在每个所述电镀槽内电镀金属，形成多个所述金属柱；
31.所述塑封所述第一基底和所述第二基底，形成塑封体的步骤包括：
32.塑封所述第二基底，使塑封料填充至所述第一基底和所述第二基底之间，形成中间层塑封体；
33.在塑封所述第二基底后，去除所述第一基底上的保护胶膜；
34.在去除所述胶膜后，塑封所述第一基底，使塑封料覆盖所述第一基底，形成所述外层塑封体。
35.在可选的实施方式中，在所述塑封体上设置屏蔽金属层的步骤包括：
36.在所述第二基底远离所述第一基底的一侧设置锡球；切割所述塑封体、所述第一基底和所述第二基底，形成单颗产品；对所述单颗产品中除设有所述锡球的一面以外的其它表面溅射金属，形成所述屏蔽金属层；
37.或者，不塑封所述第二基底，直接塑封所述第一基底形成外层塑封体后，切割所述外层塑封体和所述第一基底；对切割后的所述外层塑封体和所述第一基底喷涂金属层，形成所述屏蔽金属层。
38.本发明实施例的有益效果包括，例如：
39.该三维堆叠屏蔽结构，将第一基底贴装于第二基底上，金属柱接地能够实现对芯片一的电磁屏蔽。多个电连线弧接地能够实现对围设在多个电连线弧之间的芯片二的电磁屏蔽。贴装效率高，电磁屏蔽可靠。并且第一基底和第二基底上分别贴装芯片，集成度高，结构紧凑。多个电连线弧在贴装过程中能起到缓冲作用，并且具有一定的毛细作用，提高第一基底和第二基底之间填充物的填充效果。该三维堆叠屏蔽方法，工艺简单，封装效率高。
附图说明
40.为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
41.图1为本发明第一实施例提供的三维堆叠屏蔽结构的第一种结构示意图；
42.图2为本发明第一实施例提供的三维堆叠屏蔽结构的局部结构示意图；
43.图3为本发明第一实施例提供的三维堆叠屏蔽结构的第二种结构示意图；
44.图4为本发明第一实施例提供的三维堆叠屏蔽结构的第三种结构示意图；
45.图5为本发明第二实施例提供的三维堆叠屏蔽方法中第一基底的制程示意图；
46.图6为本发明第二实施例提供的三维堆叠屏蔽方法中第二基底以及贴装第一基底的制程示意图；
47.图7为本发明第二实施例提供的三维堆叠屏蔽方法中贴装第一基底后的制程示意图一；
48.图8为本发明第二实施例提供的三维堆叠屏蔽方法中贴装第一基底后的制程示意图二；
49.图9为本发明第二实施例提供的三维堆叠屏蔽方法中另一种制程示意图。
50.图标：100-三维堆叠屏蔽结构；110-第一基底；111-第一表面；112-第二表面；113-焊盘一；114-焊盘二；115-焊盘三；116-胶膜；117-电镀槽；118-实心过孔；120-金属柱；121-通孔；130-芯片一；140-电连线弧；141-隆状空腔结构；150-金属球；160-第二基底；161-焊盘四；162-焊盘五；163-焊盘六；165-第二锡球；170-芯片二；171-保护胶；173-散热胶；180-塑封体；181-中间层塑封体；183-外层塑封体；190-屏蔽金属层。
具体实施方式
51.为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
52.因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
53.应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
54.在本发明的描述中，需要说明的是，若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
55.此外，若出现术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
56.需要说明的是，在不冲突的情况下，本发明的实施例中的特征可以相互结合。
57.第一实施例
58.请参考图1，结合图5，本实施例提供的一种三维堆叠屏蔽结构100，包括第一基底110、多个金属柱120、芯片一130、多个电连线弧140和第二基底160。其中，第一基底110包括相对设置的第一表面111和第二表面112，第一表面111设有焊盘一113，第二表面112设有焊盘二114，焊盘一113和焊盘二114相对设置且电连接，焊盘一113和焊盘二114中至少一者接地；其中，焊盘二114包括两个不同位置的焊接点。每个金属柱120电连接于焊盘一113，金属柱120开设有通孔121，通孔121贯穿焊盘一113、第一基底110和焊盘二114；芯片一130电连接于第一基底110，且位于多个金属柱120围成的区域内；每个电连线弧140的两端分别连接在焊盘二114的两个焊接点，且电连线弧140呈隆状凸设于第二表面112；第二基底160设有芯片二170；第二基底160电连接于第二表面112，且部分或全部芯片二170位于多个电连线弧140之间。将第一基底110贴装于第二基底160上，金属柱120接地能够实现对芯片一130的电磁屏蔽。多个电连线弧140接地能够实现对围设在多个电连线弧140之间的芯片二170的电磁屏蔽。贴装效率高，电磁屏蔽可靠。并且第一基底110和第二基底160上分别贴装芯片，集成度高，结构紧凑。多个电连线弧140在贴装过程中能起到缓冲作用，并且具有一定的毛细作用，提高第一基底110和第二基底160之间填充物的填充效果。
59.可选的，第二基底160上贴装的芯片二170，可以是正装芯片，也可以是倒装芯片。本实施例中，芯片二170采用倒装芯片，倒装芯片的底部设有保护胶171，以保护芯片二170的底部凸块与第二基底160的焊接结构，保护胶171具有绝缘性能，可防止其它导电介质进入造成芯片二170的短路。
60.可选的，电连线弧140横跨通孔121，即两个焊接点分别位于通孔121的两侧。当然，两个或多个焊接点也可以位于通孔121的同一侧。每个焊盘二114上设有一个或多个电连线弧140，多个电连线弧140可以并排设置或交叉设置，这里不作具体限定。
61.可选地，三维堆叠屏蔽结构100还包括塑封体180和屏蔽金属层190，塑封体180塑封第一基底110和第二基底160，金属柱120露出塑封体180；屏蔽金属层190设于塑封体180外侧，且与金属柱120电连接。由于金属柱120接地，屏蔽金属层190能够实现第一基底110和第二基底160上所有芯片的电磁屏蔽，屏蔽效果好，结构可靠。
62.可选地，屏蔽金属层190填充通孔121，且填充并包裹电连线弧140。可以理解，屏蔽金属层190在形成过程中，若采用金属浆液，该金属浆液能从金属柱120的顶部进入通孔121内，沿通孔121到达第一基底110和第二基底160之间，填充多个电连线弧140形成的隆状空腔结构141，以提高电磁屏蔽效果。电连线弧140具有一定的毛细作用，帮助屏蔽金属层190
爬升，有利于提高屏蔽金属层190的填充效果。
63.可选地，塑封体180包括中间层塑封体181和外层塑封体183，中间层塑封体181填充至第一基底110和第二基底160之间，且电连线弧140的隆状形成空腔，即形成隆状空腔结构141，隆状空腔结构141内填充屏蔽金属层190；外层塑封体183塑封第一基底110，屏蔽金属层190设于外层塑封体183。
64.结合图2，可选地，同一电连线弧140上，两侧线弧之间的第一距离为w，电连线弧140的隆状高点与第二基底160之间的第二距离为h，中间层塑封体181的颗粒直径大于第一距离，且大于第二距离。这样，有利于在电连线弧140的隆状结构内形成空腔，即中间层塑封体181不填充隆状空腔结构141。容易理解，隆状结构的空腔是在形成外层塑封体183后，在喷涂或溅射屏蔽金属层190的过程中，屏蔽金属层190的颗粒更小，屏蔽金属层190能从金属柱120的通孔121流入，以填充隆状空腔结构141和通孔121。可以理解，电连线弧140的隆状高点与第二基底160之间具有第二距离h，可以防止电连线弧140触碰到第二基底160，从而保护电连线弧140。
65.结合图3，可选的，在一些实施方式中，中间层塑封体181也可以省略，即不作中间层塑封体181。
66.可选地，第一基底110的第二表面112设有焊盘三115，焊盘三115设有金属球150，金属球150与第二基底160电连接；金属球150位于多个电连线弧140围成的区域之内或之外。容易理解，焊盘三115属于功能焊盘。如图4所示，焊盘三115可以设置在多个电连线弧140围成的区域之内。如图1所示，焊盘三115和金属球150也可以设置在多个电连线弧140围成的区域之外，这里不作具体限定。
67.第二实施例
68.结合图5至图8，本发明实施例提供一种三维堆叠屏蔽方法，包括：
69.提供第一基底110；第一基底110包括相对设置的第一表面111和第二表面112，第一表面111设有焊盘一113，第二表面112设有焊盘二114和焊盘三115，焊盘一113和焊盘二114相对设置且电连接，焊盘一113和焊盘二114中至少一者接地；其中，焊盘二114包括两个不同位置的焊接点。可选的，焊盘二114接地，第一基底110可以通过焊盘二114和金属柱120实现静电释放，避免三维堆叠屏蔽结构100内部的芯片被静电击穿。
70.在第一基底110上设置多个金属柱120。其中，每个金属柱120电连接于焊盘一113，金属柱120开设有通孔121，通孔121贯穿焊盘一113、第一基底110和焊盘二114。可选地，第一基底110具有焊盘一113的一面朝上放置，在第一基底110具有焊盘一113的一面贴胶膜116，胶膜116可以为光刻胶，通过曝光显影方式将光刻胶开口形成电镀槽117，以漏出焊盘一113，可采用化学电镀方式在电镀槽117中电镀金属，形成金属柱120。当然，电镀的金属可以是铜、也可以是银、金、铝或混合金属，这里不作具体限定。
71.再次通过蚀刻工艺或者激光开孔工艺，在金属柱120表面形成贯穿的通孔121，其通孔121贯穿金属柱120、焊盘一113、第一基底110内部的实心过孔118以及焊盘二114。本实施例中的实心过孔118用于电连接焊盘一113和焊盘二114。
72.可选地，焊盘一113和焊盘二114可以通过内部线路电连接，也可以通过实心过孔118电连接。或者通过在通孔121内填充具有导电性能的屏蔽金属层190，屏蔽金属层190填充通孔121并从通孔121的底端溢出，溢出的屏蔽金属层190与焊盘二114连接，以实现焊盘
一113和焊盘二114的电连接。这里不作具体限定。
73.翻转第一基底110，使得具有焊盘二114的一面朝上，设置多个电连线弧140。可选地，在焊盘二114上打线形成电连线弧140，其中，每个电连线弧140的两端分别连接在焊盘二114的两个焊接点，且电连线弧140呈隆状凸设于第二表面112。电连线弧140可以跨过通孔121。在焊盘三115上设置金属球150，即第一锡球，该步骤中第一表面111的胶膜116不需去除，胶膜116可以起到在设置第一锡球时保护金属柱120。
74.提供第二基底160。其中，第二基底160设有芯片二170。可选地，第二基底160的一面设有焊盘四161和焊盘五162，另一面设有焊盘六163。其中，焊盘四161可作为功能焊盘，焊盘五162用于贴装芯片二170，焊盘六163用于植第二锡球165。
75.在焊盘五162上贴装芯片二170。芯片二170可以是正装芯片，也可以是倒装芯片。本实施例中，芯片二170采用倒装芯片，倒装芯片的底部设有保护胶171，以保护芯片二170的底部凸块与第二基底160的焊接结构，保护胶171具有绝缘性能，可防止其它导电介质进入造成芯片二170的短路。
76.可选地，可在芯片二170远离第二基底160的一侧涂散热胶173。散热胶173起到粘接固定和散热作用，提升散热性能，同时提高第一基底110和第二基底160的贴装稳定性。散热胶173不限于绝缘胶或导电胶。
77.贴装第一基底110至第二基底160；其中，第二基底160电连接于第二表面112，且部分或全部芯片二170位于多个电连线弧140之间。可选地，将第一基底110的第二表面112与第二基底160贴装，其中，第一锡球电连于焊盘四161。可通过回流方式将第一锡球固定在第二基底160的焊盘四161上。
78.形成中间层塑封体181。利用塑封工艺，将塑封料填充第一基底110底部的中间间隙。塑封料的颗粒直径大于第一距离w且大于第二距离h。这样，有利于电连线弧140形成隆状空腔结构141，即中间层塑封体181不填充电连线弧140的隆状空腔结构141。
79.采用化学清洗方式，将胶膜116(光刻胶)去除，漏出第一基底110的金属柱120。本实施例中，胶膜116在中间层塑封体181形成后才去除，可避免中间层塑封体181覆盖第一基底110的第一表面111。
80.在第一基底110上贴装芯片一130。其中，芯片一130位于多个金属柱120围成的区域内。可选地，芯片一130可以是正装芯片，也可以是倒装芯片。本实施例中，芯片一130采用倒装芯片，倒装芯片的底部设有保护胶171，以保护芯片一130的底部凸块与第一基底110的焊接结构，保护胶171具有绝缘性能，可防止其它导电介质进入造成芯片一130的短路。
81.形成外层塑封体183。再次利用塑封工艺，在第一基底110的第一表面111一侧形成外层塑封体183，保护第一表面111上的结构。可选的，金属柱120露出外层塑封体183，即外层塑封体183的高度小于金属柱120的高度。
82.采用植球工艺，在第二基底160远离第一基底110的一侧植第二锡球165。
83.采用切割工艺，将封装结构分离为单颗产品。将单颗产品放置于治具上，利用治具上的保护膜保护第二锡球165。再进行金属溅射工艺，在外层塑封体183上形成屏蔽金属层190，进一步起到电磁屏蔽作用，可实现所有芯片的电磁屏蔽。可选地，对单颗产品中除设有第二锡球165的一面以外的其它表面溅射金属，形成屏蔽金属层190，即屏蔽金属层190覆盖外层塑封体183的上表面以及整个产品的侧面。
84.可以理解，金属柱120漏出外层塑封体183的表面，在金属溅射后屏蔽金属层190覆盖金属柱120，金属柱120能提高金属溅射工艺中的屏蔽金属层190与外层塑封体183的结合力。避免传统工艺中在塑封体表面上溅射金属层，其塑封体与金属层结合性差问题。此外，金属柱120与屏蔽金属层190还能起到散热作用，提高散热效果。可选的，通过金属柱120漏出外层塑封体183表面的高度，容易控制金属溅射过程中的屏蔽金属层190的厚度。例如，金属柱120的高度为10um，屏蔽金属层190覆盖金属柱120后，屏蔽金属层190的高度必定大于10um。这样可初步估计屏蔽金属层190的厚度。而传统检测金属层厚度，需要将产品进行切片，切割塑封体后，利用测量工具测量屏蔽层。本实施例中将金属柱120露出塑封体180，能够避免传统工艺中的切片工艺，简化工艺，便于保证屏蔽金属层190的厚度，提高电磁屏蔽效果。
85.在溅射过程中，屏蔽金属层190从金属柱120的通孔121进入，沿通孔121流向第一基底110和第二基底160之间，填充电连线弧140形成的隆状空腔结构141，提升电磁屏蔽效果。容易理解，电连线弧140的设置，可起到毛细作用，能够提高隆状空腔中屏蔽金属层190的填充效果，进而提升电磁屏蔽效果。并且，在第一基底110贴装至第二基底160的过程中，可起到缓冲作用，防止贴装压力过大或塑封压力过大导致第一基底110变形受损。
86.可选地，如图9，本实施例中，还可以不塑封第二基底160，直接塑封第一基底110形成外层塑封体183后，切割外层塑封体183和第一基底110；对切割后的外层塑封体183和第一基底110喷涂金属层，形成屏蔽金属层190。即该方法中不形成中间层塑封体181。图9中的虚线表示切割位置示意。具体地，贴装第一基底110至第二基底160后，直接塑封第一基底110形成外层塑封体183，切割外层塑封体183和第一基底110，该状态下第二基底160没有被切割，切割后的第一基底110仍在第二基底160上，便于对第二基底160上的结构进行整板喷涂，提高喷涂效率。喷涂液为金属液，形成屏蔽金属层190。喷涂液涂覆在外层塑封体183的上表面，并通过金属柱120的通孔121填充电连线弧140的隆状空腔结构141。在喷涂外层塑封体183的上表面的过程中，喷涂液能部分溢出爬升至外层塑封体183的侧面。该实施方式中，可将金属柱120接地即可。喷涂完成后，再在第二基底160上植第二锡球165，并分切第二基底160形成单颗分离的产品。
87.需要说明的是，在喷涂或溅射过程中，屏蔽金属层190覆盖外层塑封体183以及填充隆状空腔结构141，这里的隆状空腔结构141不仅包括单个电连线弧140形成的拱桥形状，也包括多个电连线弧140围设的中间区域。即多个电连线弧140围设的区域内均填充有屏蔽金属层190，提升电磁屏蔽效果。
88.当然，在其它实施方式中，屏蔽金属层190也可以采用电镀或贴膜等其它方式形成，这里不作具体限定。
89.可选地，在其它实施方式中，根据实际需要，焊盘三115也可以设置在多个焊盘二114围成的区域内，即焊盘二114设置在第一基底110的外侧，这样，电连线弧140设计在外围，对围设在电连线弧140内的芯片二170均具有电磁屏蔽作用。相应地，第一锡球对应设置在电连线弧140的内侧，与第二基底160电连接。屏蔽金属层190可采用喷涂方式形成，在喷涂过程中，金属液从外层塑封体183的上表面溢出爬升至侧面，外侧的电连线弧140能够阻挡金属液过渡向内爬升填充，加强电磁屏蔽效果。应当理解，金属柱120能实现芯片一130的电磁屏蔽，电连线弧140能实现芯片二170的电磁屏蔽，屏蔽金属层190能实现整个结构的电
磁屏蔽，提升电磁屏蔽效果。
90.需要说明的是，第一基底110上金属柱120的外侧也可以设置芯片三，提高芯片集成度，芯片三的电磁屏蔽可以通过屏蔽金属层190实现。
91.可选地，本实施例中的接地设置，可以是金属柱120接地，可以是电连线弧140接地，也可以是通过第一基底110或第二基底160内部的接地线路接地，这里不作具体限定。比如焊盘二114接地，起到消散内部静电的作用。
92.本实施例中，未提及的部分内容，与第一实施例中描述的内容相同，这里不再赘述。
93.综上所述，本发明实施例的有益效果包括：
94.该三维堆叠屏蔽结构100，将第一基底110贴装于第二基底160上，金属柱120接地能够实现对芯片一130的电磁屏蔽。多个电连线弧140接地能够实现对围设在多个电连线弧140之间的芯片二170的电磁屏蔽。贴装效率高，电磁屏蔽可靠。并且第一基底110和第二基底160上分别贴装芯片，集成度高，结构紧凑。多个电连线弧140在贴装过程中能起到缓冲作用。在喷涂或溅射金属形成屏蔽金属层190时，金属层通过通孔121进入电连线弧140的隆状空腔结构141，电连线弧140具有一定的毛细作用，提高隆状空腔结构141的填充效果，进而提高电磁屏蔽效果。屏蔽金属层190能够实现整个结构的全部电磁屏蔽。
95.该三维堆叠屏蔽方法，工艺简单，封装效率高，电磁屏蔽效果好。并且接地点的布设可以有多个，能够避免传统工艺中接地点布置在基板线路层中，切割产生的毛细导致侧壁接地线路与金属层结合性不好问题。
96.以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。