一种立体封装的系统级芯片的制作方法

1.本发明涉及半导体封装领域，特别是涉及一种立体封装的系统级芯片。


背景技术：

2.在半导体领域中，传统的裸片只含有二极管、三极管、电阻等只能在硅片上直接形成的元件，实现的功能很有限，限制了其在系统中的应用，因此当前的芯片实际应用时需要配备电感、电容等其它电子元件，即在线路板上安装电子元件并形成线路板组件即芯片，这会直接增大整个系统的尺寸，防护安全性较弱。
3.此外，在主板的制作时，需要将芯片安装到基板，传统的做法是在芯片上设引脚，进而利用引脚将芯片与基板相连，利用引脚连接结构杂乱，特别是在芯片的引脚特别多的情况下，主板整体的结构更复杂，且引脚之间容易接触导致短路等故障。


技术实现要素：

4.基于此，有必要针对上述至少部分问题，提供一种立体封装的系统级芯片。
5.一种立体封装的系统级芯片，包括：
6.线路板组件，包括线路板及电连接于所述线路板的电子元件；
7.塑封体，封装包覆于所述线路板组件，所述塑封体包括与所述线路板间隔的上、下塑封面，以及围绕所述线路板边缘设置的塑封侧壁；
8.所述线路板的边缘设有至少一个导电部位，线路板的内部导线延伸至所述导电部位并与所述导电部位接触，所述导电部位以及邻近所述导电部位的塑封侧壁表面覆盖有第一导电层，所述第一导电层被配置为延伸至上或下塑封面，且与贴合于上或下塑封面的外部主板电连接，以实现所述内部导线与所述外部主板之间的电连接。
9.在其中一些实施例中，所述上、下塑封面的至少一者表面覆盖有第二导电层，所述线路板组件的内部导线与所述第二导电层电连接；且第二导电层的边缘设有第一间隔区，所述第二导电层通过所述第一间隔区与至少一个所述第一导电层隔开。
10.在其中一些实施例中，所述第一间隔区为弧线形或折线形，围绕所述第一导电层与所述上塑封面和/或下塑封面相接的部位延伸设置。
11.在其中一些实施例中，所述第二导电层与至少一个所述第一导电层相接触，以通过所述第一导电层实现与所述线路板的内部导线电连接。
12.在其中一些实施例中，与所述第一导电层相邻近的所述塑封侧壁与所述第一间隔区相连通。
13.在其中一些实施例中，所述线路板的导电部位内凹形成导电凹槽，所述线路板的内部导线延伸至所述导电凹槽的槽底，且所述内部导线的引出端子设于所述导电凹槽表面，所述第一导电层覆盖于所述引出端子以与其实现电接触；所述线路板的至少一侧边缘设有两个及以上的导电部位；。
14.在其中一些实施例中，所述线路板的边缘以及围绕所述线路板边缘设置的塑封侧
壁为连续的波浪形，各导电部位皆分别形成所述导电凹槽。
15.在其中一些实施例中，还包括第三导电层，覆盖于所述塑封侧壁且与所述第一导电层之间通过塑封侧壁上未铺设导电层的第二间隔区隔开。
16.在其中一些实施例中，所述上、下塑封面的至少一者表面覆盖第二导电层，所述线路板组件的内部导线与所述第二导电层电连接；且第二导电层的边缘设有第一间隔区，所述第二导电层通过所述第一间隔区与所述第一导电层隔开；所述第三导电层与所述第二导电层相连。
17.在其中一些实施例中，所述第二导电层在所述上塑封面和/或下塑封面上间隔设置，且间隔部位为未覆盖所述第二导电层的第三间隔区，所述第三间隔区连接相对设置的两个所述塑封侧壁上的两个所述第二间隔区。
18.上述立体封装的系统级芯片，至少具有以下有益的技术效果：
19.(1)本实施例采用塑封体对线路板组件进行固定，双面塑封成近似长方体，使线路板组件位于长方体内部，避免电子元件直接暴露在外；
20.同时，线路板的内部导线通过第一导电层引出并与外部主板实现电连接，实现将线路板内部水平设置的内部导线竖直引出并与外部主板相接触，从而不需要再设置引脚结构，避免采用引脚导致的芯片结构杂乱、与主板多引脚连接结构复杂，以及引脚之间短接现象的发生；整体结构简洁，也消除了引脚短接的隐患，从而在保障功能正常实现的同时，使系统级芯片具有高密度和高集成度、微型化、高可靠性。
21.(2)本发明塑封体外部可覆盖1-6个面的导电层，利用多个面的导电层即可分别将内部线路板组件的电信号引出。外部的导电层可对内部的线路板组件屏蔽、避免外部信号干扰和发出信号干扰外部电器件；导电层还可以加强散热和对内部的线路板组件加强固定。
附图说明
22.图1为本发明一实施例提供的立体封装的系统级芯片示意图；
23.图2为图1中的a-a向剖视图；
24.图3为本发明一实施例提供的立体封装的系统级芯片的侧视图；
25.图4为本发明一实施例提供的立体封装的系统级芯片中的线路板组件俯视图；
26.图5为本发明一实施例提供的主板结构示意图；
27.图中，10、芯片结构；
28.100、线路板组件；110、线路板；120、电子元件；121、电容；122、磁芯；101、导电部位；103、引出端子；
29.200、塑封体；210、上塑封面；220、下塑封面；230、塑封侧壁；
30.310、第一导电层；320、第二导电层；330、第三导电层；
31.410、第一间隔区；420、第二间隔区；430、第三间隔区；
32.500、导电区段；
33.20、外部主板。
具体实施方式
34.下面结合附图对本发明作进一步说明。
35.为了便于理解本发明，下面将参照相关附图对本发明权利要求所限定的各种实施例进行更全面的描述。附图中给出了本发明的较佳实施例，其包含各种特定的细节以助于该理解，但这些细节应当被视为仅是示范性的。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相应地，本领域普通技术人员将认识到，在不背离由随附的权利要求所限定的本发明的范围的情况下，可以对本文所描述的各种实施例作出变化和改进。此外，为了清楚和简洁起见，可能省略对熟知的功能和构造的描述。
36.对本领域技术人员显而易见的是，提供对本发明的各种实施例的下列描述，仅是为了解释的目的，而不是为了限制由随附的权利要求所限定的本发明。
37.贯穿本技术文件的说明书和权利要求，词语
″
包括
″
和
″
包含
″
以及词语的变型，例如
″
包括有
″
和
″
包括
″
意味着
″
包含但不限于
″
，而不意在(且不会)排除其他部件、整体或步骤。结合本发明的特定的方面、实施例或示例所描述的特征、整体或特性将被理解为可应用于本文所描述的任意其他方面、实施例或示例，除非与其不兼容。
38.应当理解的是，单数形式
″
一
″
、
″
一个
″
和
″
该
″
包含复数的指代，除非上下文明确地另有其他规定。在本发明中所使用的表述
″
包含
″
和/或
″
可以包含
″
意在表示相对应的功能、操作或元件的存在，而非意在限制一个或多个功能、操作和/或元件的存在。此外，在本发明中，术语
″
包含
″
和/或
″
具有
″
意在表示申请文件中公开的特性、数量、操作、元件和部件，或它们的组合的存在。因此，术语
″
包含
″
和/或
″
具有
″
应当被理解为，存在一个或多个其他特性、数量、操作、元件和部件、或它们的组合的额外的可能性。
39.在本发明中，表述
″
或
″
包含一起列举的词语的任意或所有的组合。例如，
″
a或b
″
可以包含a或者b，或可以包含a和b两者。
40.应当理解的是，当元件被称为
″
固定于
″
另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件；当一个元件被认为是
″
连接
″
或
″
耦合
″
另一个元件，它可以是直接连接或耦合到另一个元件或者可能同时存在居中元件。
41.文中提到的
″
上
″
、
″
下
″
、
″
左
″
、
″
右
″
等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
42.除非另有定义，本文所使用的所有的技术术语和科学术语与属于本发明的技术领域的技术人员所通常理解的含义相同。还应理解的是，术语(比如常用词典中限定的那些术语)，应解释为具有与相关领域和本说明书的上下文中一致的含义，并且不应以理想化或过于形式化的意义来解释，除非在本文中明确地这样限定。本文所使用的术语
″
及/或
″
包括一个或多个相关的所列项目的任意的和所有的组合。
43.如图1-图5所示，本发明一实施例中，提供一种立体封装的系统级芯片，包括：
44.线路板组件100，包括线路板110及电连接于所述线路板110的电子元件120；
45.塑封体200，封装包覆于所述线路板组件100，所述塑封体200包括与所述线路板110间隔的上、下塑封面，以及围绕所述线路板110边缘设置的塑封侧壁230；
46.所述线路板110的边缘设有至少一个导电部位101，线路板110的内部导线延伸至所述导电部位并与所述导电部位接触，所述导电部位101以及邻近所述导电部位101的塑封侧壁230表面覆盖有第一导电层310，所述第一导电层310被配置为延伸至上塑封面210或下
塑封面220，且与贴合于上、下塑封面的外部主板20电连接，以实现所述内部导线与所述外部主板20之间的电连接。
47.具体来说，上述的线路板组件100，是指用一层或多层线路板110为载体，在其两面可固定多颗诸如电容121、电感或电阻等电子元件，以及可在中间放置贯穿线路板110的多颗磁芯122，组成特定功能的组件；当然除此之外还可以设置其他多种类型的电子元件比如变压器等，此处不做具体的限制。
48.值得说明的是，作为骨架的线路板110，可以是一层、两层甚至更多层，且其中可包含多个通孔，盲孔和半埋孔；电容121、电阻、电感可包括但不限于裸片、贴片、分立等形式；磁芯122可包括但不限于各种形状以及可采用各种磁性材料制成；线路板110与电子元件120的联接包括但不限于激光熔焊、共金焊、锡焊、分子键合等方式；内部导线的引出方式包括但不限于探针、铜片、金线等方式。
49.所述的塑封体200是使用特种塑封材料把线路板组件100密封在中间的结构，既能保护内部的线路板组件100，又能散热。塑封体200所用的材料可以采用各类与硅片膨胀系数相近且密封性能良好的材质，比如树脂等，此处不做限制。
50.本实施例的系统级芯片结构具有如下的优势：
51.本实施例的系统级芯片结构10，就是把电容121、磁芯122等元件与线路板110组合形成的线路板组件100利用塑封体200封装固定；第一导电层310覆盖在导电部位101以及邻近所述导电部位101的塑封侧壁230表面，且与线路板110的内部导线电连接，因此可将线路板110的内部导线中的电信号引出，电信号可沿第一导电层310的延伸方向向上或下引出，由于第一导电层310上下延伸后与贴附于上或下塑封面的外部主板20通过焊盘等相连，因此电信号可直接被引至外部主板20。
52.本实施例采用塑封体200对线路板组件100进行固定，双面塑封成近似长方体，使线路板组件100位于长方体内部，避免电子元件120直接暴露在外；外部的导电层可对内部的线路板组件100屏蔽保护、避免外部信号干扰和发出信号干扰外部电器件，导电层还可以加强散热；
53.同时，线路板110的内部导线通过第一导电层310引出并与外部主板20实现电连接，实现将线路板110内部水平设置的内部导线竖直引出并与外部主板20相接触，从而不需要再设置引脚结构，避免采用引脚导致的芯片结构杂乱、与主板多引脚连接结构复杂，以及引脚之间短接现象的发生；整体结构简洁，也消除了引脚短接的隐患，从而在保障功能正常实现的同时，使系统级芯片具有高密度和高集成度、微型化、高可靠性。
54.参考图1和图2，在一些实施例中，所述上塑封面210、下塑封面220的至少一者表面覆盖第二导电层320，所述线路板组件100的内部导线与所述第二导电层320电连接；且第二导电层320的边缘设有第一间隔区410，所述第二导电层320通过所述第一间隔区410与至少一个所述第一导电层310隔开。
55.具体的，通过在上塑封面210、下塑封面220设置第二导电层320，且线路板组件100的内部导线与所述第二导电层320电连接，使得内部的线路板组件100能够通过整个芯片结构10的上、下表面直接与外部主板20的焊盘相连；且与塑封侧壁230上的第一导电层310隔开独立导电。
56.通过采用本实施例的结构设置，塑封成的长方体的侧壁、上下表面等6个面都能分
别独立将线路板组件100的各内部导线的电信号引出，与外部主板20的电连接不限于在一个平面内，使用更方便；同时上塑封面210、下塑封面220的第二导电层320通过第一间隔区410与塑封侧壁230上的第一导电层310隔开，第一导电层310与第二导电层320二者之间不接触且独立导电，安全性绝对可靠。此外，通过设置第一导电层310与第二导电层320，实现对塑封成的长方体的包围，能够使内部的线路板组件与外部信号隔绝，起到信号屏蔽保护的作用，也加强了散热。
57.在一些实施例中，所述第二导电层320与至少一个所述第一导电层310相接触，以通过该第一导电层310实现与线路板的内部导线电连接。
58.具体的，由于第一导电层310本身与线路板的内部导线相连，因此，本实施例中将第二导电层320与其中一个第一导电层310相连(该第一导电层310与上一实施例中
″
与第二导电层320隔开独立导电的第一导电层
″
不同)，即可实现与线路板的内部导线电连接。本实施例设计巧妙，使得第二导电层也通过第一导电层310与内部导线电联，不需要设计其他的电路连接结构，结构简易。
59.参考图1，在一些实施例中，所述第一间隔区410为弧线形或折线形，围绕所述第一导电层310与所述上塑封面210和/或下塑封面220相接的部位延伸设置。具体来说，采用上述线形设置的第一间隔区410占用上塑封面210和/或下塑封面220的空间较小，从而最大程度的减少挤占第二导电层320的设置面积，第二导电层320的表面积可最大化，保证电连接效果稳定。
60.参考图1，在一些实施例中，与所述第一导电层310邻近的所述塑封侧壁230与所述第一间隔区410相连通。本实施例中，通过将第一导电层310旁边的塑封侧壁230与上、下塑封面上的第一间隔区410相连通，使得第一导电层310与第二导电层320之间的界限被明确分开，避免二者因加工精度的偏差导致短路相接；同时由于二者间隔分明，有利于降低各导电层涂覆位置的加工精度要求，便于操作加工生产。
61.常规芯片利用边缘的多个引脚与主板相连后，由于主板上安装其他的电子部件，其他的电子部件很容易与芯片边缘的多个引脚相接触导致发生短路。考虑到这个问题，参考图4和图5，在一些实施例中，线路板110的至少一侧边缘设有两个及以上的导电部位101，且所述线路板110的导电部位101内凹形成导电凹槽，导电凹槽表面设置有所述内部导线的引出端子103；即线路板110的内部导线延伸至所述导电凹槽槽底，且在内部导线的端部设置引出端子103，引出端子103为贴附或电镀于导电凹槽表面的一层金属层，这样当第一导电层310覆盖于引出端子103后即可通过引出端子103与内部导线电连接。
62.具体的，由于在导电凹槽表面设置有内部导线的引出端子103，第一导电层310覆盖于引出端子103后二者之间即具有较大的接触面积，电连接稳定；由于导电部位101皆内凹成导电凹槽，位于同一侧边缘的各导电部位101之间相接触的概率更小，即使有其他电子部件贴合到芯片结构10的边缘也难以接触到内凹的导电部位101，更不可能同时接触到多个内凹的导电部位101，从而极大地降低了多个导电部位101发生短路连接的概率。
63.参考图4和图5，在一些实施例中，所述线路板110的边缘以及围绕所述线路板110边缘设置的塑封侧壁230为连续的波浪形，各导电部位101皆分别形成所述导电凹槽。具体的，相较于直线形设计，各导电部位101皆分别形成导电凹槽，从而可对各导电部位101形成保护、避免设在直线边缘或凸出后发生短接；而且，波浪形的线路板110边缘也便于开模加
工，不会提升加工成本。
64.参考图1，在一些实施例中，还包括第三导电层330，覆盖于所述塑封侧壁230且与所述第一导电层310之间通过塑封侧壁230上未铺设导电层的第二间隔区420隔开。
65.具体的，所述塑封侧壁230表面在与第一导电层310相隔的部位设有第三导电层330。塑封侧壁230表面涂覆的第三导电层330可提升系统级芯片的屏蔽隔离和散热效果；同时第三导电层330与第一导电层310隔开，能够避免外部电子元件120与第三导电层330意外接触导致第一导电层310所连接的内部导线发生短路。
66.参考图1，在一些实施例中，所述上塑封面210、下塑封面220的至少一者表面覆盖第二导电层320，所述线路板组件100的内部导线与所述第二导电层320电连接；且第二导电层320的边缘设有第一间隔区410，所述第二导电层320通过所述第一间隔区410与所述第一导电层310隔开；所述第三导电层330与所述第二导电层320相连。
67.本实施例中，不仅可实现整个芯片结构10的上、下表面，以及四壁的第一导电层310分别地独立地与外部主板20的焊盘相连，以及，利用塑封侧壁230表面加设的第三导电层330提升系统级芯片的屏蔽隔离和散热效果；此外，由于第三导电层330与所述第二导电层320相连，相当于拓展了第二导电层320的面积，即增大了上表面或下表面第二导电层320的导电面积，装配时即使外部主板20上的焊盘与第二导电层320之间出现相对偏移并连接到塑封侧壁230上的第三导电层330，外部主板20也能通过第三导电层330与第二导电层320实现稳定的电连接，降低了装配精度的要求。
68.参考图1，在一些实施例中，所述第二导电层320在所述上塑封面210和/或下塑封面220上间隔设置，且间隔部位为未覆盖所述第二导电层320的第三间隔区430，所述第三间隔区430连接相对设置的两个所述塑封侧壁230上的两个所述第二间隔区420。具体的，通过上述设计的第三间隔区430，使得上、下塑封面220的第二导电层320沿长度方向被分成多块，多块第二导电层320可分别与外部主板20上不同区域的焊盘独立相连，从而进一步拓展了第二导电层320的电连接功能，同一个平面上被隔开的第二导电层320的不同部位可分别与外部主板20上的不同区域焊盘相连，实现不同的功能；且由于第三间隔区430连接相对设置的两个所述塑封侧壁230上的两个第二间隔区420，利用塑封侧壁230表面加设的第三导电层330拓展上、下表面第二导电层320的导电面积，使得整个芯片结构10在沿长度方向上以相连的第二间隔区420、第三间隔区430为界形成多个导电区段500，导电区段500外周包裹的导电层形成导电套、分别用于连接主板上的不同焊盘，当然导电套面积大，也同时提升了系统级芯片的屏蔽隔离和散热效果。
69.参考图1，在一些实施例中，所述上塑封面210与所述下塑封面220平行设置。
70.在一些实施例中，所述的导电层包括但不限于铜、铝、金等材质，导电性良好，且具有良好的屏蔽隔离和散热能力。
71.本发明一实施例中，还提供一种主板结构，包括主板及如上所述的立体封装的系统级芯片，所述立体封装的系统级芯片的第一导电层310延伸至上或下塑封面220的部位与贴合于上或下塑封面220的外部主板20电连接。
72.本发明另一实施例中，提供一种系统级芯片的制作方法，包括如下步骤：
73.操作电子元件120与线路板110电连接，形成线路板组件100，操作所述线路板110的内部导线延伸至所述线路板110的导电部位；
74.操作封装填料包覆所述线路板组件100，形成塑封体200；
75.于所述线路板110边缘的导电部位101以及邻近所述导电部位101的塑封侧壁230表面覆盖第一导电层310，且所述第一导电层310延伸至上或下塑封面220。
76.通过上述制作方法即可制得本发明的系统级芯片结构10。
77.以上描述中，尽管可能使用例如
″
第一
″
和
″
第二
″
的表述来描述本发明的各个元件，但它们并未意于限定相对应的元件。例如，上述表述并未旨在限定相对应元件的顺序或重要性。上述表述用于将一个部件和另一个部件区分开。
78.本文中在本发明的说明书中所使用的术语仅是为了描述特定的实施例的目的，而并非意在限制本发明。单数的表述包含复数的表述，除非在其间存在语境、方案上的显著差异。
79.以上所述仅是本发明的示范性实施方式，而非用于限制本发明的保护范围，本发明的保护范围由所附的权利要求确定。
80.本领域技术人员可以理解的是，以上所述实施例的各技术特征可以相应地省去、添加或者以任意方式组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，并且，本领域技术人员能够想到的简单变换方式以及对现有技术做出适应性和功能性的结构变换的方案，都应当认为是本说明书记载的范围。
81.以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，虽然已经参考各种实施例示出和描述了本发明，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干形式和细节上的各种变形和改进，而不背离由随附的权利要求所限定的本发明的范围，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。