一种阵列基板、显示面板及显示装置的制作方法

1.本发明实施例涉及显示技术，尤其涉及一种阵列基板、显示面板及显示装置。


背景技术：

2.随着显示技术的发展，显示面板的屏占比越来越大，窄边框技术越来越引起人们的重视。
3.为了满足客户要求，目前行业内新兴一种新的窄边框技术，相关技术中采用了将部分扇出线布局在显示区域(fanout in aa，fiaa)的技术，该技术核心就是通过增加2道掩膜(mask)工艺，增加一层金属走线，实现产品窄边框，但采用该技术会显著增加显示面板的制备成本，势必造成产能损失。


技术实现要素：

4.本发明实施例提供一种阵列基板、显示面板及显示装置，该阵列基板可以在不显著增加工艺成本的基础上，通过优化走线方式和像素设计，实现fiaa技术，以实现窄边框的效果。
5.第一方面，本发明实施例提供一种阵列基板，包括：
6.衬底基板，所述衬底基板包括显示区和非显示区；
7.所述显示区包括位于所述衬底基板一侧的多个阵列排布的像素电路和多条数据信号线，所述数据信号线与多个所述像素电路电连接，所述像素电路包括多个晶体管；
8.遮光金属层，位于所述衬底基板靠近所述像素电路的一侧，沿垂直于所述衬底基板的方向，所述遮光金属层覆盖至少一个所述晶体管的有源区；
9.所述非显示区包括第一扇出区，所述第一扇出区包括多条第一扇出走线；
10.所述显示区包括第二扇出区，所述第二扇出区包括多条第二扇出走线，所述第二扇出走线的第一端与所述数据信号线电连接，所述第二扇出走线的第二端与所述第一扇出走线电连接；
11.其中，所述第二扇出走线与所述遮光金属层同层设置。
12.第二方面，本发明实施例还提供一种阵列基板，包括：
13.衬底基板，所述衬底基板包括显示区和非显示区；
14.所述显示区包括位于所述衬底基板一侧的多个阵列排布的像素电路和多条数据信号线，所述数据信号线与多个所述像素电路电连接，所述像素电路包括n型晶体管和p型晶体管，所述n型晶体管包括金属氧化物有源层，所述p型晶体管包括低温多晶硅有源层；
15.所述非显示区包括第一扇出区，所述第一扇出区包括多条第一扇出走线；
16.所述显示区包括第二扇出区，所述第二扇出区包括多条第二扇出走线，所述第二扇出走线的第一端与所述数据信号线电连接，所述第二扇出走线的第二端与所述第一扇出走线电连接；
17.其中，所述第二扇出走线与所述n型晶体管的栅极层同层设置。
18.第三方面，本发明实施例还提供一种显示面板，包括上述的阵列基板。
19.第四方面，本发明实施例还提供一种显示装置，包括上述的显示面板。
20.本发明实施例提供的阵列基板，包括：衬底基板，衬底基板包括显示区和非显示区；显示区包括位于衬底基板一侧的多个阵列排布的像素电路和多条数据信号线，数据信号线与多个像素电路电连接，像素电路包括多个晶体管；遮光金属层，位于衬底基板靠近所述像素电路的一侧，沿垂直于衬底基板的方向，遮光金属层覆盖至少一个晶体管的有源区；非显示区包括第一扇出区，第一扇出区包括多条第一扇出走线；显示区包括第二扇出区，第二扇出区包括多条第二扇出走线，第二扇出走线的第一端与数据信号线电连接，第二扇出走线的第二端与第一扇出走线电连接；其中，第二扇出走线与遮光金属层同层设置。通过设置遮光金属层遮挡至少一个晶体管，可以提升像素电路的性能；通过将部分扇出区设置在显示区，可以达到窄边框的效果；通过将第二扇出走线与遮光金属层同层设置，可以在不增加工艺制程的前提下实现fiaa技术，有利于降低显示面板的成本。
附图说明
21.图1为本发明实施例提供的一种阵列基板的结构示意图；
22.图2为本发明实施例提供的一种阵列基板的局部结构示意图；
23.图3为本发明实施例提供的另一种阵列基板的局部结构示意图；
24.图4为本发明实施例提供的一种第二扇出走线的结构示意图；
25.图5为本发明实施例提供的一种像素电路的结构示意图；
26.图6为本发明实施例提供的一种像素电路的具体结构示意图；
27.图7为本发明实施例提供的一种阵列基板的剖面结构示意图；
28.图8为本发明实施例提供的又一种阵列基板的局部结构示意图；
29.图9为本发明实施例提供的另一种阵列基板的结构示意图；
30.图10为本发明实施例提供的另一种像素电路的结构示意图；
31.图11为本发明实施例提供的另一种阵列基板的剖面结构示意图；
32.图12为本发明实施例提供的一种显示装置的结构示意图。
具体实施方式
33.下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
34.在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明。需要注意的是，本发明实施例所描述的“上”、“下”、“左”、“右”等方位词是以附图所示的角度来进行描述的，不应理解为对本发明实施例的限定。此外在上下文中，还需要理解的是，当提到一个元件被形成在另一个元件“上”或“下”时，其不仅能够直接形成在另一个元件“上”或者“下”，也可以通过中间元件间接形成在另一元件“上”或者“下”。术语“第一”、“第二”等仅用于描述目的，并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
35.图1为本发明实施例提供的一种阵列基板的结构示意图。参考图1，该阵列基板包括衬底基板100，衬底基板100包括显示区aa和非显示区na；显示区aa包括位于衬底基板100一侧的多个阵列排布的像素电路10和多条数据信号线20，数据信号线20与多个像素电路10电连接，像素电路10包括多个晶体管(图1中未示出)；遮光金属层30，位于衬底基板100靠近像素电路10的一侧，沿垂直于衬底基板100的方向，遮光金属层30覆盖至少一个晶体管的有源区。图2为本发明实施例提供的一种阵列基板的局部结构示意图。参考图2，非显示区na包括第一扇出区40，第一扇出区40包括多条第一扇出走线41；显示区aa包括第二扇出区50，第二扇出区50包括多条第二扇出走线51，第二扇出走线51的第一端与数据信号线20电连接，第二扇出走线51的第二端与第一扇出走线41电连接；其中，第二扇出走线51与遮光金属层30同层设置。
36.其中，本实施例提供的阵列基板可以用于显示面板中，显示面板可以为有机发光二极管(organic light-emitting diode，oled)或微型发光二极管(micro led)显示面板，也可以为其他类型的显示面板，本发明实施例对此不作限定。衬底基板100可以为刚性基板，例如玻璃基板，也可以为柔性基板，例如聚酰亚胺(pi)基板，具体实施时可以根据实际情况选择。衬底基板100的显示区aa包括多个阵列排布的像素电路10，其中像素电路10的结构可以根据实际情况设计，例如包括7个晶体管和1个电容的7t1c结构。示例性的，参考图1，像素电路10呈多行和多列的阵列排布，一条数据信号线20与一列像素电路10电连接，用于为对应的像素电路10提供数据信号。由于图1示出的为阵列基板的俯视图，因此未示出膜层的位置关系，具体实施时，遮光金属层30位于像素电路10的下方，用于遮挡部分晶体管的有源区，这样设置可以提高晶体管性能，例如遮光金属层30遮挡驱动晶体管，可以提升驱动晶体管的阈值稳定性和亚阈值摆幅的稳定性，还有助于提高阵列基板的抗静电干扰能力，对关键器件起到保护作用。参考图2，第一扇出区40的第一扇出走线41可以用于与驱动芯片(图2未示出)连接，本实施例中，通过在显示区aa设置第二扇出区50，可以有效降低非显示区na的宽度，实现显示面板的窄边框效果。而且在本实施例中，通过复用遮光金属层30形成第二扇出走线51，可以在不增加mask的同时满足产品要求，有利于明显降低成本。现有的fiaa技术在像素电路10的膜层上方增加一层金属走线，由于在显示区aa拉线，对显示的均匀性影响很大。本实施例中通过复用位于像素电路10的膜层下方的遮光金属层30，对显示的均匀性影响较小。
37.继续参考图2，可选的，第二扇出区50位于显示区aa靠近非显示区na一侧的边角区域。
38.可以理解的是，在显示面板的结构中，一般显示区aa的边角会设计为圆角，通常称为“r角”区域，而且与显示区aa相邻的非显示区na的宽度会设计的窄一些，例如某一实施例中，非显示区na的下边框一侧相对于显示区aa的边缘去除9mm宽度设计。为了保证显示面板的窄边框效果，因此采用本实施例提供的fiaa技术，第二扇出区50位于显示区aa靠近非显示区na一侧的边角区域，从而实现窄边框的效果。
39.本发明实施例的技术方案，通过设置遮光金属层遮挡至少一个晶体管，可以提升像素电路的性能；通过将部分扇出区设置在显示区，可以达到窄边框的效果；通过将第二扇出走线与遮光金属层同层设置，可以在不增加工艺制程的前提下实现fiaa技术，有利于降低显示面板的成本。
40.图3为本发明实施例提供的另一种阵列基板的局部结构示意图。参考图3，可选的，遮光金属层30包括多个遮光区块31，沿垂直于衬底基板100的方向，遮光区块31覆盖至少一个晶体管的有源区(图3中未示出)；第二扇出走线51与至少一个遮光区块31电连接。
41.可以理解的是，由于第二扇出走线51与遮光金属层30同层设置，通过设置第二扇出走线51与至少一个遮光区块31连接，可以利用并联减小电阻的原理有效减小第二扇出走线51的电阻，降低面板的功耗。
42.在另一实施例中，图4为本发明实施例提供的一种第二扇出走线的结构示意图。参考图4，可选的，第二扇出走线51包括多条沿第一方向x延伸的第一走线511和多条沿第二方向y延伸的第二走线512，第一走线511和第二走线512电连接成网状结构，第一方向x和第二方向y交叉。
43.由于遮光金属层30位于像素电路10靠近衬底基板100的一侧(像素电路10的下方)，其不会与像素电路10电连接，因此为了降低第二扇出走线51的电阻，可以设计第二扇出走线51网状结构。具体实施时，可以设计第一方向x与像素电路阵列的行方向平行，第二方向y与像素电路阵列的列方向平行，在其他实施例中，也可以根据实际情况设计第一方向x和第二方向y，具体实施时可以根据实际情况设计。
44.图5为本发明实施例提供的一种像素电路的结构示意图。参考图5，可选的，像素电路包括第一发光控制模块11、第二发光控制模块12、第一初始化模块13、第二初始化模块14、驱动模块15、数据写入模块16、阈值补偿模块17和存储模块18；第一发光控制模块11的控制端与使能信号线emit电连接，第一发光控制模块11的第一端与第一电源电压信号线pvdd电连接，第一发光控制模块11的第二端与驱动模块15的第一端电连接；驱动模块15的控制端与第一节点n1电连接，驱动模块15的第二端与第二发光控制模块12的第一端电连接；第二发光控制模块12的控制端与使能信号线emit电连接，第二发光控制模块12的第二端与发光元件d的第一电极电连接；第一初始化模块13的控制端与第一扫描信号线s1连接，第一初始化模块13的第一端与第一参考信号线vref1电连接，第一初始化模块13的第二端与第一节点n1电连接；数据写入模块16的控制端与第二扫描信号线s2电连接，数据写入模块16的第一端与数据信号线data电连接，数据写入模块16的第二端与驱动模块15的第一端电连接；阈值补偿模块17的控制端与第三扫描信号线s3电连接，阈值补偿模块17的第一端与驱动模块15的第二端电连接，阈值补偿模块17的第二端与第一节点n1电连接；第二初始化模块14的控制端与第四扫描信号线s4电连接，第二初始化模块14的第一端与第二参考信号线vref2电连接，第二初始化模块14的第二端与发光元件d的第一电极电连接，发光元件d的第二电极与第二电源电压信号线pvee电连接；存储模块18的第一端与第一节点n1电连接，存储模块18的第二端与第一电源电压信号线pvdd电连接。
45.具体地，参考图5，像素电路中设置有第一发光控制模块11、第二发光控制模块12、第一初始化模块13、第二初始化模块14、驱动模块15、数据写入模块16、阈值补偿模块17以及存储模块18。第一初始化模块13的控制端与第一扫描信号线s1电连接，第一初始化模块13的第一端与第一参考信号线vref1电连接，第一初始化模块13的第二端与第一节点n1电连接。在初始化阶段，第一初始化模块13根据第一扫描信号线s1传输的第一扫描信号导通，将第一参考信号写入第一节点n1，驱动模块15的控制端与第一节点n1连接，第一参考信号写入驱动模块15的控制端，以完成驱动模块15的初始化。
46.数据写入模块16的控制端与第二扫描信号线s2电连接，数据写入模块16的第一端与数据信号线data电连接，数据写入模块16的第二端与驱动模块15的第一端电连接。阈值补偿模块17的控制端与第三扫描信号线s3电连接，阈值补偿模块17的第一端与驱动模块15的第二端电连接，阈值补偿模块17的第二端与第一节点n1电连接。存储模块18的第一端与第一节点n1电连接，存储模块18的第二端与第一电源电压信号线pvdd电连接。在数据写入阶段，数据写入模块16根据第二扫描信号线s2传输的第二扫描信号导通，阈值补偿模块17根据第三扫描信号线s3传输的第三扫描信号导通，同时驱动模块15导通，数据电压信号依次通过数据写入模块16、驱动模块15和阈值补偿模块17写入驱动模块15的控制端(也即第一节点n1)，存储模块18存储第一节点n1的电压。
47.第二初始化模块14的控制端与第四扫描信号线s4电连接，第二初始化模块14的第一端与第二参考信号线vref2电连接，第二初始化模块14的第二端与发光元件d的第一电极电连接，在数据写入阶段，第二初始化模块14根据第四扫描信号线s4传输的第四扫描信号导通，将第二参考信号写入发光元件d的第一电极，对发光元件d的第一电极进行初始化。
48.第一发光控制模块11的控制端与使能信号线emit电连接，第一发光控制模块11的第一端与第一电源电压信号线pvdd电连接，第一发光控制模块11的第二端与驱动模块15的第一端电连接；驱动模块15的第二端与第二发光控制模块12的第一端电连接；第二发光控制模块12的控制端与使能信号线emit电连接，第二发光控制模块12的第二端与发光元件d的第一电极电连接。在发光阶段，第一发光控制模块11和第二发光控制模块12根据使能信号线emit传输的使能信号导通，驱动模块15导通，电源电压信号通过第一发光控制模块11、驱动模块15和第二发光控制模块12，进而产生驱动电流驱动发光元件d发光。
49.其中，可选的，第一发光控制模块11包括第一晶体管m1，数据写入模块16包括第二晶体管m2，驱动模块15包括第三晶体管m3，阈值补偿模块17包括第四晶体管m4，第一初始化模块13包括第五晶体管m5，第二发光控制模块12包括第六晶体管m6，第二初始化模块14包括第七晶体管m7，存储模块18包括存储电容c；第一电极可为发光元件d的阳极。
50.图5仅示例性的示出了一种7t1c像素电路的连接结构示意图，上述像素电路内各元件的连接方式均为可选的设置方式，在实际应用过程中本领域技术人员可根据实际需求调整像素电路的设计方式。例如在某一实施例中，第一初始化模块13可以与驱动模块15的第二端电连接，至少两个扫描信号线可以复用，图5中示出的电路结构以晶体管均为p型晶体管为例，可选的，像素电路中的晶体管均为p型晶体管或者均为n型晶体管，具体实施时可以根据实际情况设计。
51.图6为本发明实施例提供的一种像素电路的具体结构示意图。参考图6，可选的，该像素电路包括第一晶体管m1、第二晶体管m2、第三晶体管m3、第四晶体管m4、第五晶体管m5、第六晶体管m6、第七晶体管m7和存储电容c；沿垂直于衬底基板100的方向，遮光金属层30覆盖第三晶体管m3、第四晶体管m4以及第五晶体管m5的有源区。
52.通过设置遮光金属层30遮挡7t1c像素电路的m3/m4/m5器件，可以提高第一节点n1的信号稳定性，提升第三晶体管m3阈值和亚阈值摆幅均一性的同时，提升整体铜棒摩擦以及平板esd能力，对关键器件起到保护作用。
53.图7为本发明实施例提供的一种阵列基板的剖面结构示意图。参考图7，可选的，像素电路包括第一金属层101、第二金属层102、第三金属层103和第四金属层104；使能信号
线、第一扫描信号线、第二扫描信号线、第三扫描信号线、第四扫描信号线和存储电容的第一极板均位于第一金属层101(图7中未具体示出各信号线)；第一参考信号线、第二参考信号线和存储电容的第二极板均位于第二金属层102；数据信号线位于第三金属层103；第一电源电压信号线位于第三金属层103和第四金属层104。
54.具体实施时，相邻两个金属层之间设置有绝缘层，当不同金属层的走线需要连接时，可以通过设置在绝缘层的过孔实现电连接，当同层走线不需要电连接而在设计时可能会交叉时，可以通过换线的方式避免交叉。图7中示意性示出一个晶体管200，晶体管200包括有源层201、栅极层202和源漏极层203，其中栅极层202位于第一金属层101，源漏极层203位于第三金属层103。
55.本发明实施例中的阵列基板还可包括其他常规设置膜层，例如发光层、平坦化层和像素定义层等，上述常规膜层的设置方式可由本领域技术人员根据实际需求进行设置，本发明实施例对此不赘述也不限定。
56.图8为本发明实施例提供的又一种阵列基板的局部结构示意图。参考图8，可选的，第一扇出区40包括第一子扇出区410和第二子扇出区420，第一子扇出区410位于第二子扇出区420靠近显示区aa的一侧；第一子扇出区410包括第一子扇出走线411，第二子扇出区420包括第二子扇出走线421，第一子扇出走线411位于第二金属层和/或第三金属层，第二子扇出走线421位于第四金属层。
57.本实施例中，在aa区利用与遮光金属层同层的金属走线实现数据信号线换线，走线至第一子扇出区410，然后使用第二金属层和/或第三金属层换线，避免同层而不同信号线交叉，然后走线至第二子扇出区420换线至第四金属层。可选的，第二子扇出区420为弯折区。通过设置第二子扇出区420为弯折区，可以实现部分非显示区的弯折，进一步减小边框的宽度，实现窄边框的效果。另外第四金属层一般采用多层金属的叠层结构，其弯折性能较好，可以避免弯折时断线。
58.在某些实施例中，显示面板会设置有放置摄像头等器件的挖孔区，挖孔区的窄边框设计也是技术人员需要解决的问题。本发明实施例的设计思路还可以扩展至挖孔区，实现挖孔区边框的窄化。示例性的，图9为本发明实施例提供的另一种阵列基板的结构示意图。参考图9，可选的，显示区aa包括至少一个挖孔区a1，围绕挖孔区a1边缘的数据信号线与遮光金属层同层设置(图9中未示出具体结构)，从而实现挖孔区的窄边框设计。
59.在设计像素电路时，除了采用同种类型的晶体管形成，还可以采用两种类型的晶体管形成，即像素电路既包括p型晶体管又包括n型晶体管。示例性的，图10为本发明实施例提供的另一种像素电路的结构示意图，与图5中不同的是，本实施例中，第四晶体管m4和第五晶体管m5采用n型晶体管，其他晶体管采用p型晶体管，其中n型晶体管为基于金属氧化物(例如igzo)的晶体管，p型晶体管为基于低温多晶硅的晶体管。金属氧化物相比于低温多晶硅晶体管具有透过率高、电子迁移率低、开关比大、功耗低等优点，采用两种晶体管形成的像素电路具有更好的性能。
60.基于此，本发明实施例还提供一种阵列基板，包括：衬底基板，衬底基板包括显示区和非显示区；显示区包括位于衬底基板一侧的多个阵列排布的像素电路和多条数据信号线，数据信号线与多个像素电路电连接，像素电路包括n型晶体管和p型晶体管，n型晶体管包括金属氧化物有源层，p型晶体管包括低温多晶硅有源层；非显示区包括第一扇出区，第
一扇出区包括多条第一扇出走线；显示区包括第二扇出区，第二扇出区包括多条第二扇出走线，第二扇出走线的第一端与数据信号线电连接，第二扇出走线的第二端与第一扇出走线电连接；其中，第二扇出走线与n型晶体管的栅极层同层设置。
61.图11为本发明实施例提供的另一种阵列基板的剖面结构示意图。参考图11，该阵列基板包括n型晶体管200n和p型晶体管200p，其中p型晶体管第一有源层201p、第一栅极层202p和第一源漏极层203p，n型晶体管包括第二有源层201n、第二栅极层202n和第二源漏极层203n，其中第二栅极层202n位于第五金属层105，本实施例中，第二扇出走线与第五金属层同层设置。
62.继续参考图11，可选的，该阵列基板还包括遮光金属层30，位于衬底基板100靠近像素电路的一侧，沿垂直于衬底基板100的方向z，遮光金属层30覆盖至少一个n型晶体管和p型晶体管的有源区。
63.具体实施时，遮光金属层30的设置方式与前述实施例类似，也可以覆盖第三晶体管m3、第四晶体管m4和第五晶体管m5。
64.基于同一构思，本发明实施例还提供了一种显示面板，该显示面板包括上述实施例提供的任意一种阵列基板。本发明实施例提供的显示面板包括本发明任意实施例提供的阵列基板的全部技术特征和相应有益效果，此处不再赘述。
65.图12为本发明实施例提供的一种显示装置的结构示意图。参考图12，该显示装置1包括本发明实施例提供的任意一种显示面板2。该显示装置1具体可以为手机、电脑以及智能可穿戴设备等。
66.注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。