一种半导体MOSFET器件及其制备方法与流程

一种半导体mosfet器件及其制备方法
技术领域
1.本发明涉及半导体技术领域，具体涉及一种半导体mosfet器件及其制备方法。


背景技术：

2.功率半导体器件包括mosfet器件和肖特基二极管(sbd)。
3.宽禁带半导体碳化硅材料具有禁带宽度大、高热导率、高击穿场强、高电子饱和速度以及强抗辐射性的优点。宽禁带半导体碳化硅材料应用于功率半导体器件，使得碳化硅功率半导体器件能够应用于高温、高压、高频以及强辐射的工作环境下。碳化硅功率半导体器件包括sicmosfet与sic肖特基二极管(sbd)。
4.为了提升碳化硅mosfet器件的正向导通特性，通常希望能够增加jfet区的宽度或者提高jfet区的浓度，降低jfet区的电阻。但是jfet区的宽度和浓度的增加，会使得相邻阱区对栅氧电场抑制能力减弱，从而又引起栅氧可靠性问题。jfet区指的是位于栅极结构底部且位于阱区之间的漂移区的顶部区域。
5.因此如何兼顾降低正向导通电阻和抑制表面电场是需要解决的技术问题。


技术实现要素：

6.有鉴于此，本发明提供了一种半导体mosfet器件及其制备方法，以解决现有技术中无法兼顾降低正向导通电阻和抑制表面电场的问题。
7.本发明提供一种半导体mosfet器件，包括：漂移层，所述漂移层的顶部区域包括沿第一方向排布的若干间隔的第一漂移区和沿第二方向排布的若干间隔的第二漂移区，所述第二漂移区和第一漂移区间隔设置；阱区，所述阱区位于所述漂移层中且位于所述第一漂移区和第二漂移区的侧部周围；所述阱区包括特征交叉阱区，所述特征交叉阱区位于沿第二方向上相邻的第二漂移区之间且位于沿第一方向上相邻的第一漂移区之间；源极注入区，位于第一漂移区沿第二方向两侧以及第二漂移区沿第一方向两侧的阱区中以及所述特征交叉阱区中，所述源极注入区、所述第一漂移区和第二漂移区的导电类型相同，特征交叉阱区中的源极注入区为特征交叉源区；第一沟道区，位于源极注入区和第一漂移区之间且环绕所述第一漂移区的侧壁；第二沟道区，位于源极注入区和第二漂移区之间且环绕所述第二漂移区的侧壁。
8.可选的，所述源极注入区的掺杂浓度为1e18atom/cm3～5e20atom/cm3。
9.可选的，相邻的第一漂移区在第一方向上的间距为0.5um－5um；相邻的第二漂移区在第二方向上的间距为0.5um－5um。
10.可选的，所述第一方向垂直于第二方向。
11.可选的，所述第一漂移区在第二方向上排布的侧壁与所述第一漂移区朝向所述特征交叉阱区的侧壁之间交界处具有圆角，所述第二漂移区在第一方向上排布的侧壁与所述第二漂移区朝向所述特征交叉阱区的侧壁之间交界处具有圆角。
12.可选的，还包括：沿第一方向延伸的第一栅极结构和沿第二方向延伸的第二栅极
结构，所述第一栅极结构覆盖若干间隔的第一漂移区，第一栅极结构还覆盖第一沟道区和位于第一漂移区沿第二方向两侧的部分源极注入区，第二栅极结构覆盖若干间隔的第二漂移区，所述第二栅极结构还覆盖第二沟道区和位于第二漂移区沿第一方向两侧的部分源极注入区，第二栅极结构和第一栅极结构在特征交叉源区上方交叉。
13.可选的，还包括：位于所述第一栅极结构两侧和第二栅极结构两侧的阱区中的欧姆接触掺杂区，所述欧姆接触掺杂区的侧部被所述源极注入区包围且与源极注入区邻接，所述欧姆接触掺杂区的导电类型与所述源极注入区的导电类型相反，所述欧姆接触掺杂区的掺杂浓度大于所述阱区的掺杂浓度。
14.可选的，所述第一沟道区的宽度为0.01um－5um，所述第二沟道区的宽度为0.01um－5um。
15.本发明还提供一种半导体mosfet器件的制备方法，包括：形成漂移层，所述漂移层的顶部区域包括沿第一方向排布的若干间隔的第一漂移区和沿第二方向排布的若干间隔的第二漂移区，所述第二漂移区和第一漂移区间隔设置；在所述第一漂移区和第二漂移区的侧部周围的所述漂移层中形成阱区，所述阱区包括特征交叉阱区，所述特征交叉阱区位于沿第二方向上相邻的第二漂移区之间且位于沿第一方向上相邻的第一漂移区之间；在第一漂移区沿第二方向两侧以及第二漂移区沿第一方向两侧的阱区中、以及特征交叉阱区中形成源极注入区，所述源极注入区、所述第一漂移区和第二漂移区的导电类型相同，特征交叉阱区中的源极注入区为特征交叉源区；源极注入区和第一漂移区之间的阱区构成第一沟道区，第一沟道区环绕所述第一漂移区的侧壁；源极注入区和第二漂移区之间的阱区构成第二沟道区，第二沟道区环绕所述第二漂移区的侧壁。
16.可选的，还包括：形成所述源极注入区之后，形成沿第一方向延伸的第一栅极结构和沿第二方向延伸的第二栅极结构，所述第一栅极结构覆盖若干间隔的第一漂移区，第一栅极结构还覆盖第一沟道区和位于第一漂移区沿第二方向两侧的部分源极注入区，第二栅极结构覆盖若干间隔的第二漂移区，所述第二栅极结构还覆盖第二沟道区和位于第二漂移区沿第一方向两侧的部分源极注入区，第二栅极结构和第一栅极结构在特征交叉源区上方交叉。
17.可选的，还包括：在所述第一栅极结构两侧和第二栅极结构两侧的阱区中形成欧姆接触掺杂区，所述欧姆接触掺杂区的侧部被所述源极注入区包围且与源极注入区邻接，所述欧姆接触掺杂区的导电类型与所述源极注入区的导电类型相反，所述欧姆接触掺杂区的掺杂浓度大于所述阱区的掺杂浓度。
18.本发明提供的技术方案，具有如下效果：
19.本发明技术方案提供的半导体mosfet器件，所述第一栅极结构覆盖若干间隔的第一漂移区，第二栅极结构覆盖若干间隔的第二漂移区。由于设置了第一漂移区和第二漂移区，若干间隔的第一漂移区沿第一方向排布，若干间隔的第二漂移区沿第二方向排布，源极注入区不仅位于第一漂移区沿第二方向两侧以及第二漂移区沿第一方向两侧的阱区中还位于所述特征交叉阱区中，特征交叉阱区中的源极注入区为特征交叉源区。这样使得第一沟道区环绕所述第一漂移区的侧壁，第二沟道区环绕所述第二漂移区的侧壁，因此使得载流子通道面积增加，降低了正向导通电阻。其次，特征交叉源区底部的特征交叉阱区与特征交叉阱区底部的漂移层构成pn结，由于特征交叉阱区的掺杂浓度较高，因此该pn结的耗尽
层主要在特征交叉阱区底部的漂移层中，因此这样能降低特征交叉阱区表面的电场，抑制表面电场。
附图说明
20.为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
21.图1是本发明一实施例的半导体mosfet器件中去除栅极结构的俯视图；
22.图2是本发明一实施例的半导体mosfet器件的俯视图。
具体实施方式
23.下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
24.在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
25.在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
26.此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
27.本实施例提供一种半导体mosfet器件，参考图1和图2，包括：
28.漂移层，所述漂移层的顶部区域包括沿第一方向排布的若干间隔的第一漂移区a1和沿第二方向排布的若干间隔的第二漂移区a2，所述第二漂移区a2和第一漂移区a1间隔设置；
29.阱区101，所述阱区101位于所述漂移层中且位于所述第一漂移区a1和第二漂移区a2的侧部周围；所述阱区101包括特征交叉阱区101t，所述特征交叉阱区101t位于沿第二方向上相邻的第二漂移区a2之间且位于沿第一方向上相邻的第一漂移区a1之间；
30.源极注入区103，位于第一漂移区a1沿第二方向两侧以及第二漂移区a2沿第一方向两侧的阱区101中以及所述特征交叉阱区101t中，所述源极注入区103、所述第一漂移区a1和第二漂移区a2的导电类型相同，特征交叉阱区101t中的源极注入区103为特征交叉源区；
31.第一沟道区g1，位于源极注入区103和第一漂移区a1之间且环绕所述第一漂移区
a1的侧壁；
32.第二沟道区g2，位于源极注入区103和第二漂移区a2之间且环绕所述第二漂移区a2的侧壁。
33.图1中仅在所述第一漂移区a1两侧和第二漂移区a2两侧的阱区中示出了源极注入区103，图1为了方便示意特征交叉阱区101t，因此没有将特征交叉阱区101t中的源极注入区示意，实际上特征交叉阱区101t中也有源极注入区。
34.由于设置了第一漂移区a1和第二漂移区a2，若干间隔的第一漂移区沿第一方向排布，若干间隔的第二漂移区沿第二方向排布，源极注入区103不仅位于第一漂移区a1沿第二方向的两侧以及第二漂移区a2沿第一方向两侧的阱区中还位于所述特征交叉阱区101t中，特征交叉阱区101t中的源极注入区为特征交叉源区。这样使得第一沟道区g1环绕所述第一漂移区a1的侧壁，第二沟道区g2环绕所述第二漂移区a1的侧壁，因此使得载流子通道面积增加，降低了正向导通电阻。其次，特征交叉源区底部的特征交叉阱区与特征交叉阱区底部的漂移层构成pn结，由于特征交叉阱区的掺杂浓度较高，因此该pn结的耗尽层主要在特征交叉阱区底部的漂移层中，因此这样能降低特征交叉阱区表面的电场，抑制表面电场。
35.所述半导体mosfet器件可以为sic基mosfet器件。
36.所述半导体mosfet器件还包括：位于所述漂移层底部的衬底层(未图示)；所述衬底层的导电类型与所述漂移层的导电类型相同，所述衬底层的掺杂浓度大于所述漂移层的掺杂浓度；位于所述衬底层背离所述漂移层一侧表面的漏电极(未图示)。
37.本实施例中，所述漂移层的材料为掺杂n型离子的碳化硅。所述衬底层的材料为掺杂n型离子的碳化硅。在其他实施例中。所述漂移层和衬底层的材料还可以选择其他材料。
38.在一个实施例中，所述第一方向垂直于第二方向。需要说明的是，在其他实施例中，第一方向和第二方向相交且不垂直。
39.所述第一漂移层a1的顶部表面图形为条状，所述第二漂移层a2的顶部表面图形为条状。第一漂移层a1的顶部表面图形沿着第一方向延伸，第二漂移层a2的顶部表面图形沿第二方向延伸。
40.所述阱区101包围所述第一漂移区a1的侧壁和第二漂移层a2的侧壁，所述阱区101与第一漂移层a1和第二漂移层a2邻接。阱区101的深度小于漂移层的深度。所述特征交叉阱区101t为部分阱区。所述阱区的导电类型和所述漂移层的导电类型相反。本实施例中，阱区的导电类型为p型。
41.源极注入区103的深度小于所述阱区101的深度。
42.在一个实施例中，相邻的第一漂移区a1在第一方向上的间距为0.5um－5um；相邻的第二漂移区a2在第二方向上的间距为0.5um－5um。好处在于：若相邻的第一漂移区a1在第一方向上的间距过大，相邻的第二漂移区a2在第二方向上的间距过大，则元胞过大，使得本实施例中降低导通电阻的程度会减弱。；若相邻的第一漂移区a1在第一方向上的间距过小，相邻的第二漂移区a2在第二方向上的间距过小，则加工难度提升。
43.在一个实施例中，所述第一漂移区a1在第二方向上排布的侧壁与所述第一漂移区a1朝向所述特征交叉阱区101t的侧壁之间交界处具有圆角，所述第二漂移区a2在第一方向上排布的侧壁与所述第二漂移区a2朝向所述特征交叉阱区101t的侧壁之间交界处具有圆角。这样设置的好处在于：避免尖端放电。
44.本实施例中，还包括：沿第一方向延伸的第一栅极结构121和沿第二方向延伸的第二栅极结构122，所述第一栅极结构121覆盖若干间隔的第一漂移区a1，第二栅极结构122覆盖若干间隔的第二漂移区a2；第二栅极结构122和第一栅极结构121在特征交叉源区上方交叉。
45.所述第一栅极结构121还覆盖第一沟道区g1和位于第一漂移区a1沿第二方向两侧的部分源极注入区103；所述第二栅极结构122还覆盖第二沟道区g2和位于第二漂移区a2沿第一方向两侧的部分源极注入区103。
46.需要说明的是，图1中仅示意出第一栅极结构121一侧和第二栅极结构一侧的源极注入区作为示意。
47.第一沟道区g1环绕所述第一漂移区a1，第二沟道区g2环绕所述第二漂移区a2。第一沟道区g1包括位于第一漂移区a1在宽度方向上的两侧的第一子沟道区，以及第一漂移区a1和特征交叉源区之间的第二子沟道区。第二沟道区g2包括位于第二漂移区a2在宽度方向上的两侧的第三子沟道区，以及第二漂移区a2和特征交叉源区之间的第四子沟道区。
48.在一个实施例中，所述第一沟道区g1的宽度为0.01um－5um，例如0.01um、0.05um、0.1um、0.2um、0.5um、1um、2um、3um、4um或5um，所述第二沟道区g2的宽度为0.01um－5um，例如0.01um、0.05um、0.1um、0.2um、0.5um、1um、2um、3um、4um或5um。第一沟道区g1的长度较长，第二沟道区g2的长度较长，增加了沟道的面积，大大提升了器件的导电能力，降低导通电阻。
49.在一个实施例中，所述源极注入区的掺杂浓度为1e18atom/cm3～5e20atom/cm3，例如1e18atom/cm3、5e18atom/cm3、1e19atom/cm3、1e20atom/cm3、2e18atom/cm3、3e20atom/cm3、4e20atom/cm3或5e20atom/cm3。
50.所述半导体mosfet器件还包括：位于所述第一栅极结构121两侧和第二栅极结构122两侧的阱区中的欧姆接触掺杂区102，所述欧姆接触掺杂区102的侧部被所述源极注入区包围且与源极注入区邻接103邻接，所述欧姆接触掺杂区102的导电类型与所述源极注入区103的导电类型相反，所述欧姆接触掺杂区102的掺杂浓度大于所述阱区101的掺杂浓度。
51.本实施例中，还包括：绝缘介质层，位于第一栅极结构和第二栅极结构的侧部和顶部且覆盖阱区和源极注入区；第一导电插塞、第二导电插塞和第三导电插塞，第一导电插塞贯穿所述第一栅极结构顶部的绝缘介质层且与第一栅极结构电连接，第二导电插塞贯穿所述第二栅极结构顶部的绝缘介质层且与第二栅极结构电连接，第三导电插塞贯穿栅极结构在宽度方向两侧的绝缘介质层且与源极注入区和欧姆接触掺杂区电连接。第三导电插塞和源极注入区和欧姆接触掺杂区均形成欧姆接触。
52.在一个实施例中，特征交叉源区表面覆盖绝缘介质层，特征交叉源区上方的绝缘介质层不会被打开，绝缘介质层完全覆盖特征交叉源区。
53.在另一个实施例中，还包括：第三导电插插塞贯穿特征交叉源区上方的绝缘介质层且与特征交叉源区电连接。
54.本发明另一实施例还提供一种半导体mosfet器件的制备方法，包括：
55.s1：形成漂移层，所述漂移层的顶部区域包括沿第一方向排布的若干间隔的第一漂移区和沿第二方向排布的若干间隔的第二漂移区，所述第二漂移区和第一漂移区间隔设置；
56.s2：在所述第一漂移区和第二漂移区的侧部周围的所述漂移层中形成阱区，所述阱区包括特征交叉阱区，所述特征交叉阱区位于沿第二方向上相邻的第二漂移区之间且位于沿第一方向上相邻的第一漂移区之间；
57.s3：在第一漂移区沿第二方向两侧以及第二漂移区沿第一方向两侧的阱区中、以及特征交叉阱区中形成源极注入区，所述源极注入区、所述第一漂移区和第二漂移区的导电类型相同，特征交叉阱区中的源极注入区为特征交叉源区；源极注入区和第一漂移区之间的阱区构成第一沟道区，第一沟道区环绕所述第一漂移区的侧壁；源极注入区和第二漂移区之间的阱区构成第二沟道区，第二沟道区环绕所述第二漂移区的侧壁。
58.本实施例中，还包括：形成所述源极注入区之后，形成沿第一方向延伸的第一栅极结构和沿第二方向延伸的第二栅极结构，所述第一栅极结构覆盖若干间隔的第一漂移区，第一栅极结构还覆盖位于第一沟道区和第一漂移区沿第二方向两侧的部分源极注入区，第二栅极结构覆盖若干间隔的第二漂移区，所述第二栅极结构还覆盖第二沟道区和位于第二漂移区沿第一方向两侧的部分源极注入区，第二栅极结构和第一栅极结构在特征交叉源区上方交叉。
59.所述半导体mosfet器件的制备方法还包括：在所述第一栅极结构两侧和第二栅极结构两侧的阱区中形成欧姆接触掺杂区，所述欧姆接触掺杂区的侧部被所述源极注入区包围且与源极注入区邻接，所述欧姆接触掺杂区的导电类型与所述源极注入区的导电类型相反，所述欧姆接触掺杂区的掺杂浓度大于所述阱区的掺杂浓度。
60.所述半导体mosfet器件的制备方法还包括：提供衬底层；在所述衬底层上形成漂移层，所述衬底层的导电类型与所述漂移层的导电类型相同，所述衬底层的掺杂浓度大于所述漂移层的掺杂浓度；在所述衬底层背离所述漂移层的一侧表面形成漏电极。
61.显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。