P面出光的micro芯片制备方法及芯片与流程

p面出光的micro芯片制备方法及芯片
技术领域
1.本发明涉及芯片制备领域，提供了一种p面出光的micro芯片制备方法及芯片。


背景技术：

2.目前的micro阵列芯片或ar显示芯片普遍采用激光剥离蓝宝石的技术实现模组化的gan材料，再通过半导体图形化刻蚀工艺手段来实现像素大小的隔离与分割，以实现微显示产品的像素微缩化，因激光对gan造成损伤，从而导致芯片良率及可靠性有很大的不稳定性。
3.然而行业里也出现了一种新型的蓝宝石剥离技术-化学湿法剥离技术，因该技术对gan材料无损伤，因此可实现芯片的高良率及高可靠性。
4.但因在湿法剥离的芯片尺寸大到一定程度时，有以下不足之处：1、大尺寸的芯片在脱离蓝宝石束缚时，会产生很大应力，导致大尺寸的模组很难实现后续工艺。2、因尺寸过大，化学剥离对芯片边缘与内部剥离速率而导致的剥离不均匀，从而导致剥离过程中，芯片不同区域应力释放不均匀，导致大尺寸芯片的崩裂问题，最终导致芯片的成品率低。


技术实现要素：

5.本发明提供了一种，以解决在化学剥离过程中芯片不同区域应力释放不均匀，导致大尺寸芯片的崩裂问题，提高芯片的成品率。
6.根据本发明的第一方面，提供了一种p面出光的micro芯片制备方法，包括：
7.s1：提供一dpss衬底，所述dpss衬底包括生长基底以及位于所述生长基底上的图形化的掩膜层，并在所述dpss衬底的图形化的掩膜层上进行外延生长，形成外延层；所述外延层包括由下往上依次形成在所述dpss衬底上的过渡层、n型外延层、发光层以及p型外延层；
8.s2：将所述外延层粘合至一转移基板上；
9.s3：对所述转移基板进行刻蚀，以在所述转移基板以及所述外延层上形成一贯穿所述转移基板以及所述外延层的第一沟槽；
10.s4：剥离所述生长基底；
11.s5：对所述外延层进行减薄处理；
12.s6：在减薄后的外延层上制备n电极；
13.s7：将所述n电极通过键合方式至一coms基板上；
14.s8：剥离所述转移基板；
15.s9：在所述p型外延层上制备像素点；
16.s10：在所述像素点的间隔中填充绝缘反射材料；
17.s11：在所述p型外延层以及所述绝缘反射材料上制备第一导电层；
18.s12：在所述第一导电层上的非像素点区域制备p电极，形成所述p面出光的micro芯片。
19.可选的，在步骤s2中：在所述转移基板上涂抹有机胶水将所述外延层粘合至所述转移基板上。
20.可选的，所述转移基板的材料为硅片或透明玻璃。
21.可选的，通过光刻的方式刻蚀出所述第一沟槽。
22.可选的，所述第一沟槽由若干列沟槽组成，且所述若干列中均包括有若干行沟槽，且所述相邻的所述列沟槽的行沟槽不相通。
23.可选的，在步骤s5中，通过抛光或icp减薄以去除所述掩膜层以及所述掩膜层上的过渡层。
24.可选的，在步骤s7中，实现所述键合的方式至少包括以下之一：高温键合、高压键合、真空键合。
25.可选的，所述绝缘反射材料的反射率大于百分之五十。
26.可选的，所述第一导电层为透明导电层。
27.可选的，所述透明导电层的材料为：金属膜系材料或氧化物膜系材料或高分子膜系材料。
28.根据本发明的第二方面，还提供了一种p面出光的micro芯片，根据本发明第一方面所述的p面出光的micro芯片制备方法制得。
29.本发明所提供的p面出光的micro芯片制备方法中，通过第一沟槽的设计分割了芯片，有效的解决了大尺寸的芯片在脱离蓝宝石束缚时，会产生很大应力，导致大尺寸的模组很难实现后续工艺；同时也解决了由于尺寸过大，化学剥离对芯片边缘与内部剥离速率而使得剥离不均匀，从而在剥离过程中芯片不同区域应力释放不均匀导致大尺寸芯片的崩裂问题，提高了micro芯片的成品率。
附图说明
30.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
31.图1是本发明实施例提供的一种p面出光的micro芯片制备方法的流程示意图；
32.图2是本发明实施例提供的根据一种p面出光的micro芯片制备方法制作的不同工艺阶段的器件的结构示意图一；
33.图3是本发明实施例提供的根据一种p面出光的micro芯片制备方法制作的不同工艺阶段的器件的结构示意图二；
34.图4是本发明实施例提供的根据一种p面出光的micro芯片制备方法制作的不同工艺阶段的器件的结构示意图三；
35.图5是本发明实施例提供的根据一种p面出光的micro芯片制备方法制作的不同工艺阶段的器件的俯视图一；
36.图6是本发明实施例提供的根据一种p面出光的micro芯片制备方法制作的不同工艺阶段的器件的结构示意图四；
37.图7是本发明实施例提供的根据一种p面出光的micro芯片制备方法制作的不同工
艺阶段的器件的结构示意图五；
38.图8是本发明实施例提供的根据一种p面出光的micro芯片制备方法制作的不同工艺阶段的器件的结构示意图六；
39.图9是本发明实施例提供的根据一种p面出光的micro芯片制备方法制作的不同工艺阶段的器件的结构示意图七；
40.图10是本发明实施例提供的根据一种p面出光的micro芯片制备方法制作的不同工艺阶段的器件的俯视图二；
41.图11是本发明实施例提供的根据一种p面出光的micro芯片制备方法制作的不同工艺阶段的器件的结构示意图八；
42.图12是本发明实施例提供的根据一种p面出光的micro芯片制备方法制作的不同工艺阶段的器件的结构示意图九；
43.图13是本发明实施例提供的根据一种p面出光的micro芯片制备方法制作的不同工艺阶段的器件的结构示意图十；
44.附图标注说明：
45.100-dpss衬底；
46.101-生产基底；
47.102-图形化的掩膜层；
48.200-外延层；
49.201-过渡层；
50.202-n型外延层；
51.2021-n电极；
52.203-发光层；
53.204-p型外延层；
54.300-转移基板；
55.301-第一沟槽；
56.400-coms基板；
57.500-第一导电层；
58.501-p电极。
具体实施方式
59.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
60.本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设
备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
61.下面以具体地实施例对本发明的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。
62.在半导体器件的制造中，蚀刻是指将选择性地从衬底上的薄膜中去除材料的技术(在其表面上有或没有先有结构)，并通过这种去除在衬底上形成该材料的图案。
63.请参考图1，在本发明一实施例中，提供了一种p面出光的micro芯片制备方法，包括：
64.s1：提供一dpss衬底100，所述dpss衬底100包括生长基底101以及位于所述生长基底101上的图形化的掩膜层102，并在所述dpss衬底100的图形化的掩膜层102上进行外延生长，形成外延层200；所述外延层200包括由下往上依次形成在所述dpss衬底上的过渡层201、n型外延层202、发光层203以及p型外延层204。其中，在所述dpss衬底上生长的外延层200请参考图2。
65.其中，一种实施例中，生长基底101例如可以为蓝宝石，当然，本发明并不以此为限，其他的生长基底也在本发明的保护范围之内。
66.s2：将所述外延层200粘合至一转移基板300上。转移后的器件请参考图3。
67.在本发明实施例中，所述转移基板可以是硅片制成，也可由透明玻璃制成，通过在所述转移基板上涂抹有机胶水，并将所述外延层粘合至所述转移基板上。
68.本发明实施例中的所述有机胶水可以是有机玻璃胶水，也可以是有机硅胶水，即本发明并不以有机胶水的种类为限。
69.s3：对所述转移基板300进行刻蚀，以在所述转移基板300以及所述外延层200上形成一贯穿所述转移基板300以及所述外延层200的第一沟槽301；经刻蚀后的器件请参考图4以及图5。
70.作为一种具体的实施方式中，在所述转移基板的上方通过光刻技术刻蚀出所述第一沟槽，所述第一沟槽由若干列沟槽组成，且所述若干列中均包括有若干行沟槽，且所述相邻的所述列沟槽的行沟槽不相通。当然，本发明并不以刻蚀第一沟槽的方式为限，其他方式如通过icp刻蚀技术等在所述外延层上刻蚀出所述第一通孔也在本发明的保护范围之内。
71.一具体的举例中，由所述行沟槽与所述列沟槽行成了一3mm
×
2mm的模块。
72.s4：剥离所述生长基底。
73.在本发明实施例中，通过所述第一沟槽的设计，有效解决了芯片尺寸过大的问题，即通过分割芯片，使得通过手或刀片在剥离所述dpss衬底时使得大面积芯片时应力得到缓解；并且通过所述第一沟槽，使得在用化学湿法剥离技术时，化学药液进入路径变短，达到使芯片上的可以实现同步均匀剥离的目的，最终提供芯片的高良率及高可靠性。
74.s5：对所述外延层进行减薄处理，减薄后的器件请参考图6。
75.其中，在本发明实施例中的减薄处理可以通过抛光或icp技术实现，具体的，通过抛光或icp技术以去除所述dpss衬底上的图形化的掩膜层以及所述掩膜层上的过渡层，达到对所述n型外延层的减薄处理。
76.s6：在减薄后的外延层上制备n电极2021；制备n电极2021后的器件如图7所示。
77.s7：将所述n电极通过键合方式至一coms基板400上。如图8所示。
78.其中，在所述coms基板400上制备仪能够导电的键合层，并将所述n电级键合至所述键合层上。
79.作为一种具体的实施方式中，实现所述键合的方式至少包括以下之一：高温键合、高压键合、真空键合。当然，可以理解的是，使得电极键合的方式并不限于以上列出来的几种，其他将电极键合的方式也在本发明的保护范围之内。
80.s8：剥离所述转移基板300。
81.由于所述转移基板通过有机胶水与所述外延层粘合在一起，故而在一具体的实施方式中，通过加热或激光或溶解的方法将所述转移基板去除掉。
82.s9：在所述p型外延层204上制备像素点，制备像素点后的器件请参考图9。
83.通过上述第一沟槽301，将所述外延层200分为多个模块，在每个模块上通过光刻技术制备出像素点，并对每个模块内去除多余的外延层材料。像素点构成的阵列结构示意图如图10所示。
84.s10：在所述像素点的间隔中填充绝缘反射材料；填充后的器件如图11所示。
85.作为一种具体的实施方式中，所述绝缘反射材料的反射率大于百分之五十。
86.s11：在所述p型外延层以及所述绝缘反射材料上制备第一导电层500；所述第一导电层500为透明导电层。且在本发明实施例中，所述透明导电层的材料为：金属膜系材料或氧化物膜系材料或高分子膜系材料。本发明并不以形成透明导电层为限，其他材料形成的透明导电层也在本发明的保护范围之内。如图12所示。
87.本发明实施例中的每个像素点上的n型外延层通过所述第一导电层500互联起来，并导出到像素点区域外围的n电极，形成共n电极结构，通过外围驱动电路单独驱动，从而实现每个像素点的独立控制。
88.s12：在所述第一导电层500上的非像素点区域制备p电极，形成所述p面出光的micro芯片。如图13所示。
89.本发明实施例中所提供的p面出光的micro芯片制备方法中，通过第一沟槽的设计，有效的解决了大尺寸的芯片在脱离蓝宝石束缚时，会产生很大应力，导致大尺寸的模组很难实现后续工艺；同时也解决了由于尺寸过大，化学剥离对芯片边缘与内部剥离速率而使得剥离不均匀，从而在剥离过程中芯片不同区域应力释放不均匀导致大尺寸芯片的崩裂问题，提高了阵列micro芯片的成品率。
90.本发明实施例中还提供了一种p面出光的micro芯片，根据以上所述的p面出光的micro芯片制备方法制得。
91.最后应说明的是，以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。