动态随机存取存储器的存储单元及其形成方法与流程

1.本发明涉及半导体制造技术领域，尤其涉及一种动态随机存取存储器的存储单元及其形成方法。


背景技术：

2.随着现今科技快速的发展，半导体存储器被广泛地应用于电子装置中。动态随机存取存储器(dynamic random access memory，简称dram)属于一种挥发性存储器，对于储存大量数据的应用而言，动态随机存取存储器是最常被利用的解决方案。
3.通常，动态随机存取存储器是由多个存储单元构成，每一个存储单元主要是由一个晶体管与一个由晶体管所操控的电容所构成，且每一个存储单元通过字线与位线彼此电连接。
4.然而，现有的动态随机存取存储器的存储单元仍存在诸多问题。


技术实现要素：

5.本发明解决的技术问题是提供一种动态随机存取存储器的存储单元及其形成方法，以降低工艺制程的难度。
6.为解决上述问题，本发明提供一种动态随机存取存储器的存储单元，包括：衬底，所述衬底包括沟道区；字线栅结构，所述字线栅结构覆盖所述沟道区部分表面；分别位于所述字线栅结构两侧所述沟道区内的第一源漏掺杂区和第二源漏掺杂区；电容结构，所述电容结构与所述第一源漏掺杂区连接，其中所述电容结构包括：导电支撑结构，所述导电支撑结构与所述第一源漏掺杂区连接；位于所述导电支撑结构侧壁表面的第一电极层；位于所述第一电极层侧壁表面和所述导电支撑结构顶部表面的绝缘层；位于所述绝缘层侧壁表面和所述绝缘层顶部表面的第二电极层。
7.可选的，所述沟道区包括相对的第一面和第二面；所述第一源漏掺杂区位于所述沟道区的第一面，所述第二源漏掺杂区位于所述沟道区的第二面。
8.可选的，还包括：位线层，所述位线层与所述电容结构分别位于所述沟道区的不同面，且所述位线层与所述第二源漏掺杂区连接。
9.可选的，还包括：金属硅化物层，所述金属硅化物层位于所述第一电极层和所述导电支撑结构之间。
10.可选的，所述第一电极层的材料包括：金属或氮化钛；所述第二电极层的材料包括：金属或氮化钛。
11.可选的，所述绝缘层的材料包括：高k介质材料。
12.可选的，所述导电支撑结构的材料包括：掺杂的多晶硅或掺杂的硅锗。
13.可选的，所述金属硅化物层的材料包括：硅化钛、硅化钴或硅化镍。
14.可选的，所述字线栅结构包括：位于所述沟道区部分侧壁表面的字线栅介质层、以及位于所述字线栅介质层表面的字线栅层。
15.可选的，所述字线栅层包括：单层结构或复合结构。
16.可选的，当所述字线栅层为单层结构时，所述字线栅层的材料包括：金属或多晶硅。
17.可选的，当所述字线栅层为复合结构时，所述字线栅层包括第一栅极层以及位于所述第一栅极层上的第二栅极层，所述第一栅极层和所述第二栅极层的材料不同。
18.可选的，所述第一栅极层的材料包括：金属或多晶硅；所述第二栅极层的材料包括：多晶硅或金属。
19.相应的，本发明技术方案中还提供一种动态随机存取存储器的存储单元的形成方法，包括：提供衬底，所述衬底包括沟道区；形成字线栅结构，所述字线栅结构覆盖所述沟道区部分表面；在所述字线栅结构两侧所述沟道区内分别形成第一源漏掺杂区和第二源漏掺杂区；形成电容结构，所述电容结构与所述第一源漏掺杂区连接，其中所述电容结构包括：导电支撑结构，所述导电支撑结构与所述第一源漏掺杂区连接；位于所述导电支撑结构侧壁表面的第一电极层；位于所述第一电极层侧壁表面和所述导电支撑结构顶部表面的绝缘层；位于所述绝缘层侧壁表面和所述绝缘层顶部表面的第二电极层。
20.可选的，所述沟道区包括相对的第一面和第二面；所述第一源漏掺杂区形成于所述沟道区的第一面，所述第二源漏掺杂区形成于所述沟道区的第二面。
21.可选的，还包括：形成位线层，所述位线层与所述电容结构分别位于所述沟道区的不同面，且所述位线层与所述第二源漏掺杂区连接。
22.可选的，所述电容结构的形成方法包括：在所述衬底上形成牺牲层，所述牺牲层覆盖所述沟道区；在所述牺牲层内形成电容开口，所述电容开口暴露出所述第一源漏掺杂区的表面；在所述电容开口的侧壁表面和底部表面形成初始第一电极层；去除位于所述电容开口底部表面的所述初始第一电极层，直至暴露出所述第一源漏掺杂区的表面为止，形成所述第一电极层；在形成所述第一电极层之后，在所述电容开口内形成所述导电支撑结构，所述导电支撑结构填充满所述电容开口；在形成所述导电支撑结构之后，去除所述牺牲层；在去除所述牺牲层之后，在所述第一电极层侧壁表面和所述导电支撑结构顶部表面形成所述绝缘层；在所述绝缘层侧壁表面和所述绝缘层顶部表面形成所述第二电极层。
23.可选的，在形成所述第一电极层之后，且在形成所述导电支撑结构之前，还包括：在所述第一电极层侧壁表面形成金属层，所述金属层与所述导电支撑结构接触；在形成所述导电支撑结构之后，还包括：采用退火处理，使得所述导电支撑结构和所述金属层形成金属硅化物层，所述金属硅化物层位于所述第一电极层和所述导电支撑结构之间。
24.可选的，所述字线栅结构包括：位于所述沟道区部分侧壁表面的字线栅介质层、以及位于所述字线栅介质层表面的字线栅层。
25.可选的，所述字线栅层包括：单层结构或复合结构。
26.可选的，当所述字线栅层为复合结构时，所述字线栅层包括第一栅极层以及位于所述第一栅极层上的第二栅极层，所述第一栅极层和所述第二栅极层的材料不同。
27.与现有技术相比，本发明的技术方案具有以下优点：
28.本发明的技术方案的动态随机存取存储器的存储单元中，所述电容结构包括：导电支撑结构，所述导电支撑结构与所述第一源漏掺杂区连接；位于所述导电支撑结构侧壁表面的第一电极层；位于所述第一电极层侧壁表面和所述导电支撑结构顶部表面的绝缘
层；位于所述绝缘层侧壁表面和所述绝缘层顶部表面的第二电极层。由于所述第一源漏掺杂区通过所述导电支撑结构与所述第一电极层的侧壁表面连接，而所述第一电极层侧壁表面的面积较大，因此不需要形成小尺寸的金属硅化物层以降低接触电阻，进而能够有效降低工艺难度。
29.进一步，还包括：位线层，所述位线层与所述电容结构分别位于所述沟道区的不同面，且所述位线层与所述第二源漏掺杂区连接。由于所述电容结构和所述位线层分别位于所述沟道区的不同面，因此所述电容结构不需要穿过所述位线层与所述第一源漏掺杂区连接，而且还可以增大所述电容结构的制作尺寸，进而使得形成所述电容结构的光刻工艺和对准度的要求降低。
30.进一步，还包括：金属硅化物层，所述金属硅化物层位于所述第一电极层和所述导电支撑结构之间。通过所述金属硅化物层能够降低所述电容结构的电阻，进而提升器件的性能。
31.本发明的技术方案的动态随机存取存储器的存储单元的形成方法中，所述电容结构包括：导电支撑结构，所述导电支撑结构与所述第一源漏掺杂区连接；位于所述导电支撑结构侧壁表面的第一电极层；位于所述第一电极层侧壁表面和所述导电支撑结构顶部表面的绝缘层；位于所述绝缘层侧壁表面和所述绝缘层顶部表面的第二电极层。由于所述第一源漏掺杂区通过所述导电支撑结构与所述第一电极层的侧壁表面连接，而所述第一电极层侧壁表面的面积较大，因此不需要形成小尺寸的金属硅化物层以降低接触电阻，进而能够有效降低工艺难度。
32.进一步，还包括：形成位线层，所述位线层与所述电容结构分别位于所述沟道区的不同面，且所述位线层与所述第二源漏掺杂区连接。由于所述电容结构和所述位线层分别位于所述沟道区的不同面，因此所述电容结构不需要穿过所述位线层与所述第一源漏掺杂区连接，而且还可以增大所述电容结构的制作尺寸，进而使得形成所述电容结构的光刻工艺和对准度的要求降低。
33.进一步，在形成所述第一电极层之后，且在形成所述导电支撑结构之前，还包括：在所述第一电极层侧壁表面形成金属层，所述金属层与所述导电支撑结构接触；在形成所述导电支撑结构之后，还包括：采用退火处理，使得所述导电支撑结构和所述金属层形成金属硅化物层，所述金属硅化物层位于所述第一电极层和所述导电支撑结构之间。通过形成所述金属硅化物层能够降低所述电容结构的电阻，进而提升器件的性能。
附图说明
34.图1是一种动态随机存取存储器的存储单元的结构示意图；
35.图2至图14是本发明实施例中动态随机存取存储器的存储单元的形成方法各步骤结构示意图。
具体实施方式
36.正如背景技术所述，现有的动态随机存取存储器的存储单元仍存在诸多问题。以下将结合附图进行具体说明。
37.图1是一种动态随机存取存储器的存储单元的结构示意图。
38.请参考图1，包括：衬底100，所述衬底100包括沟道区101；字线栅结构102，所述字线栅结构102覆盖所述沟道区101部分表面；分别位于所述字线栅结构102两侧所述沟道区101内的第一源漏掺杂区103和第二源漏掺杂区104；电容结构105，所述电容结构105与所述第一源漏掺杂区103连接，其中所述电容结构105包括：支撑结构1051；位于所述支撑结构1051侧壁表面和底部表面的第一电极层1052；位于所述第一电极层1052侧壁表面和所述支撑结构1051顶部表面的绝缘层1053；位于所述绝缘层1053侧壁表面和所述绝缘层1053顶部表面的第二电极层1054。
39.请继续参考图1，在本实施例中，由于仅通过位于所述支撑结构1051底部表面的所述第一电极层1052与所述第一源漏掺杂区103连接。由于所述位于所述支撑结构1051底部表面的所述第一电极层1052的面积较小，因此需要在所述第一源漏掺杂区103和位于所述支撑结构1051底部表面的所述第一电极层1052之间形成金属硅化物层106以降低接触电阻。
40.请继续参考图1，所述金属硅化物层106的形成需要先在所述第一源漏掺杂区103上形成半导体材料层107，再在所述半导体材料层107上形成金属层108，最后通过退火处理使得在所述半导体材料层107与所述金属层108的接触截面形成所述金属硅化物层106。
41.然而，随着半导体尺寸的不断缩小，形成在所述第一源漏掺杂区103上的所述半导体材料层107的尺寸也越来越小，进而导致在所述半导体材料层107上形成所述金属层108的工艺流程、以及所述金属硅化物层106的厚度都极其难控制。
42.在此基础上，本发明提供一种动态随机存取存储器的存储单元及其形成方法，所述电容结构包括：导电支撑结构，所述导电支撑结构与所述第一源漏掺杂区连接；位于所述导电支撑结构侧壁表面的第一电极层；位于所述第一电极层侧壁表面和所述导电支撑结构顶部表面的绝缘层；位于所述绝缘层侧壁表面和所述绝缘层顶部表面的第二电极层。由于所述第一源漏掺杂区通过所述导电支撑结构与所述第一电极层的侧壁表面连接，而所述第一电极层侧壁表面的面积较大，因此不需要形成小尺寸的金属硅化物层以降低接触电阻，进而能够有效降低工艺难度。
43.为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细地说明。
44.图2至图14是本发明实施例的动态随机存取存储器的存储单元的形成方法的各步骤结构示意图。
45.请参考图2，提供衬底200，所述衬底200包括沟道区201。
46.在本实施例中，所述衬底200的材料为硅；在其他实施例中，所述衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟。
47.在本实施例中，所述沟道区201包括相对的第一面201a和第二面201b。
48.请参考图3，形成字线栅结构202，所述字线栅结构202覆盖所述沟道区201部分表面。
49.在本实施例中，所述字线栅结构202包括：位于所述沟道区201部分侧壁表面的字线栅介质层、以及位于所述字线栅介质层表面的字线栅层(未标示)。
50.所述字线栅层包括：单层结构或复合结构。在本实施例中，所述字线栅层为单层结构。
51.所述字线栅层的材料包括：金属或多晶硅。在本实施例中，所述字线栅层的材料采用多晶硅。
52.在其他实施例中，当所述字线栅层为复合结构时，所述字线栅层包括第一栅极层以及位于所述第一栅极层上的第二栅极层，所述第一栅极层和所述第二栅极层的材料不同；所述第一栅极层的材料包括：金属或多晶硅；所述第二栅极层的材料包括：多晶硅或金属。
53.请参考图4，在所述字线栅结构202两侧所述沟道区201内分别形成第一源漏掺杂区203和第二源漏掺杂区204。
54.在本实施例中，所述第一源漏掺杂区203形成于所述沟道区201的第一面201a，所述第二源漏掺杂区204形成于所述沟道区201的第二面201b。
55.在本实施例中，所述第一源漏掺杂区203和所述第二源漏掺杂区204的形成方法包括：自所述沟道区201的第一面201a向所述沟道区201的第二面201b注入第一源漏离子，形成所述第一源漏掺杂区203；在形成所述第一源漏掺杂区203之后，自所述沟道区201的第二面201b向所述沟道区201的第一面201a对所述衬底200进行减薄处理；在所述减薄处理之后，自所述沟道区201的第二面201b向所述沟道区201的第一面201a注入第二源漏离子，形成所述第二源漏掺杂区204。
56.在其他实施例中，所述第一源漏掺杂区和所述第二源漏掺杂区的形成方法包括：自所述沟道区的第一面向所述沟道区的第二面注入第一源漏离子，形成所述第一源漏掺杂区；在形成所述第一源漏掺杂区之后，自所述沟道区的第一面向所述沟道区的第二面注入第二源漏离子，形成所述第二源漏掺杂区；在形成所述第二源漏掺杂区之后，自所述沟道区的第一面向所述沟道区的第二面对所述衬底进行减薄处理。
57.在形成所述第一源漏掺杂区203和所述第二源漏掺杂区204之后，还包括：形成电容结构，所述电容结构与所述第一源漏掺杂区203连接，其中所述电容结构包括：导电支撑结构，所述导电支撑结构与所述第一源漏掺杂区203连接；位于所述导电支撑结构侧壁表面的第一电极层；位于所述第一电极层侧壁表面和所述导电支撑结构顶部表面的绝缘层；位于所述绝缘层侧壁表面和所述绝缘层顶部表面的第二电极层。所述电容结构的具体形成过程请参考图5至图13。
58.请参考图5，在所述衬底200上形成牺牲层205，所述牺牲层205覆盖所述沟道区201。
59.在本实施例中，所述牺牲层205的具体形成于所述沟道区201的第一面201a上。
60.在本实施例中，所述牺牲层205的材料采用氧化硅。
61.请参考图6，在所述牺牲层205内形成电容开口206，所述电容开口206暴露出所述第一源漏掺杂区203的表面。
62.在本实施例中，所述电容开口206的形成方法包括：在所述牺牲层205上形成图形化层(未图示)，所述图形化层暴露出部分所述牺牲层205的表面；以所述图形化层为掩膜刻蚀所述牺牲层205，直至暴露出所述第一源漏掺杂区203的表面为止，形成所述电容开口206。
63.请参考图7，在所述电容开口206的侧壁表面和底部表面形成初始第一电极层207。
64.在本实施例中，所述初始第一电极层207的形成工艺采用：化学气相沉积工艺；在
其他实施例中，所述初始第一电极层的形成工艺还可以采用：原子层沉积工艺。
65.请参考图8，去除位于所述电容开口206底部表面的所述初始第一电极层207，直至暴露出所述第一源漏掺杂区203的表面为止，形成所述第一电极层208。
66.所述第一电极层208的材料包括：金属或氮化钛。在本实施例中，所述第一电极层208的材料采用氮化钛。
67.请参考图9，在所述第一电极层208侧壁表面形成金属层209。
68.所述金属层209的材料包括：钛、钴或镍。在本实施例中，所述金属层209的材料采用钛。
69.在其他实施例中，还可以不形成所述金属层。
70.请参考图10，在形成所述第一电极层208之后，在所述电容开口206内形成所述导电支撑结构210，所述导电支撑结构210填充满所述电容开口206。
71.在本实施例中，所述金属层209与所述导电支撑结构210接触。
72.所述导电支撑结构210的材料包括：掺杂的多晶硅或掺杂的硅锗。在本实施例中，所述导电支撑结构210的材料采用掺杂的多晶硅。
73.请参考图11，采用退火处理，使得所述导电支撑结构210和所述金属层209形成金属硅化物层211，所述金属硅化物层211位于所述第一电极层208和所述导电支撑结构210之间。
74.所述金属硅化物层211的材料包括：硅化钛、硅化钴或硅化镍。在本实施例中，所述金属硅化物层211的材料为硅化钛。
75.在本实施例中，通过形成所述金属硅化物层211能够降低所述电容结构的电阻，进而提升器件的性能。
76.在其他实施例中，当没有形成所述金属层时，对应的也不会形成所述金属硅化物层。
77.请参考图12，在形成所述金属硅化物层211之后，去除所述牺牲层205；在去除所述牺牲层205之后，在所述第一电极层208侧壁表面和所述导电支撑结构210顶部表面形成所述绝缘层212。
78.在本实施例中，所述绝缘层212的材料采用高k介质材料。
79.请参考图13，在所述绝缘层212侧壁表面和所述绝缘层212顶部表面形成所述第二电极层213。
80.所述第二电极层213的材料包括：金属或氮化钛。在本实施例中，所述第一电极层213的材料采用氮化钛。
81.在本实施例中，由于所述第一源漏掺杂区203通过所述导电支撑结构210与所述第一电极层208的侧壁表面连接，而所述第一电极层208侧壁表面的面积较大，因此不需要形成小尺寸的金属硅化物层211以降低接触电阻，进而能够有效降低工艺难度。
82.请参考图14，形成位线层214，所述位线层214与所述电容结构分别位于所述沟道区201的不同面，且所述位线层214与所述第二源漏掺杂区204连接。
83.在本实施例中，由于所述电容结构和所述位线层214分别位于所述沟道区201的不同面，因此所述电容结构不需要穿过所述位线层214与所述第一源漏掺杂区203连接，而且还可以增大所述电容结构的制作尺寸，进而使得形成所述电容结构的光刻工艺和对准度的
要求降低。
84.相应的，本发明实施例中还提供一种动态随机存取存储器的存储单元，请继续参考图14，包括：衬底200，所述衬底200包括沟道区201；字线栅结构202，所述字线栅结构202覆盖所述沟道区201部分表面；分别位于所述字线栅结构202两侧所述沟道区201内的第一源漏掺杂区203和第二源漏掺杂区204；电容结构，所述电容结构与所述第一源漏掺杂区203连接，其中所述电容结构包括：导电支撑结构210，所述导电支撑结构210与所述第一源漏掺杂区203连接；位于所述导电支撑结构210侧壁表面的第一电极层208；位于所述第一电极层208侧壁表面和所述导电支撑结构210顶部表面的绝缘层212；位于所述绝缘层212侧壁表面和所述绝缘层212顶部表面的第二电极层213。
85.在本实施例中，由于所述第一源漏掺杂区203通过所述导电支撑结构210与所述第一电极层208的侧壁表面连接，而所述第一电极层208侧壁表面的面积较大，因此不需要形成小尺寸的金属硅化物层211以降低接触电阻，进而能够有效降低工艺难度。
86.在本实施例中，所述沟道区201包括相对的第一面201a和第二面201b；所述第一源漏掺杂区203位于所述沟道区201的第一面201a，所述第二源漏掺杂区204位于所述沟道区201的第二面201b。
87.在本实施例中，还包括：位线层214，所述位线层214与所述电容结构分别位于所述沟道区201的不同面，且所述位线层214与所述第二源漏掺杂区204连接。由于所述电容结构和所述位线层214分别位于所述沟道区201的不同面，因此所述电容结构不需要穿过所述位线层214与所述第一源漏掺杂区203连接，而且还可以增大所述电容结构的制作尺寸，进而使得形成所述电容结构的光刻工艺和对准度的要求降低。
88.在本实施例中，还包括：金属硅化物层211，所述金属硅化物层211位于所述第一电极层208和所述导电支撑结构210之间。通过所述金属硅化物层211能够降低所述电容结构的电阻，进而提升器件的性能。
89.所述第一电极层208的材料包括：金属或氮化钛。在本实施例中，所述第一电极层208的材料采用氮化钛。
90.所述第二电极层213的材料包括：金属或氮化钛。在本实施例中，所述第二电极层213的材料采用氮化钛。
91.在本实施例中，所述绝缘层212的材料采用高k介质材料。
92.所述导电支撑结构210的材料包括：掺杂的多晶硅或掺杂的硅锗。在本实施例中，所述导电支撑结构210的材料采用掺杂的多晶硅。
93.所述金属硅化物层211的材料包括：硅化钛、硅化钴或硅化镍。在本实施例中，所述金属硅化物层211的材料采用硅化钛。
94.在本实施例中，所述字线栅结构202包括：位于所述沟道区201部分侧壁表面的字线栅介质层、以及位于所述字线栅介质层表面的字线栅层(未标示)。
95.所述字线栅层包括：单层结构或复合结构。在本实施例中，所述字线栅层为单层结构。
96.所述字线栅层的材料包括：金属或多晶硅。在本实施例中，所述字线栅层的材料采用多晶硅。
97.在其他实施例中，当所述字线栅层为复合结构时，所述字线栅层包括第一栅极层
以及位于所述第一栅极层上的第二栅极层，所述第一栅极层和所述第二栅极层的材料不同；所述第一栅极层的材料包括：金属或多晶硅；所述第二栅极层的材料包括：多晶硅或金属。
98.虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。