1.本技术涉及半导体测试技术领域，具体而言，涉及一种用于电迁移测试的虚置结构。
背景技术：
2.近年来，随着半导体器件的尺寸不断缩小、集成度不断的提高，半导体器件工作时的电流不断增加，电迁移（electromigration，em）效应成为半导体器件可靠性的瓶颈之一。电迁移效应是指半导体器件中的集成电路工作时金属线内部有电流通过，在电流的作用下金属离子产生物质运输的现象。由此，金属线的某些部位会因为该电迁移现象而出现空洞（void），进而发生断路，而某些部位会因为该电迁移现象而出现小丘（hillock），进而造成电路短路。芯片在出厂前会进行可靠性相关测试，针对后段制程的电迁移测试则是一项评估金属连线的方法。经过电迁移测试后的金属线会产生缺陷，后期需要针对失效样品进行物理剥层，确认失效点位置，分析失效原因。
3.失效点通常在通孔（via）的底部和施加电流的金属线（stress metal line）上，为了查看整条施加电流的金属线，就需要将覆盖在顶层金属线上的虚置结构完全移除，这必然导致移除金属块的下方的金属测试结构下方的通孔及待测金属线损伤，无法同时实现通孔和施加电流的金属线的形貌确认。
4.因此，亟需一种用于电迁移测试的不会损伤失效点的虚置结构。
5.在背景技术部分中公开的以上信息只是用来加强对本文所描述技术的背景技术的理解，因此，背景技术中可能包含某些信息，这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。
技术实现要素：
6.本技术的主要目的在于提供一种用于电迁移测试的虚置结构，以解决现有技术中用于电迁移测试的虚置结构在研磨时容易损伤失效点的问题。
7.为了实现上述目的，根据本技术的一个方面，提供了一种用于电迁移测试的虚置结构，包括绝缘介质层、多个第一开口、一个第二开口以及多个第一金属块，其中，多个所述第一开口沿第一方向间隔的开设在所述绝缘介质层中，所述第一方向为垂直于所述绝缘介质层厚度的方向；一个所述第二开口开设在所述绝缘介质层中，所述第二开口位于多个所述第一开口的一侧，且所述第二开口沿所述第一方向的长度大于所述第一开口沿所述第一方向的长度；多个所述第一金属块均匀的间隔设置在所述绝缘介质层的表面上。
8.进一步地，所述虚置结构还包括多个第二金属块，所述第二金属块位于各所述第一开口的两侧，且沿所述第一方向排列，所述第二金属块沿第二方向的长度大于所述第一开口沿所述第二方向的长度，所述第二方向与所述绝缘介质层厚度的方向垂直且与所述第一方向垂直。
9.进一步地，所述虚置结构还包括多个第三金属块，所述第三金属块位于所述第二
开口的远离所述第一开口的一侧，且沿所述第一方向排列，所述第三金属块沿所述第一方向的长度小于所述第二开口沿所述第一方向的长度。
10.进一步地，所述虚置结构还包括多个第四金属块，所述第四金属块位于所述第三金属块的远离所述第二开口的一侧，且沿所述第二方向排列，所述第四金属块沿所述第一方向的长度大于所述第二开口沿所述第一方向的长度。
11.进一步地，所述第二金属块沿所述第一方向的长度范围为5
µ
m~7
µ
m。
12.进一步地，所述第三金属块沿所述第一方向的长度与所述第二开口沿所述第一方向的长度的比值范围为1:8~1:3。
13.进一步地，所述第二开口沿所述第二方向的长度范围为1
µ
m~2
µ
m。
14.进一步地，所述第一金属块沿所述第一方向的长度范围为1
µ
m~3
µ
m。
15.进一步地，所述第一开口、所述第二开口以及所述第一金属块的形状包括矩形。
16.进一步地，所述第一金属块呈矩阵形式分布。
17.进一步地，所述绝缘介质层的材料包括以下之一：氮化硅、氧化硅以及碳氧化硅。
18.应用本技术的技术方案，所述用于电迁移测试的虚置结构，包括绝缘介质层、多个第一开口、一个第二开口以及多个第一金属块，其中，多个所述第一开口沿第一方向间隔的开设在所述绝缘介质层中，所述第一方向为垂直于所述绝缘介质层厚度的方向；一个所述第二开口开设在所述绝缘介质层中，所述第二开口位于多个所述第一开口的一侧，且所述第二开口沿所述第一方向的长度大于所述第一开口沿所述第一方向的长度；多个所述第一金属块均匀的间隔设置在所述绝缘介质层的表面上。由于电迁移测试后进行失效分析时需要对虚置结构进行研磨，失效点在金属测试结构下方的通孔上或待测金属线上，因此研磨虚置结构时会导致金属测试结构下方的通孔和待测金属线损伤，无法同时实现通孔和待测金属线的形貌确认，该用于电迁移测试的虚置结构通过设计一个第二开口，使得金属测试结构以及待测金属线能够裸露，从而在找出失效点的时候不会使金属测试结构以及待测金属线受到损伤，进而解决了现有技术中用于电迁移测试的虚置结构在研磨时容易损伤失效点的问题。
附图说明
19.构成本技术的一部分的说明书附图用来提供对本技术的进一步理解，本技术的示意性实施例及其说明用于解释本技术，并不构成对本技术的不当限定。在附图中：图1示出了根据本技术的一种实施例的用于电迁移测试的虚置结构的俯视示意图；图2示出了根据本技术的另一种实施例的用于电迁移测试的虚置结构的俯视示意图。
20.其中，上述附图包括以下附图标记：101、绝缘介质层；201、第一开口；202、第二开口；301、第一金属块；302、第二金属块；303、第三金属块；304、第四金属块。
具体实施方式
21.应该指出，以下详细说明都是例示性的，旨在对本技术提供进一步的说明。除非另
有指明，本文使用的所有技术和科学术语具有与本技术所属技术领域的普通技术人员通常理解的相同含义。
22.需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本技术的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
23.应该理解的是，当元件（诸如层、膜、区域、或衬底）描述为在另一元件“上”时，该元件可直接在该另一元件上，或者也可存在中间元件。而且，在说明书以及权利要求书中，当描述有元件“连接”至另一元件时，该元件可“直接连接”至该另一元件，或者通过第三元件“连接”至该另一元件。
24.正如背景技术所介绍的，现有技术中用于电迁移测试的虚置结构在研磨时容易损伤失效点，为了解决如上问题，本技术提出了一种用于电迁移测试的虚置结构。
25.本技术的一种典型实施例中，提供了一种用于电迁移测试的虚置结构，如图1所示，包括绝缘介质层101、多个第一开口201、一个第二开口202以及多个第一金属块301，其中，多个上述第一开口201沿第一方向间隔的开设在上述绝缘介质层101中，上述第一方向为垂直于上述绝缘介质层101厚度的方向；一个上述第二开口202开设在上述绝缘介质层101中，上述第二开口202位于多个上述第一开口201的一侧，且上述第二开口202沿上述第一方向的长度大于上述第一开口201沿上述第一方向的长度；多个上述第一金属块301均匀的间隔设置在上述绝缘介质层的表面上。
26.上述用于电迁移测试的虚置结构，包括绝缘介质层、多个第一开口、一个第二开口以及多个第一金属块，其中，多个上述第一开口沿第一方向间隔的开设在上述绝缘介质层中，上述第一方向为垂直于上述绝缘介质层厚度的方向；一个上述第二开口开设在上述绝缘介质层中，上述第二开口位于多个上述第一开口的一侧，且上述第二开口沿上述第一方向的长度大于上述第一开口沿上述第一方向的长度；多个上述第一金属块均匀的间隔设置在上述绝缘介质层的表面上。由于电迁移测试后进行失效分析时需要对虚置结构进行研磨，失效点在金属测试结构下方的通孔上或待测金属线上，因此研磨虚置结构时会导致金属测试结构下方的通孔和待测金属线损伤，无法同时实现通孔和待测金属线的形貌确认，该用于电迁移测试的虚置结构通过设计一个第二开口，使得金属测试结构以及待测金属线能够裸露，从而在找出失效点的时候不会使金属测试结构以及待测金属线受到损伤，进而解决了现有技术中用于电迁移测试的虚置结构在研磨时容易损伤失效点的问题。
27.实际应用中，电迁移测试结构一般会放置在晶圆产品的切割道或是用来做验证的测试晶圆（shuttle wafer，非全制程产品片）上，这两种情况下的电迁移测试结构是相同的，但其上面的虚置结构中的金属块分布会略有不同。产品切割道上的测试结构，其上方和下方是产品芯片的金属线（main die metal），金属块只覆盖在切割道上，而测试晶圆上都是待验证的测试结构，金属块会覆盖整个芯片表面。
28.具体的，现在主流的em测试结构主要是有两层金属层形成，其中包括间隔开来并相对设置的两个检测结构、设置在两个间隔的检测结构之间的待检测部件、在两个检测结构上方形成的一环绕待检测部件的待测金属线(test line)的金属环线、以及从检测结构以及金属环上各连出的多个测试pad，上述金属环线环绕待测金属线的位置上无断点且与
待测金属线一起形成于顶层金属层中，两个检测结构形成于底层金属层中，上述测试pad由顶层金属层和底层金属层两层金属中的焊盘串联而成。当待测金属线由于金属挤出而形成突起或晶须时，会造成短路，从而产生漏电流，则由金属环线检测到漏电流并输出至其连接的测试pad，检测结构上连出的测试焊盘用作电源端(force)和检测端(sense)，电源端连接直流电流提供设备，检测端用于检测电压，从而算得电阻，当出现空洞时，测得的电阻值变大。
29.上述第一开口对应于芯片产品焊盘（pad）位置，为了防止研磨虚置结构时，pad边缘扩散过快导致待测金属线局部受损，本技术的一种实施例中，如图2所示，上述虚置结构还包括多个第二金属块302，上述第二金属块302位于各上述第一开口201的两侧，且沿上述第一方向排列，上述第二金属块302沿第二方向的长度大于上述第一开口201沿上述第二方向的长度，上述第二方向与上述绝缘介质层厚度的方向垂直且与上述第一方向垂直。
30.具体地，由于pad位置会进行封装打线，金球的压力会在pad上产生一定损伤，在研磨过程中，靠近pad位置研磨速率相对更快，也会产生扩散的不均匀性，从而损伤待分析的测试结构。上述第二金属块在各上述第一开口两侧且沿上述第二方向的长度大于上述第一开口沿上述第二方向的长度，研磨时朝着第二金属块的两端扩散，不会使得pad边缘扩散，有利于后续失效分析的进行。
31.本技术的另一种实施例中，上述虚置结构还包括多个第三金属块，如图2所示，上述第三金属块303位于上述第二开口202的远离上述第一开口201的一侧，且沿上述第一方向排列，上述第三金属块303沿上述第一方向的长度小于上述第二开口202沿上述第一方向的长度。上述第三金属块比上述第二开口沿上述第一方向长度要长，而上述第二开口对应于芯片中的待测试金属线的位置，第二开口的长度较长，通过多个长度较短的第三金属块可以辅助失效点的定位。
32.实际应用中，样品研磨到接近目标层时，由于om（optical microscope，光学显微镜）穿透率较深，会先在om下进行确认，找到失效点位置，然后通过sem（scanning electron microscope，扫描电子显微镜）进一步确认失效点模式，是空洞还是小丘等，最后还要进行fib（focus ion beam，聚焦离子束）切片，查看截面信息。fib切片前需要在目标区域沉积一层长度可以是12
µ
m，宽度可以是1.5
µ
m的铂，该宽度对应上述第二开口，沿第一方向无需再定位，直接沉积在第二开口的位置，沿绝缘层厚度的方向通过第三金属块进行定位。
33.为了防止晶圆产品的切割道与产品芯片之间的空白区会导致测试结构的边缘扩散，出现明显的不均匀现象，导致失效分析失败，本技术的又一种实施例中，如图2所示，上述虚置结构还包括多个第四金属块304，上述第四金属块304位于上述第三金属块303的远离上述第二开口202的一侧，且沿上述第二方向排列，上述第四金属块304沿上述第一方向的长度大于上述第二开口202沿上述第一方向的长度。
34.具体的，由于晶圆产品的切割道的上方和下方是产品芯片的金属线，晶圆产品的切割道与产品芯片之间存在一个空白区，当进行研磨动作时，空白区会导致测试结构的边缘扩散，出现明显的不均匀现象，此处研磨的不均匀会损坏需要查看的金属线，直接导致样品分析失败。上述第四金属块主要保护边缘的金属线，起到阻挡墙的作用。
35.为了能够对pad起到保护作用，本技术的再一种实施例中，上述第二金属块沿上述第一方向的长度范围为5
µ
m~7
µ
m。
36.本技术的另一种实施例中，上述第三金属块沿上述第一方向的长度与上述第二开口沿上述第一方向的长度的比值范围为1:8~1:3。上述第三金属块沿上述第一方向的长度与上述第二开口沿上述第一方向的长度的比值范围在1:8~1:3时，能够更加精确的对失效点进行定位。
37.本技术的又一种实施例中，上述第二开口沿上述第二方向的长度范围为1
µ
m~2
µ
m。上述第二开口沿上述第二方向的长度范围在1
µ
m~2
µ
m可以使得待测金属线和金属环线不被遮挡，上述金属环线作为信号线，用于检测待测金属线的金属挤出（extrusion）情况。
38.为了方便形成上述虚置结构，本技术的再一种实施例中，上述第一金属块沿上述第一方向的长度范围为1
µ
m~3
µ
m。
39.本技术的另一种实施例中，上述第一开口、上述第二开口以及上述第一金属块的形状包括矩形。上述第一开口、上述第二开口以及上述第一金属块的形状并不限于矩形，本领域技术人员可以根据实际情况进行设计。
40.为了可以更容易、更方便制作，本技术的又一种实施例中，上述第一金属块呈矩阵形式分布。
41.本技术的再一种实施例中，上述绝缘介质层的材料包括以下之一：氮化硅、氧化硅以及碳氧化硅。上述绝缘介质层的材料不限于氮化硅、氧化硅以及碳氧化硅，本领域技术人员可以根据实际情况进行选择。
42.为了使得本领域技术人员能够更加清楚地了解本技术的技术方案，以下将结合具体的实施例对本技术的技术方案进行详细说明。
实施例
43.如图2所示，该实施例中的用于电迁移测试的虚置结构包括：绝缘介质层101，上述绝缘介质层的材料不限于氮化硅、氧化硅以及碳氧化硅，本领域技术人员可以根据实际情况进行选择；多个第一开口201，多个上述第一开口沿第一方向间隔的开设在上述绝缘介质层中，上述第一方向为垂直于上述绝缘介质层厚度的方向；一个第二开口202，开设在上述绝缘介质层101中，上述第二开口202位于多个上述第一开口201的一侧，且上述第二开口202沿上述第一方向的长度大于上述第一开口201沿上述第一方向的长度，上述第二开口沿上述第二方向的长度范围在1
µ
m~2
µ
m可以使得待测金属线和金属环线不被遮挡，上述金属环线作为信号输出线，用于检测待测金属线的金属挤出，上述第二方向与上述绝缘介质层厚度的方向垂直且与上述第一方向垂直；多个第二金属块302，上述第二金属块302位于各上述第一开口201的两侧，且沿上述第一方向排列，上述第二金属块302沿上述第二方向的长度大于上述第一开口201沿上述第二方向的长度，上述第二金属块在各上述第一开口两侧且沿上述第二方向的长度大于上述第一开口沿上述第二方向的长度，上述第二金属块沿上述第一方向的长度范围为5
µ
m~7
µ
m，研磨时朝着第二金属块的两端扩散，不会使得pad边缘扩散，有利于后续失效分析的进行。
44.多个第三金属块303，上述第三金属块303位于上述第二开口202的远离上述第一开口201的一侧，且沿上述第一方向排列，上述第三金属块303沿上述第一方向的长度小于
上述第二开口202沿上述第一方向的长度。上述第三金属块比上述第二开口沿上述第一方向长度要长，而上述第二开口对应于芯片中的待测试金属线的位置，第二开口的长度较长，通过多个长度较短的第三金属块可以辅助失效点的定位，上述第三金属块沿上述第一方向的长度与上述第二开口沿上述第一方向的长度的比值范围为1:8~1:3，能够更加精确的对失效点进行定位。
45.多个第四金属块304，上述第四金属块304位于上述第三金属块303的远离上述第二开口202的一侧，且沿第二方向排列，上述第四金属块304沿上述第一方向的长度大于上述第二开口202沿上述第一方向的长度，上述第四金属块可以防止晶圆产品的切割道与产品芯片之间的空白区会导致测试结构的边缘扩散，出现明显的不均匀现象，导致失效分析失败。
46.多个上述第一金属块301，均匀的间隔设置上述绝缘介质层除上述第二金属块302、上述第三金属块303以及上述第四金属块304之外的表面上，为了方便形成上述虚置结构，上述第一金属块沿上述第一方向的长度范围为1
µ
m~3
µ
m，上述第一金属块呈矩阵形式分布。
47.上述第一开口、上述第二开口以及上述第一金属块的形状并不限于矩形，本领域技术人员可以根据实际情况进行设计。
48.在本发明的上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
49.从以上的描述中，可以看出，本技术上述的实施例实现了如下技术效果：本技术的用于电迁移测试的虚置结构，包括绝缘介质层、多个第一开口、一个第二开口以及多个第一金属块，其中，多个上述第一开口沿第一方向间隔的开设在上述绝缘介质层中，上述第一方向为垂直于上述绝缘介质层厚度的方向；一个上述第二开口开设在上述绝缘介质层中，上述第二开口位于多个上述第一开口的一侧，且上述第二开口沿上述第一方向的长度大于上述第一开口沿上述第一方向的长度；多个上述第一金属块均匀的间隔设置在上述绝缘介质层的表面上。由于电迁移测试后进行失效分析时需要对虚置结构进行研磨，失效点在金属测试结构下方的通孔上或待测金属线上，因此研磨虚置结构时会导致金属测试结构下方的通孔和待测金属线损伤，无法同时实现通孔和待测金属线的形貌确认，该用于电迁移测试的虚置结构通过设计一个第二开口，使得金属测试结构以及待测金属线能够裸露，从而在找出失效点的时候不会使金属测试结构以及待测金属线受到损伤，进而解决了现有技术中用于电迁移测试的虚置结构在研磨时容易损伤失效点的问题。
50.以上所述仅为本技术的优选实施例而已，并不用于限制本技术，对于本领域的技术人员来说，本技术可以有各种更改和变化。凡在本技术的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本技术的保护范围之内。