技术特征：
1.一种cmos半导体器件制造方法，其特征在于，包括如下步骤：提供第一衬底，所述第一衬底具有第一正面和第一背面，在所述第一衬底的第一正面形成第一器件层，所述第一器件层包括多个nmos器件；提供第二衬底，所述第二衬底具有第二正面和第二背面，在所述第二衬底的第二正面形成第二器件层，所述第二器件层包括多个pmos器件；键合所述第一衬底和所述第二衬底，以所述第一正面与所述第二正面相对的方式键合所述第一衬底和所述第二衬底。2.根据权利要求1所述的cmos半导体器件制造方法，其特征在于，所述第一衬底为p型半导体衬底，所述第二衬底为n型半导体衬底。3.根据权利要求1所述的cmos半导体器件制造方法，其特征在于，所述第一衬底为p型(100)面硅衬底，所述第一正面为(100)面；所述第二衬底为n型(110)面硅衬底，所述第二正面为(110)面。4.根据权利要求1所述的cmos半导体器件制造方法，其特征在于，在所述第一衬底的第一正面形成第一器件层包括以下步骤：在所述第一衬底中制备nmos的栅区域，在所述栅区域的两侧形成保护侧墙，所述栅区域包括栅氧化层及栅层；以所述栅区域及所述保护侧墙为掩膜，在所述栅区域两侧下方进行离子掺杂形成nmos器件的源区和漏区；在所述源区、所述漏区以及所述栅区域上方形成第一介质层，所述第一介质层中形成有第一线路层，所述第一线路层电连接所述nmos器件的栅层、源区和漏区；在所述第一介质层上方形成第一焊垫，所述第一焊垫与所述第一线路层电连接。5.根据权利要求4所述的cmos半导体器件制造方法，其特征在于，在所述第二衬底的第二正面形成第二器件层包括以下步骤：在所述第二衬底中制备pmos的栅区域，在所述栅区域的两侧形成保护侧墙，所述栅区域包括栅氧化层及栅层；以所述栅区域及所述保护侧墙为掩膜，在所述栅区域两侧下方进行离子掺杂形成pmos器件的源区和漏区；在所述源区、所述漏区以及所述栅区域上方形成第二介质层，所述第二介质层中形成有第二线路层，所述第二线路层电连接所述pmos器件的栅层、源区和漏区；在所述第二介质层上方形成第二焊垫，所述第二焊垫与所述第二线路层电连接。6.根据权利要求5所述的cmos半导体器件制造方法，其特征在于，键合所述第一衬底和所述第二衬底还包括以下步骤：将所述第一介质层和所述第二介质层相对，所述第一焊垫和所述第二焊垫一一对应，通过粘结层将第一衬底和第二衬底键合在一起，使得所述第一线路层和所述第二线路层电连接；对所述第二衬底的所述第二背面进行减薄；自所述第二衬底的所述第二背面形成多个通孔；在所述通孔中形成导电结构，所述导电结构与所述第二线路层形成电连接；在所述通孔的漏出端形成金属焊盘，所述金属焊盘覆盖所述通孔并与所述通孔中的导
电结构形成连续结构。7.一种cmos半导体器件，其特征在于，包括：第一衬底，所述第一衬底的第一正面具有第一正面和第一背面，所述第一衬底的第一正面形成有第一器件层，所述第一器件层包括多个nmos器件；位于所述第一器件层上方的第二衬底，所述第二衬底具有第二正面及第二背面，所述第二正面形成有第二器件层，所述第二器件层包括多个pmos器件，所述第一器件层和所述第二器件层相对设置；贯穿所述第二衬底的通孔，所述通孔中形成有导电结构，所述导电结构与所述pmos器件形成电连接；金属焊盘，所述金属焊盘位于所述第二衬底的背面，并且覆盖所述通孔并与所述通孔中的导电结构形成连续结构。8.根据权利要求7所述的cmos半导体器件，其特征在于，所述第一器件层包括：位于所述第一衬底的第一正面的所述nmos器件的栅区域，所述栅区域的两侧形成有保护侧墙，所述栅区域包括栅氧化层及栅层；所述nmos器件的源区和漏区，形成在所述栅区域两侧的下方，所述nmos器件的源区和漏区为as离子掺杂区；第一介质层，形成在所述nmos器件的源区、所述漏区以及所述栅区域上方；第一线路层，形成在所述第一介质层中，所述第一线路层电连接所述nmos器件的栅层、漏区以及源区。9.根据权利要求8所述的cmos半导体器件，其特征在于，所述第二器件层包括：位于所述第二衬底的第二正面的所述pmos器件的栅区域，所述pmos器件的栅区域的两侧形成有保护侧墙，所述pmos器件的栅区域包括栅氧化层及栅层；所述pmos器件的源区和漏区，形成在所述栅区域两侧的下方，所述pmos器件的源区和漏区为b离子掺杂区；第二介质层，形成在所述pmos器件的源区、所述漏区以及所述栅区域上方；第二线路层，形成在所述第二介质层中，所述第二线路层电连接所述pmos器件的栅层、漏区以及源区。10.根据权利要求7～9中任意一项所述的cmos半导体器件，其特征在于，所述第一衬底为p型半导体衬底，所述第二衬底为n型半导体衬底；或者，所述第一衬底为p型(100)面硅衬底，所述第一正面为(100)面；所述第二衬底为n型(110)面硅衬底，所述第二正面为(110)面。
技术总结
本发明提供了一种CMOS半导体器件及其制造方法，分别在不同衬底上制造NMOS及PMOS，再通过晶圆键合将PMOS器件硅片和NMOS器件硅片键合在一起，形成CMOS器件。在制造NMOS器件时，便不用考虑其对PMOS器件的不良影响，便可将所有优化条件均调控至使得NMOS器件性能最优化。在制造PMOS器件时，便不用考虑其对NMOS器件的不良影响，便可将所有优化条件均调控至使得PMOS器件性能最优化。从而获得高迁移率、高集成度的CMOS器件。同时由于分开制造PMOS器件和NMOS器件再键合形成CMOS器件的办法，使得PMOS器件和NMOS器件可以并行制造，CMOS器件的制造时间大大减少，缩短了制造周期。缩短了制造周期。缩短了制造周期。
技术研发人员：卿晨 常建光 赵学法
受保护的技术使用者：上海积塔半导体有限公司
技术研发日：2022.10.31
技术公布日：2023/3/14