一种分区电磁屏蔽的模组、制备方法及电路板和电子产品与流程

1.本发明涉及一种分区电磁屏蔽的模组，同时也涉及一种分区电磁屏蔽的模组的制备方法，还涉及具有该分区电磁屏蔽的模组的电路板和电子产品，属于芯片封装技术领域。


背景技术：

2.随着电子元器件的集成度越来越高，集成电路中各组件之间的距离越来越小，导致组件之间的相互干扰问题日益严重。为了防止芯片间，或芯片和元器件互相产生电磁干扰现象的发生，通常利用打线的方式或者在塑封体上开槽填充屏蔽介质等方式来实现分区电磁屏蔽。具体地打线方式有：在基板上打线形成金属网、金属栅栏和金属垂直线等，使塑封体表面覆盖的电磁屏蔽层与屏蔽线弧相连，以实现电磁屏蔽。
3.在专利号为zl 202110202607.8的中国发明专利中，公开了一种电磁屏蔽封装结构和电磁屏蔽封装方法。该电磁屏蔽封装结构包括基板、至少两个贴装在基板上的芯片、设置在基板上的屏蔽线弧、覆盖在芯片和屏蔽线弧外的塑封体以及覆盖在塑封体表面的金属屏蔽层，其中，屏蔽线弧是打在芯片周围的接地焊盘上。但是，这种打线方法所用线弧高度高，导致打线作业难度大，线弧稳定性差。


技术实现要素：

4.本发明所要解决的首要技术问题在于提供一种分区电磁屏蔽的模组。
5.本发明所要解决的另一技术问题在于提供一种分区电磁屏蔽的模组的制备方法。
6.本发明所要解决的又一技术问题在于提供一种具有该分区电磁屏蔽的模组的电路板。
7.本发明所要解决的再一技术问题在于提供一种具有该分区电磁屏蔽的模组的电子产品。
8.为实现上述技术目的，本发明采用以下的技术方案：
9.根据本发明实施例的第一方面，提供一种分区电磁屏蔽的模组，包括基板、接地连接垫、倒装芯片、芯片或元器件、屏蔽线弧、塑封体以及电磁屏蔽层，
10.所述倒装芯片的远离所述基板的表面设置有可焊线金属层，
11.所述接地连接垫位于所述基板上，并且位于所述倒装芯片和所述芯片或元器件之间，
12.所述塑封体覆盖所述接地连接垫、倒装芯片、芯片或元器件、屏蔽线弧，
13.所述电磁屏蔽层位于所述塑封体的表面，
14.所述屏蔽线弧设置在所述倒装芯片和芯片或元器件之间，并且屏蔽线弧的一端连接所述可焊线金属层，另一端连接所述电磁屏蔽层。
15.其中较优地，所述屏蔽线弧包括第一线弧和第二线弧，所述第一线弧连接所述可焊线金属层和所述电磁屏蔽层；所述第二线弧连接所述接地连接垫和所述电磁屏蔽层。
16.其中较优地，所述可焊线金属层覆盖所述倒装芯片的整个背面，或者覆盖所述倒
装芯片的外周缘。
17.其中较优地，所述屏蔽线弧是直线状、l形状或口字形状。
18.其中较优地，在所述屏蔽线弧为直线状或l形状时，所述可焊线金属层覆盖所述倒装芯片的外周缘；在所述屏蔽线弧为口字形状时，所述可焊线金属层覆盖所述倒装芯片的整个背面。
19.根据本发明实施例的第二方面，提供一种分区电磁屏蔽的模组的制备方法，包括以下步骤：
20.s1：在基板上形成接地连接垫；
21.s2：在基板上安装倒装芯片和芯片或元器件；
22.s3：在所述倒装芯片的背面形成可焊线金属层；
23.s5：在所述接地连接垫和可焊线金属层之间打线，以形成屏蔽线弧；
24.s5：在所述基板上形成塑封体，使屏蔽线弧的顶端暴露于塑封体表面；
25.s6：在所述塑封体背面形成电磁屏蔽层，使所述电磁屏蔽层与所述屏蔽线弧电连接；
26.s7：对所述基板进行切单。
27.根据本发明实施例的第三方面，提供一种分区电磁屏蔽的模组的制备方法，包括以下步骤：
28.s1：在基板上形成接地连接垫；
29.s2：在基板上安装倒装芯片和芯片或元器件；
30.s3：在所述倒装芯片的背面形成可焊线金属层；
31.s5：在所述接地连接垫和可焊线金属层之间打线，以形成屏蔽线弧；
32.s5：在所述基板上形成塑封体，并对所述塑封体进行减薄，以截断打线形成屏蔽线弧并暴露出屏蔽线弧；
33.s6：在所述塑封体背面形成电磁屏蔽层，使所述电磁屏蔽层与所述屏蔽线弧电连接；
34.s7：对所述基板进行切单。
35.根据本发明实施例的第四方面，提供一种分区电磁屏蔽的模组的制备方法，包括以下步骤：
36.s1：在基板上形成接地连接垫；
37.s2：在基板上安装倒装芯片和芯片或元器件；
38.s3：在所述倒装芯片的背面形成可焊线金属层；
39.s5：在所述接地连接垫和可焊线金属层之间打线，以形成屏蔽线弧；
40.s5：在所述基板上形成塑封体，使屏蔽线弧的顶端暴露于塑封体表面；
41.s6：对所述基板进行切单；
42.s7：对单个封装体形成电磁屏蔽层，使所述电磁屏蔽层与所述屏蔽线弧电连接。
43.根据本发明实施例的第五方面，提供一种分区电磁屏蔽的模组的制备方法，包括以下步骤：
44.s1：在基板上形成接地连接垫；
45.s2：在基板上安装倒装芯片和芯片或元器件；
46.s3：在所述倒装芯片的背面形成可焊线金属层；
47.s5：在所述接地连接垫和可焊线金属层之间打线，以形成屏蔽线弧；
48.s5：在所述基板上形成塑封体，并对所述塑封体进行减薄，以截断打线形成屏蔽线弧并暴露出屏蔽线弧；
49.s6：对所述基板进行切单；
50.s7：对单个封装体形成电磁屏蔽层，使所述电磁屏蔽层与所述屏蔽线弧电连接。
51.根据本发明实施例的第六方面，提供一种电路板，其中包含如前述的分区电磁屏蔽的模组。
52.根据本发明实施例的第七方面，提供一种电子产品，包含如前述的分区电磁屏蔽的模组。
53.与现有技术相比较，本发明具有以下技术效果：通过在倒装芯片背面及其周围的接地连接垫上打线，以实现芯片与元器件之间或芯片与芯片之间的电磁屏蔽。通过这种打线方法，可以降低屏蔽线弧高度，提高封装质量，简化工艺难度，在一定程度上，对基板的空间利用率进行了改善，达到提高封装集成度的需求。
附图说明
54.图1～图7为本发明第一实施例中，分区电磁屏蔽的模组的制备方法流程图；
55.图8～图9为本发明第二实施例中，分区电磁屏蔽的模组的制备方法与第一实施例中的不同步骤的示意图；
56.图10为本发明实施例中，倒装芯片的可焊线金属层的示意图；
57.图11(a)为图10中的可焊线金属层的一种形式的示意图；
58.图11(b)为图10中的可焊线金属层的另一种形式的示意图；
59.图12(a)～图12(b)为本发明第三实施例中，分区电磁屏蔽的模组的一种实现方式的结构示意图；
60.图13(a)～图13(b)为本发明第三实施例中，分区电磁屏蔽的模组的另一种实现方式的结构示意图；
61.图14～图16为本发明第四实施例中，分区电磁屏蔽的模组的制备方法的流程图；
62.图17～图18为本发明第四实施例中，分区电磁屏蔽的模组的制备方法的替代方案的不同步骤的示意图。
具体实施方式
63.下面结合附图和具体实施例对本发明的技术内容进行详细具体的说明。
64.《第一实施例》
65.如图1～图7所示，本发明的第一实施例公开了一种分区电磁屏蔽的模组的制备方法，包括以下步骤：
66.s1：在基板12上形成接地连接垫11。
67.如图1所示，所述基板12包括基材121、功能电路122、基板侧壁接地线123。所述基材121为陶瓷、pp、环氧树脂等介电材料，优选为多层设置。所述功能电路122分布于所述多层基材121。所述功能电路122布局为本领域技术人员所理解的根据具体应用场景而有所不
同，故在此不赘述。所述基板侧壁接地线123分布于基板12的侧壁，一端接地，一端裸露于基板12的侧壁，便于与覆盖在基板12侧壁表面的电磁屏蔽层17连接，防止外部电磁干扰。
68.所述接地连接垫11位于基板12上表面，用于为后续打线封装提供电性连接，其材料可以是cu、al、au、ag、sn等材料中的一种或多种，也可以是其合金。接地连接垫11可以在基板12的制程中形成，也可以将金属块通过smt(表面贴装技术)或其他方式粘贴到基板12上形成。接地连接垫11可以相互独立分布，也可以部分连接成一条状，或全部连接为一整条。
69.s2：在基板12上安装倒装芯片13和芯片或元器件14。
70.如图2所示，在本实施例中，倒装芯片13为saw、baw等对抗电磁干扰有要求的芯片，其为电磁干扰敏感器件。芯片或元器件14为电磁干扰源，对倒装芯片13形成干扰。因此，需要利用打线将倒装芯片13屏蔽，保护其不受芯片或元器件14的干扰。
71.所述倒装芯片13的正面(朝向基板的表面)包括凸点21，其背面具有可焊线金属层22(后文详述)。所述倒装芯片13可利用fc封装方式或者smt贴装方式，将凸点21与基板12进行焊接。凸点21材料为可进行焊接与电性连接的材料，一般为锡球。所述可焊线金属层22其厚度需大于1um，用于增加倒装芯片13和屏蔽线弧15的结合力，便于后续打线作业。
72.所述芯片或元器件14与基板12的电连接方式可以是引线键合(wb)、倒装(fc)或表面贴装(smt)等半导体封装常用制程。
73.接地连接垫11位于两个相互干扰的器件之间，即位于倒装芯片13和芯片或元器件14之间，可根据电路走线需求灵活设计。
74.s3：在所述倒装芯片13的背面形成可焊线金属层22。
75.形成可焊线金属层22，在本实施例中采用蒸镀技术，但是也可以采用其他技术，例如溅射工艺等。以下以蒸镀为例进行说明。
76.可焊线金属层22是三层金属工艺结构，按照其功能可分别为粘附层、过渡层和导电层。上粘附层(接触层)：一般选用粘附性良好，与晶圆材料的热膨胀系数接近，且与其欧姆接触系数小的材料；在本实施例中，晶圆材料是硅片，所以可以选择铬或钛，在此采用钛金属。
77.下粘附层(保护层)：为芯片背面的最外层，性能稳定、不易氧化、易于焊料层焊接，且导电、导热性能良好。可以选用例如金、银等金属。在本实施例中选择银。
78.阻挡层(填充层)：在接触层与导电层之间起过渡作用，不能将金、银膜直接做在铬、钛金属膜上。由于金、银膜很容易溶于锡、银等焊料，造成焊料直接与钛、铬金属膜接触，但这些金属又是难焊金属，导致芯片焊接性能很差；因此需在这两层金属之间设置阻挡层，通常采用镍。
79.在本实施例中，先蒸镀钛层(1ka)，再蒸镀镍层(2ka)，最后蒸镀银层(10ka)。
80.s4：在所述接地连接垫11和可焊线金属层22之间打线，以形成屏蔽线弧15。
81.如图3所示，所述屏蔽线弧15的第一端151打在接地连接垫11上，第二端152打在倒装芯片13的可焊线金属层22上。打线所用焊线可以是au，cu，al等导电焊线种的一种或多种。
82.由于倒装芯片13的高度较高，所以第一端151到打线的顶端a的距离l1小于第二端152到打线的顶端a的距离l2(即，l1《l2)。在常规技术中，打线的第一端和第二端均是从基
板或接地连接垫上引出，因此第一端到打线的顶端的距离与第二端到打线的顶端的距离基本相同，这样使得整条打线长度l≈2*l2。然而，本发明实施例中，整条打线长度l＝l1+l2《2*l2，因此使得整条打线的长度l缩短。众所周知，细长的打线的长度越大，其承受塑封制程中的模压的能力越差，越容易发生位置偏移或塌落，这就会导致电磁屏蔽效果变差。因此，本发明实施例利用倒装芯片的高度，缩短了l1的长度，也就缩短了整条打线长度l，有利于提高电磁屏蔽效果。
83.而且，整条打线长度l缩短，打线作业难度也随之降低。
84.s5：在所述基板12上形成塑封体16，并对所述塑封体16进行减薄，以截断打线形成屏蔽线弧15并暴露出屏蔽线弧15。
85.如图4所示，在所述基板12上形成包覆所述倒装芯片13、所述芯片或元器件14、所述屏蔽线弧15和所述接地连接垫11的塑封体16。此时，屏蔽线弧15并未裸露于塑封体16，即塑封体16的高度明显大于屏蔽线弧15顶端a的高度。
86.然后，如图5所示，利用背磨工艺等对塑封体16进行减薄，使得打线的顶端被截断并形成两段屏蔽线弧15，而且两段屏蔽线弧15的顶端均从暴露出塑封体16的背面(远离基板的表面)露出。
87.s6：在所述塑封体16背面形成电磁屏蔽层17，使所述电磁屏蔽层17与所述屏蔽线弧15电连接。
88.如图6所示，利用溅镀、涂敷等工艺在所述塑封体16背面形成金属的电磁屏蔽层17。并且，电磁屏蔽层17与屏蔽线弧15暴露的顶端电连接。在本实施例中，是对整条(strip level，也称为“板级”)封装结构的表面，通过电镀、溅射等方式将电磁屏蔽层17覆盖于塑封体16表面，形成屏蔽层。并且，通过裸露于塑封体16表面的屏蔽线弧15与接地连接垫11或可焊线金属层22相连，以此实现电磁屏蔽。
89.可焊线金属层22为倒装芯片13上的屏蔽线弧15做机械连接以及电路导通，干扰信号通过屏蔽线弧15传导电磁屏蔽层17，再通过电磁屏蔽层17传导至接地连接垫11，从而实现电磁屏蔽。
90.在本实施例中，所述电磁屏蔽层17为金属层，包括三层结构，分别为不锈钢层，铜层和不锈钢层，覆盖在塑封体16表面。
91.s7：对所述基板12进行切单。
92.如图7所示，对已完成电磁屏蔽的基板12进行切割，形成单个分区电磁屏蔽的模组。
93.《第二实施例》
94.作为替代方案，在经过了第一实施例中的s1～s5所述的步骤后，即对塑封体16进行背磨后，如图8所示，先对基板12进行切单，然后如图9所示，在单个封装体(unit level)下进行电磁屏蔽层17的覆盖。此种方式电磁屏蔽层17覆盖于除单颗模组的底表面的所有表面，电磁屏蔽层17不仅可以通过屏蔽线弧15与接地线相连，还可以与基板侧壁接地线123相连。
95.《第三实施例》
96.本实施例提供一种采用前述分区电磁屏蔽的模组制备方法得到的模组。
97.如图7和图9所示，该分区电磁屏蔽的模组包括接地连接垫11、基板12、倒装芯片
13、芯片或元器件14、屏蔽线弧15、塑封体16以及电磁屏蔽层17。
98.在倒装芯片13和芯片或元器件14之间设置屏蔽线弧15。屏蔽线弧15包括第一线弧15a和第二线弧15b。其中，第一线弧15a具有第一端151和第一顶端151a；第二线弧15b具有第二端152和第二顶端152b。第一线弧15a的第一端151与倒装芯片13上的可焊线金属层22连接，第一顶端151a与电磁屏蔽层17相连；第二线弧152的第二端152与接地连接垫11连接，第二顶端152b与电磁屏蔽层17相连。由此，形成接地的屏蔽线弧15。
99.结合图10、图11(a)和图11(b)，倒装芯片13背面的可焊线金属层22可以具有不同的形状。可焊线金属层22可以是覆盖倒装芯片13的整个背面，也可以只覆盖倒装芯片13的外周缘。
100.根据屏蔽要求的不同，屏蔽线弧15的打线形式也不同。在前述实施例中，屏蔽线弧15只是位于倒装芯片13与芯片或元器件14之间，即，屏蔽线弧15只是一条直线状。然而，根据屏蔽要求的不同，屏蔽线弧15也可以是l形状或口字形状。优选的，在屏蔽线弧15为直线状或l形状时，可焊线金属层22覆盖所述倒装芯片的外周缘；在屏蔽线弧15为口字形状时，可焊线金属层22覆盖所述倒装芯片的整个背面。
101.结合图12(a)和12(b)所示，分区电磁屏蔽的模组包括接地连接垫11、基板12、倒装芯片13、芯片或元器件14、屏蔽线弧15、塑封体16电磁屏蔽层17，以及第二元器件18。图中，倒装芯片13的右侧为芯片或元器件14，倒装芯片13的前侧为第二元器件18。
102.如图12(a)所示，在倒装芯片13与第二元器件18之间，以及倒装芯片13与芯片或元器件14之间均形成有接地连接垫11，那么屏蔽线弧15打在接地连接垫11和倒装芯片13上，形成l形，将倒装芯片13与元器件18之间进行电磁屏蔽，还将倒装芯片13与芯片或元器件14之间形成电磁屏蔽。
103.如图12(b)所示，接地连接垫11围绕在倒装芯片13四周呈环形区域，屏蔽线弧15也就分布于倒装芯片13四周，将倒装芯片13与第二元器件18、芯片或元器件14均进行电磁屏蔽。这种口字形打线形式实现的电磁屏蔽的屏蔽效果比图12(a)所示l形设置的屏蔽线弧15的屏蔽效果更好。
104.图13(a)和图13(b)示意了倒装芯片13的左右两侧分别设置有需要进行电磁屏蔽的第二元器件19和第三元器件20，并且倒装芯片13的前侧是第一元器件18。类似的，打线方式可以是l形(图13(a)所示)或口字形(图13(b)所示)。倒装芯片13上的屏蔽线弧可以将来自第三元器件20的干扰对倒装芯片13或第二元器件19进行隔绝。类似的，来自倒装芯片13或第二元器件19的干扰，也能被倒装芯片13上的屏蔽线弧进行隔绝，以避免第三元器件20受到干扰。
105.由此，可以防止芯片或元器件之间，或芯片和元器件之间产生电磁干扰现象。
106.《第四实施例》
107.本实施例中公开了另外一种分区电磁屏蔽的模组的制备方法。本实施例与第一实施例的不同之处在于，在对芯片进行塑封时，塑封体16的高度较低，如图14所示，使得屏蔽线弧15的顶端a暴露于塑封体16的表面，无需再对塑封体16进行背磨。
108.具体而言，如图14～图16所示，该分区电磁屏蔽的模组的制备方法包括以下步骤：
109.s1：在基板12上形成接地连接垫11；
110.s2：在基板12上安装倒装芯片13和芯片或元器件14；
111.s3：在所述倒装芯片13的背面形成可焊线金属层22；
112.s5：在所述接地连接垫11和可焊线金属层22之间打线，以形成屏蔽线弧15；
113.s5：在所述基板12上形成塑封体16，使屏蔽线弧15的顶端a暴露于塑封体16表面；
114.s6：在所述塑封体16背面形成电磁屏蔽层17，使所述电磁屏蔽层17与所述屏蔽线弧15电连接；
115.s7：对所述基板12进行切单。
116.作为替代方案，在经过了s1～s5所示的步骤后，如图17所示，先对基板12进行切单，然后如图18所示，对单颗模组进行电磁屏蔽层17的覆盖。同样，此种方式下，电磁屏蔽层17覆盖于除单颗模组的底表面的所有表面，电磁屏蔽层17不仅可以通过屏蔽线弧15与接地线相连，还可以与基板侧壁接地线123相连。
117.《第五实施例》
118.本发明还提供一种具有前述分区电磁屏蔽的模组的电路板。该电路板可用于智能手机、平板电脑等电子产品。
119.《第六实施例》
120.本发明还提供一种具有前述分区电磁屏蔽的模组的电子产品。该电子产品可以是智能手机、平板电脑、可穿戴电子设备、智能网联汽车等。
121.在本发明的多个实施例中，通过在倒装芯片背面及其周围的接地连接垫上打线，以实现芯片与元器件之间或芯片与芯片之间的电磁屏蔽。通过这种打线方法，可以降低屏蔽线弧高度，提高封装质量，简化工艺难度，在一定程度上，对基板的空间利用率进行了改善，达到提高封装集成度的需求。
122.上面对本发明所提供的一种分区电磁屏蔽的模组、制备方法及电路板和电子产品进行了详细的说明。对本领域的一般技术人员而言，在不背离本发明实质内容的前提下对它所做的任何显而易见的改动，都将构成对本发明专利权的侵犯，将承担相应的法律责任。