一种具有不同厚度小芯片的封装结构及其制造方法与流程

1.本发明涉及一种具有不同厚度小芯片的封装结构及其制造方法。


背景技术：

2.近年来由美国国防高级研究计划局darpa提出的芯粒/小芯片(chiplet)概念被认为是未来半导体集成电路的发展方向。chiplet技术就是把一些预先生产好的实现特定功能的芯片裸片通过先进的集成技术封装在一起，形成一个系统级芯片；而这些基本的裸片就是小芯片(chiplet)。chiplet封装可降低单片晶圆集成工艺良率风险，达到成本可控，有设计弹性，可实现芯片定制化。另，chiplet将大尺寸的多核心的设计，分散到较小的小芯片，更能满足现今高效能运算处理器的需求。
3.将多个小芯片整合封装在一起，可以将多种不同的芯片功能与效能集中为一体，有利于解决新兴半导体产业的应用问题。但是，不同的小芯片的厚度不一致，在封装过程中容易发生裂片、打线不可靠等问题的发生，影响贴片和打线质量。另，在后续塑封或包封制作过程，可能存在封装后的厚度均匀性难控制等问题，从而影响生产效率，甚至可能存在封装可靠度风险。
4.因此，如何克服上述存在的缺陷，已成为本领域技术人员亟待解决的重要课题。


技术实现要素：

5.本发明克服了上述技术的不足，提供了一种具有不同厚度小芯片的封装结构及其制造方法。
6.为实现上述目的，本发明采用了下列技术方案：
7.一种具有不同厚度小芯片的封装结构，包括基板1和至少两种不同厚度的小芯片，所述基板1上表面向上形成有至少一种不同厚度的垫片3，厚度最厚的所述小芯片直接堆叠连接在所述基板1上，其他不同厚度的小芯片对应堆叠连接在不同厚度的垫片3上，使所有的小芯片在所述基板1上的高度一致，所述小芯片上设有焊垫7，所述焊垫7通过引线4与所述基板1连接。
8.优选的，所述基板1上表面向上形成有若干个铜柱5，所述焊垫7通过引线4与所述基板1的所述铜柱5连接。
9.优选的，所述基板1上覆盖有用于将所有部件封装成一体的塑封层6。
10.优选的，所述塑封层6为环氧树脂。
11.优选的，所述垫片3由铜制作而成。
12.优选的，所述基板1为fcbga封装基板。
13.一种具有不同厚度小芯片的封装结构的制造方法，包括以下步骤：
14.a、提供一基板1、至少两种不同厚度的小芯片，在所述基板1的上表面形成有至少一种不同厚度的垫片3；
15.b、将厚度最厚的小芯片贴片至基板1上，将其他不同厚度的小芯片贴片至不同厚
度的垫片3上，使所有的小芯片相对于所述基板1的高度一致；
16.c、引线键合所述小芯片的焊垫7至基板1上。
17.优选的，还包括有步骤d:
18.将绝缘材料或者塑封材料覆盖在所述基板1上方，形成塑封层6。
19.优选的，所述a步骤还包括以下步骤：
20.a1、在所述基板1上表面向上形成有若干个铜柱5。
21.优选的，所述铜柱5采用常规影像转移制程或者采用图形电镀工艺制作而成。
22.与现有技术相比，本发明的有益效果是：
23.1、本案结构简单易实现，不同厚度小芯片的设置，便于能够将以便于通过多个小芯片的整合封装满足现今高效能运算处理器的需求，有利于解决新兴半导体产业的应用问题。不同厚度的垫片的设置，便于所有的小芯片在所述基板上的高度一致，一方面以便于能够解决在高速贴片时由于芯片高度不一致而容易裂片的问题和减少打线不牢固的问题，有利于提高贴片质量和打线质量；另一方面能够解决后续塑封或包封制作过程由于芯片总体高度不一致而导致的均匀性难控制的问题，有利于提高生产效率以及提高封装产品的可靠度。具体实施时，所述基板和小芯片之间通过胶层粘合在一起。
24.2、所述基板形成有不同铜柱的设置，能够缩短打线长度，以便于提高打线速度和减少引线的使用，有利于提高打线效率以及减少成本。
25.3、本案制造方法的所述步骤a的设置，便于在基板上表面形成不同厚度的垫片，一方面以便于通过不同厚度的垫片使得不同厚度的小芯片在贴片过程中减少裂片风险和减少打线风险；所述步骤b的设置，便于贴片后各个小芯片在基板上的高度一致，以便于控制后续塑封步骤中的均匀性，有利于提高封装可靠度。所述步骤c的设置，以便于通过引线键合的方式实现小芯片与基板间的互连。
附图说明
26.图1是本案封装结构的剖面结构示意图。
27.图2是本案封装结构包括有塑封层的剖面结构示意图。
28.图3是形成本案的一种具有不同厚度小芯片的封装结构的制造方法的流程图。
具体实施方式
29.以下通过实施例对本发明特征及其它相关特征作进一步详细说明，以便于同行业技术人员的理解：
30.如图1至图2所示，一种具有不同厚度小芯片的封装结构，包括基板1、厚度最厚的第一小芯片21、厚度较厚的第二小芯片22、厚度最薄的第三小芯片23；所述基板1上表面向上形成有厚度较薄的第一垫片31和厚度最厚的第二垫片32；所述第一小芯片21直接堆叠连接在所述基板1上，所述第二小芯片22堆叠连接在所述第一垫片31上，所述第三小芯片23堆叠连接在所述第二垫片32上，使所述第一小芯片21、所述第二小芯片22、所述第三小芯片23三者在所述基板1上的高度一致。所述第一小芯片21、所述第二小芯片22、所述第三小芯片23上都设有焊垫7，所述焊垫7通过引线4与所述基板1连接。
31.本案结构简单易实现，不同厚度小芯片的设置，便于能够将以便于通过多个小芯
片的整合封装满足现今高效能运算处理器的需求，有利于解决新兴半导体产业的应用问题。不同厚度的垫片3的设置，便于所有的小芯片在所述基板1上的高度一致，一方面以便于能够解决在高速贴片时由于芯片高度不一致而容易裂片的问题和减少打线不牢固的问题，有利于提高贴片质量和打线质量；另一方面能够解决后续塑封或包封制作过程由于芯片总体高度不一致而导致的均匀性难控制的问题，有利于提高生产效率以及提高封装产品的可靠度。具体实施时，所述基板1和小芯片之间通过胶层粘接在一起。
32.如图1、图2所示，具体实施时，所述基板1上表面向上形成有若干个铜柱5，所述焊垫7通过引线4与所述基板1的所述铜柱5连接。如此，便于能够缩短打线长度，以便于提高打线速度和减少引线4的使用，有利于提高打线效率以及减少成本。
33.如图2所示，具体实施时，所述基板1上覆盖有用于将所有部件封装成一体的塑封层6。如此，便于将所有部件封装为一体，以便于保护内部部件和有利于后续封装结构的使用。
34.由上所述，具体实施时，所述塑封层6为环氧树脂。如此，其收缩率小,耐热性好,密封性及电绝缘性优良，有利于保护其内部的芯片和引线4。
35.由上所述，所述垫片3由铜制作而成。如此，便于所述小芯片与所述基板1上的线路导电连接；另，铜具有高导电高导热性、耐腐蚀性、易加工成形性，而且区别于金、银等其他导体相比，价格较便宜，应用范围广。具体实施时，也可以使用其他导体。
36.由上所述，具体实施时，所述基板1为fcbga封装基板。如此，其层数多、面积大、线路密度高、线宽线距小，有利于与多个小芯片连接，实现多个小芯片的整合封装。
37.如图1、图3所示，一种具有不同厚度小芯片的封装结构的制造方法，包括以下步骤：
38.a、提供一基板1、厚度为l1的第一小芯片21、厚度为l2的第二小芯片22、厚度为l3的第一小芯片21，有l1》l2》l3,在所述基板1的上表面形成有厚度为h1的第一垫片31，厚度为h2的第二垫片32，其中h1＝l1-l2，h2＝l1-l3；
39.b、将厚度为l1的第一小芯片21贴片至基板1上，将厚度为l2的第二小芯片22贴片至厚度为h1的第一垫片31上，将厚度为l3的第三小芯片23贴片至厚度为h2的第二垫片32上，使l1＝l2+h1＝l3+h2；
40.c、引线键合第一小芯片21的焊垫7至基板1上，引线键合第二小芯片22的焊垫7至基板1上，引线键合第三小芯片23的焊垫7至基板1上；
41.如上所述，所述步骤a的设置，便于在基板1上表面形成不同厚度的垫片3，一方面以便于通过不同厚度的垫片3使得不同厚度的小芯片在贴片过程中减少裂片风险和减少打线风险；所述步骤b的设置，便于贴片后各个小芯片在基板1上的高度一致，以便于控制后续塑封步骤中的均匀性，有利于提高封装可靠度。所述步骤c的设置，以便于通过引线键合的方式实现小芯片与基板1间的互连。
42.由上所述，具体实施时，还包括有步骤d:
43.将绝缘材料或者塑封材料覆盖在所述基板1上方，形成塑封层6。如此，以便于对其内部的小芯片以及引线4起到保护作用。
44.由上所述，具体实施时，所述a步骤还包括以下步骤：
45.a1、在所述基板1上表面向上形成有若干个铜柱5。如此以便于通过铜柱5减少与小
芯片的焊垫7间的距离，缩短打线长度，以便于提高打线效率和节省引线4成本。
46.由上所述，具体实施时，所述铜柱5采用常规影像转移制程或者采用图形电镀工艺制作而成。如此，以便于形成所述铜柱5。
47.如上所述，本案保护的是一种具有不同厚度小芯片的封装结构及其制造方法，一切与本案相同或相近似的技术方案都应示为落入本案的保护范围内。