半导体器件及其制造方法与流程

1.本发明涉及半导体集成电路制造领域，特别涉及一种半导体器件及其制造方法。


背景技术：

2.功率器件在汽车电子、消费类电子等领域应用十分广泛，主要用作dc-dc转换器、电源管理、稳压器等。在传统的dc-dc转换器中，主要采用横向扩散金属氧化物半导体(ldmos，laterally-diffused mos)作为开关电路，但是，ldmos的栅极上需要连接栅极驱动电路来控制ldmos的开和关，而栅极驱动电路很复杂，导致对ldmos的开和关操作的复杂度增大，且导致dc-dc转换器中的电路设计的复杂度增大。
3.因此，如何对控制ldmos的开和关的方式进行改进是目前亟需解决的问题。


技术实现要素：

4.本发明的目的在于提供一种半导体器件及其制造方法，使得无需在栅极层上连接栅极驱动电路来控制ldmos器件的开和关，从而使得对ldmos器件的开和关操作的复杂度降低，且使得dc-dc转换器等中的电路设计的复杂度降低。
5.为实现上述目的，本发明提供了一种半导体器件，包括：
6.衬底，所述衬底具有隔离ldmos区和存储器件区的第一沟槽隔离结构；
7.栅极层，所述栅极层包括相连接的栅极横向部和栅极纵向部，所述栅极横向部从所述ldmos区经所述第一沟槽隔离结构延伸至所述存储器件区，所述栅极纵向部位于所述ldmos区的第一沟槽隔离结构中，所述栅极横向部与所述存储器件区的衬底之间夹有隧穿氧化层，所述栅极纵向部与所述ldmos区的衬底之间夹有栅氧层；
8.漂移区，形成于所述ldmos区的衬底中；
9.第一源极区和第一漏极区，所述第一源极区形成于所述漂移区中，所述第一漏极区形成于所述第一源极区远离所述栅极纵向部一侧的所述漂移区中；
10.第二源极区和第二漏极区，所述第二源极区和所述第二漏极区分别形成于所述存储器件区的所述栅极横向部两侧的衬底中，所述第二漏极区与所述栅极横向部之间夹有部分所述隧穿氧化层。
11.可选地，所述半导体器件还包括：
12.第一阱区，形成于所述漂移区中，所述第一阱区包围所述第一源极区，所述第一阱区与所述栅极纵向部之间夹有部分所述栅氧层；
13.第二阱区，形成于所述存储器件区的衬底中，所述第二阱区包围所述第二源极区和所述第二漏极区。
14.可选地，所述半导体器件还包括：
15.第一体接触区，形成于所述第一源极区远离所述栅极纵向部一侧的所述第一阱区中；
16.第二体接触区，形成于所述第二源极区远离所述第二漏极区一侧的第二阱区中。
17.可选地，所述衬底为soi衬底，包括自下向上的下层衬底、绝缘埋层和上层半导体层，所述第一沟槽隔离结构与所述绝缘埋层连接。
18.可选地，所述第一源极区、所述第一漏极区、所述第一体接触区、所述第二源极区、所述第二漏极区和所述第二体接触区上形成有电极，且所述第一源极区上的电极与所述第一体接触区上的电极连接。
19.可选地，所述第二体接触区与所述第二源极区之间形成有第二沟槽隔离结构。
20.可选地，所述第二阱区和所述第二体接触区的掺杂类型为n型，所述第二源极区和所述第二漏极区的掺杂类型为p型；所述漂移区、所述第一源极区和所述第一漏极区的掺杂类型为p型时，所述第一阱区和所述第一体接触区的掺杂类型为n型；所述漂移区、所述第一源极区和所述第一漏极区的掺杂类型为n型时，所述第一阱区和所述第一体接触区的掺杂类型为p型。
21.可选地，所述半导体器件的编程包括：
22.于所述第一源极区施加第一正电压，且于所述第二漏极区施加负电压，所述第二源极区浮空，所述第二体接触区接地。
23.可选地，所述半导体器件的擦除包括：
24.于所述第二漏极区、所述第二源极区和所述第二体接触区分别施加第二正电压。
25.本发明还提供一种半导体器件的制造方法，包括：
26.提供一衬底，所述衬底具有隔离ldmos区和存储器件区的第一沟槽隔离结构；
27.形成漂移区于所述ldmos区的衬底中；
28.形成隧穿氧化层、栅氧层和栅极层，所述栅极层包括相连接的栅极横向部和栅极纵向部，所述栅极横向部从所述ldmos区经所述第一沟槽隔离结构延伸至所述存储器件区，所述栅极纵向部位于所述ldmos区的第一沟槽隔离结构中，所述隧穿氧化层夹于所述栅极横向部与所述存储器件区的衬底之间，所述栅氧层夹于所述栅极纵向部与所述ldmos区的衬底之间；
29.形成第一源极区和第一漏极区，以及形成第二源极区和第二漏极区，所述第一源极区形成于所述漂移区中，所述第一漏极区形成于所述第一源极区远离所述栅极纵向部一侧的所述漂移区中；所述第二源极区和所述第二漏极区分别形成于所述存储器件区的所述栅极横向部两侧的衬底中，所述第二漏极区与所述栅极横向部之间夹有部分所述隧穿氧化层。
30.可选地，在形成所述漂移区于所述ldmos区的衬底中之后且在形成所述隧穿氧化层、栅氧层和所述栅极层之前，所述半导体器件的制造方法还包括：
31.形成第一阱区于所述漂移区中以及形成第二阱区于所述存储器件区的衬底中，以使得所述第一源极区形成于所述第一阱区中，部分所述栅氧层夹于所述第一阱区与所述栅极纵向部之间，所述第二源极区和所述第二漏极区形成于所述第二阱区中。
32.可选地，所述半导体器件的制造方法还包括：
33.形成第一体接触区于所述第一源极区远离所述栅极纵向部一侧的所述第一阱区中；
34.形成第二体接触区于所述第二源极区远离所述第二漏极区一侧的第二阱区中。
35.可选地，所述半导体器件的制造方法还包括：
36.形成电极于所述第一源极区、所述第一漏极区、所述第一体接触区、所述第二源极区、所述第二漏极区和所述第二体接触区上，且所述第一源极区上的电极与所述第一体接触区上的电极连接。
37.可选地，形成所述隧穿氧化层、所述栅氧层和所述栅极层的步骤包括：
38.刻蚀所述第一沟槽隔离结构，以形成暴露出所述ldmos区衬底的沟槽；
39.采用热氧化工艺形成隧穿氧化层于所述存储器件区的部分衬底上以及形成栅氧层于所述沟槽暴露出的所述ldmos区的衬底上；
40.沉积栅极材料于所述衬底和所述第一沟槽隔离结构上，且栅极材料填充所述沟槽；
41.刻蚀去除部分所述栅极材料，保留所述沟槽中的所述栅极材料作为栅极纵向部，保留所述隧穿氧化层上以及所述隧穿氧化层与所述沟槽之间的所述栅极材料作为栅极横向部。
42.与现有技术相比，本发明的技术方案具有以下有益效果：
43.1、本发明的半导体器件，由于包含具有相互隔离的ldmos区和存储器件区的衬底，在所述ldmos区形成ldmos器件以及在所述存储器件区形成存储器件，且ldmos器件与存储器件共用所述栅极层，使得将存储器件与ldmos器件集成在一起，进而使得所述半导体器件具备存储器件的非易失性存储功能的同时，还能通过向所述第一源极区、所述第一体接触区和所述第二漏极区施加电压使得电子穿过所述第二漏极区与所述栅极层中的栅极横向部之间所夹的部分所述隧穿氧化层后进入所述栅极横向部中，从而进入所述栅极层中的栅极纵向部来实现编程操作，且通过向所述第二漏极区、所述第二源极区和所述第二体接触区施加电压使得电子从所述栅极层中移走来实现擦除操作，从而使得通过控制半导体器件中的栅极层中的电子数量即可实现对ldmos器件的开和关的控制，而无需在所述栅极层上连接栅极驱动电路来控制ldmos器件的开和关，从而使得对ldmos器件的开和关操作的复杂度降低，且使得dc-dc转换器等中的电路设计的复杂度降低。
44.2、本发明的半导体器件的制造方法，通过在所述衬底中设置相互隔离的ldmos区和存储器件区，在所述ldmos区形成ldmos器件以及在所述存储器件区形成存储器件，且ldmos器件与存储器件共用所述栅极层，使得将存储器件与ldmos器件集成在一起，进而使得所述半导体器件具备存储器件的非易失性存储功能的同时，还能通过向所述第一源极区、所述第一体接触区和所述第二漏极区施加电压使得电子穿过所述第二漏极区与所述栅极层中的栅极横向部之间所夹的部分所述隧穿氧化层后进入所述栅极横向部中，从而进入所述栅极层中的栅极纵向部来实现编程操作，且通过向所述第二漏极区、所述第二源极区和所述第二体接触区施加电压使得电子从所述栅极层中移走来实现擦除操作，从而使得通过控制半导体器件中的栅极层中的电子数量即可实现对ldmos器件的开和关的控制，而无需在所述栅极层上连接栅极驱动电路来控制ldmos器件的开和关，从而使得对ldmos器件的开和关操作的复杂度降低，且使得dc-dc转换器等中的电路设计的复杂度降低。
附图说明
45.图1是本发明一实施例的半导体器件的版图；
46.图2a是图1所示的半导体器件沿aa’方向的剖面示意图；
47.图2b是图1所示的半导体器件沿bb’方向的剖面示意图；
48.图3是本发明一实施例的半导体器件的制造方法的流程图。
49.其中，附图1～图3的附图标记说明如下：
50.111-下层衬底；112-绝缘埋层；113-上层半导体层；12-第一沟槽隔离结构；13-栅极层；131-隧穿氧化层；132-栅氧层；151-第一源极区；152-第一漏极区；153-第一体接触区；154-第一阱区；161-第二源极区；162-第二漏极区；163-第二体接触区；164-第二阱区；17-第二沟槽隔离结构；18-层间介质层；19-电极。
具体实施方式
51.为使本发明的目的、优点和特征更加清楚，以下结合附图对本发明提出的半导体器件及其制造方法作进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
52.本发明一实施例提供了一种半导体器件，包括：衬底，所述衬底具有隔离ldmos区和存储器件区的第一沟槽隔离结构；栅极层，所述栅极层包括相连接的栅极横向部和栅极纵向部，所述栅极横向部从所述ldmos区经所述第一沟槽隔离结构延伸至所述存储器件区，所述栅极纵向部位于所述ldmos区的第一沟槽隔离结构中，所述栅极横向部与所述存储器件区的衬底之间夹有隧穿氧化层，所述栅极纵向部与所述ldmos区的衬底之间夹有栅氧层；漂移区，形成于所述ldmos区的衬底中；第一源极区和第一漏极区，所述第一源极区形成于所述漂移区中，所述第一漏极区形成于所述第一源极区远离所述栅极纵向部一侧的所述漂移区中；第二源极区和第二漏极区，所述第二源极区和所述第二漏极区分别形成于所述存储器件区的所述栅极横向部两侧的衬底中，所述第二漏极区与所述栅极横向部之间夹有部分所述隧穿氧化层。
53.下面参阅图1～图2b更为详细的介绍本实施例提供的半导体器件。
54.所述衬底具有相互隔离的ldmos区a1和存储器件区a2。其中，ldmos是指横向扩散金属氧化物半导体，所述存储器件区a2用于形成eeprom等存储器件，eeprom是指电可擦除可编程非挥发性存储器。
55.所述衬底可以为体衬底或soi(semiconductor on insulator)衬底，所述体衬底例如为硅、锗等半导体领域常用的衬底。以下实施例以soi衬底为例，所述soi衬底包括自下向上的下层衬底111、绝缘埋层112和上层半导体层113，例如为绝缘体上硅或绝缘体上锗衬底。
56.所述ldmos区a1与所述存储器件区a2通过第一沟槽隔离结构12实现隔离，即所述ldmos区a1与所述存储器件区a2均被第一沟槽隔离结构12环绕包围。
57.当所述衬底为soi衬底时，优选所述第一沟槽隔离结构12与所述绝缘埋层112连接。
58.所述ldmos区a1中靠近衬底一侧的所述第一沟槽隔离结构12中形成有一沟槽(未图示)，所述沟槽一侧的侧壁暴露出所述ldmos区a1的衬底。
59.所述漂移区14形成于所述ldmos区a1的衬底中，所述漂移区14与所述沟槽的侧壁接触。
60.并且，当所述衬底为soi衬底时，所述漂移区14形成于所述沟槽侧壁的上层半导体
层113中。
61.所述栅极层13包括相连接的栅极横向部和栅极纵向部，所述栅极横向部从所述ldmos区a1经所述第一沟槽隔离结构12延伸至所述存储器件区a2，所述栅极纵向部位于所述第一沟槽隔离结构12的沟槽中，所述栅极纵向部作为所述ldmos的槽栅。所述栅极横向部与所述存储器件区a2的衬底之间夹有隧穿氧化层131，所述栅极纵向部与所述ldmos区a1的衬底之间夹有栅氧层132，所述隧穿氧化层131和所述栅氧层132通过热氧化的方式形成。
62.当所述存储器件区a2用于形成eeprom器件时，由于所述存储器件区a2上仅形成了一层所述栅极横向部作为栅极，因此，所述存储器件区a2中形成的为单层栅极eeprom器件。
63.优选的，所述栅氧层132的厚度例如为根据ldmos工作电压的不同选择不同厚度的栅氧层132。
64.优选的，所述隧穿氧化层131的厚度为
65.所述半导体器件还包括：
66.第一阱区154，形成于所述漂移区14中，所述第一阱区154与所述沟槽的侧壁接触，所述第一阱区154与所述栅极纵向部之间夹有部分所述栅氧层132；其中，所述第一阱区154的底面高于所述栅极纵向部的底面。
67.第二阱区164，形成于所述存储器件区a2的衬底中。并且，当所述衬底为soi衬底时，所述第二阱区164形成于所述存储器件区a2的上层半导体层113中。
68.在所述ldmos区a1中，所述第一源极区151形成于所述沟槽一侧的所述第一阱区154中，所述第一漏极区152形成于所述第一源极区151远离所述栅极纵向部一侧的所述漂移区14中。其中，所述第一源极区151与所述沟槽的侧壁接触。
69.在所述存储器件区a2中，所述第二源极区161和所述第二漏极区162分别形成于所述存储器件区a2的所述栅极横向部两侧的衬底中，所述第二阱区164包围所述第二源极区161和所述第二漏极区162，且所述第二源极区161与所述栅极横向部之间以及所述第二漏极区162与所述栅极横向部之间均夹有部分所述隧穿氧化层131，即在垂直于所述衬底顶面的方向上所述第二源极区161与所述栅极横向部的部分区域重叠，且所述第二漏极区162与所述栅极横向部的部分区域重叠。
70.所述半导体器件还包括：
71.第一体接触区153，形成于所述第一源极区151远离所述栅极纵向部一侧的所述第一阱区154中。其中，所述第一源极区151与所述第一体接触区153之间接触(如图2a所示)或未接触，所述第一体接触区153与所述第一漏极区152之间未接触；与所述第一源极区151和所述第一体接触区153之间未接触相比，所述第一源极区151和所述第一体接触区153之间接触能够减小器件面积，并形成源体对接接触(butted contact)。并且，所述第一体接触区153远离所述栅极纵向部一侧的边界可以与所述第一阱区154远离所述栅极纵向部一侧的边界齐平；或者，所述第一体接触区153远离所述栅极纵向部一侧的边界比所述第一阱区154远离所述栅极纵向部一侧的边界更靠近所述栅极纵向部，即所述第一阱区154包围所述第一体接触区153。
72.第二体接触区163，形成于所述第二源极区161远离所述第二漏极区162一侧的第二阱区164中。
73.并且，所述第二体接触区163与所述第二源极区161之间形成有第二沟槽隔离结构17，使得所述第二体接触区163与所述第二源极区161隔离。并且，所述第二阱区164的顶部也形成有环绕所述第二源极区161、所述第二漏极区162和所述第二体接触区163的第二沟槽隔离结构17，此第二沟槽隔离结构17与所述第二体接触区163和所述第二源极区161之间的第二沟槽隔离结构17连接。当所述衬底为soi衬底时，优选所述第一沟槽隔离结构12与所述绝缘埋层112连接，则所述第二沟槽隔离结构17的底面高于所述第一沟槽隔离结构12的底面。
74.并且，在ldmos区a1中，所述第一源极区151下方的所述第一阱区154区域为所述的沟道区，所述第一阱区154与栅极纵向部的交界区域形成ldmos的纵向沟道；在所述存储器件区a2中，所述栅极横向部下方的位于所述第二源极区161和所述第二漏极区162之间的区域为沟道区。
75.另外，所述半导体器件还包括：
76.金属硅化物层(未图示)，形成于所述第一源极区151、所述第一漏极区152、所述第一体接触区153、所述第二源极区161、所述第二漏极区162和所述第二体接触区163上，且所述第一源极区151上的金属硅化物层与所述第一体接触区153上的金属硅化物层连接；所述金属硅化物层中的金属可以包括钨、铁、镍、钴、铂和钛中的一种或两种以上的组合；
77.层间介质层18，形成于所述衬底上；
78.多个电极19，形成于所述第一源极区151、所述第一漏极区152、所述第一体接触区153、所述第二源极区161、所述第二漏极区162和所述第二体接触区163上的层间介质层18中，且所述第一源极区151上的电极19与所述第一体接触区153上的电极19连接，所述层间介质层18的顶面暴露出各个所述电极19且暴露出所述栅极层，各个所述电极19之间以及所述电极19与所述栅极层之间通过所述层间介质层18绝缘隔离。
79.另外，当所述衬底为soi衬底时，所述下层衬底111的掺杂类型为p型，所述上层半导体层113的掺杂类型为n型。
80.所述第二阱区164和所述第二体接触区163的掺杂类型为n型，所述第二源极区161和所述第二漏极区162的掺杂类型为p型，此时，在所述存储器件区a2形成的存储器件相当于pmos器件。
81.所述漂移区14、所述第一源极区151和所述第一漏极区152的掺杂类型为p型时，所述第一阱区154和所述第一体接触区153的掺杂类型为n型，此时，在所述ldmos区a1形成的为pldmos器件；所述漂移区14、所述第一源极区151和所述第一漏极区152的掺杂类型为n型时，所述第一阱区154和所述第一体接触区153的掺杂类型为p型，此时，在所述ldmos区a1形成的为nldmos器件。
82.本发明的半导体器件由于包含具有相互隔离的ldmos区a1和存储器件区a2的衬底，在所述ldmos区a1形成ldmos器件以及在所述存储器件区a2形成存储器件，且ldmos器件与存储器件共用所述栅极层13，使得将存储器件与ldmos器件集成在一起，进而使得所述半导体器件具备存储器件的非易失性存储功能的同时，还能通过向所述第一源极区151、所述第一体接触区153和所述第二漏极区162施加电压使得电子穿过所述第二漏极区162与所述栅极层13中的栅极横向部之间所夹的部分所述隧穿氧化层131后进入所述栅极横向部中，从而进入所述栅极层13中的栅极纵向部来实现编程操作，且通过向所述第二漏极区162、所
述第二源极区161和所述第二体接触区163施加电压使得电子从所述栅极层13中移走来实现擦除操作，从而使得通过控制半导体器件中的栅极层13中的电子数量即可实现对ldmos器件的开和关的控制，而无需在所述栅极层13上连接栅极驱动电路来控制ldmos器件的开和关，从而使得对ldmos器件的开和关操作的复杂度降低，且使得dc-dc转换器等中的电路设计的复杂度降低。
83.并且，由于在所述ldmos区a1和所述存储器件区a2中仅形成了一层所述栅极层13作为栅极即实现了编程操作和擦除操作，相比形成浮栅层和控制栅层作为栅极，使得工艺得到简化。
84.对所述半导体器件执行编程操作的步骤包括：
85.于所述第一源极区151和所述第一体接触区153施加共同的第一正电压，且于所述第二漏极区162施加负电压，所述第二源极区161浮空(即所述第二源极区161不接入电路中)，所述第二体接触区163接地，以对所述半导体器件执行编程操作。
86.其中，由于所述第一源极区151上的电极19与所述第一体接触区153上的电极19连接，即所述第一源极区151与所述第一体接触区153共用同一电极19，通过共用的电极19向所述第一源极区151和所述第一体接触区153施加所述第一正电压；并且，通过所述第二漏极区162上的电极19向所述第二漏极区162施加所述负电压。
87.当向所述第一源极区151和所述第一体接触区153施加所述第一正电压时，会通过所述栅氧层132使得所述栅极层13耦合得到一正电压，此正电压为所述第一电压与耦合系数的乘积。优选所述第一正电压耦合到所述栅极层13时的耦合系数范围为0.6～0.8。
88.优选的，所述第一正电压的范围为5v～10v。
89.优选的，所述负电压的范围为-8v～-5.5v。
90.由于所述ldmos区a1与所述存储器件区a2共用所述栅极层13，且所述存储器件区a2相当于栅端不引出的pmos器件，通过向pmos器件中的所述第二漏极区162施加负电压，且所述第二源极区161浮空，所述第二体接触区163接地，使得所述第二漏极区162与所述栅极层13在垂直于所述衬底顶面的方向上的重叠区域发生带带隧穿热电子编程，电子穿过所述第二漏极区162与所述栅极层13中的栅极横向部之间所夹的部分所述隧穿氧化层131后进入所述栅极横向部中，从而进入所述栅极层13中的栅极纵向部，进而控制所述ldmos区a1的ldmos器件的沟道反型，从而使得ldmos器件开启。
91.对所述半导体器件执行擦除操作的步骤包括：
92.于所述第二漏极区162、所述第二源极区161和所述第二体接触区163分别施加第二正电压，以对所述半导体器件执行擦除操作。其中，在高的所述第二正电压的作用下，所述存储器件区a2的pmos器件发生均匀沟道fn(fowler-nordheim)隧穿效应，使得电子从所述栅极层13中移走，进而使得ldmos器件关断。
93.优选的，所述第二正电压的范围为7.8v～10v。
94.从上述内容可知，对所述半导体器件的编程操作和擦除操作均是通过外界加压实现，那么，通过调整所施加电压的大小即可使得所述栅极层13中的电子数量可调，进而使得沟道的反型程度可调，从而使得ldmos器件的阈值电压能够连续可调，ldmos器件的阈值电压的可控性更好，实现了eeprom器件与ldmos器件的完美融合。
95.综上所述，本发明提供的半导体器件，包括：衬底，所述衬底具有隔离ldmos区和存
储器件区的第一沟槽隔离结构；栅极层，所述栅极层包括相连接的栅极横向部和栅极纵向部，所述栅极横向部从所述ldmos区经所述第一沟槽隔离结构延伸至所述存储器件区，所述栅极纵向部位于所述ldmos区的第一沟槽隔离结构中，所述栅极横向部与所述存储器件区的衬底之间夹有隧穿氧化层，所述栅极纵向部与所述ldmos区的衬底之间夹有栅氧层；漂移区，形成于所述ldmos区的衬底中；第一源极区和第一漏极区，所述第一源极区形成于所述漂移区中，所述第一漏极区形成于所述第一源极区远离所述栅极纵向部一侧的所述漂移区中；第二源极区和第二漏极区，所述第二源极区和所述第二漏极区分别形成于所述存储器件区的所述栅极横向部两侧的衬底中，所述第二漏极区与所述栅极横向部之间夹有部分所述隧穿氧化层。本发明的半导体器件使得无需在栅极上连接栅极驱动电路来控制ldmos器件的开和关，进而使得对ldmos器件的开和关操作的复杂度降低，且使得dc-dc转换器等中的电路设计的复杂度降低。
96.本发明一实施例提供一种半导体器件的制造方法，参阅图3，图3是本发明一实施例的半导体器件的制造方法的流程图，所述半导体器件的制造方法包括：
97.步骤s1、提供一衬底，所述衬底具有隔离ldmos区和存储器件区的第一沟槽隔离结构；
98.步骤s2、形成漂移区于所述ldmos区的衬底中；
99.步骤s3、形成隧穿氧化层、栅氧层和栅极层，所述栅极层包括相连接的栅极横向部和栅极纵向部，所述栅极横向部从所述ldmos区经所述第一沟槽隔离结构延伸至所述存储器件区，所述栅极纵向部位于所述ldmos区的第一沟槽隔离结构中，所述隧穿氧化层夹于所述栅极横向部与所述存储器件区的衬底之间，所述栅氧层夹于所述栅极纵向部与所述ldmos区的衬底之间；
100.步骤s4、形成第一源极区和第一漏极区，以及形成第二源极区和第二漏极区，所述第一源极区形成于所述漂移区中，所述第一漏极区形成于所述第一源极区远离所述栅极纵向部一侧的所述漂移区中；所述第二源极区和所述第二漏极区分别形成于所述存储器件区的所述栅极横向部两侧的衬底中，所述第二漏极区与所述栅极横向部之间夹有部分所述隧穿氧化层。
101.下面参阅图1～图2b更为详细的介绍本实施例提供的半导体器件的制造方法。
102.按照步骤s1，提供一衬底，所述衬底具有相互隔离的ldmos区a1和存储器件区a2。其中，ldmos是指横向扩散金属氧化物半导体，所述存储器件区a2用于形成eeprom等存储器件，eeprom是指电可擦除可编程非挥发性存储器。
103.所述衬底可以为体衬底或soi(semiconductor on insulator)衬底，所述体衬底例如为硅、锗等半导体领域常用的衬底。以下实施例以soi衬底为例，所述soi衬底包括自下向上的下层衬底111、绝缘埋层112和上层半导体层113，例如为绝缘体上硅或绝缘体上锗衬底。
104.所述ldmos区a1与所述存储器件区a2通过第一沟槽隔离结构12实现隔离，即所述ldmos区a1与所述存储器件区均被第一沟槽隔离结构12环绕包围。
105.当所述衬底为soi衬底时，优选所述第一沟槽隔离结构12与所述绝缘埋层112连接。
106.按照步骤s2，形成漂移区14于所述ldmos区a1的衬底中。
107.其中，采用离子注入工艺在所述ldmos区a1的衬底中形成所述漂移区14。
108.并且，当所述衬底为soi衬底时，所述漂移区14形成于所述沟槽侧壁的上层半导体层113中。
109.按照步骤s3，形成隧穿氧化层131、栅氧层132和栅极层13，所述栅极层13包括相连接的栅极横向部和栅极纵向部，所述栅极横向部从所述ldmos区a1经所述第一沟槽隔离结构12延伸至所述存储器件区a2，所述栅极纵向部位于所述第一隔离结构12中，所述栅极纵向部作为所述ldmos的槽栅。
110.所述隧穿氧化层131夹于所述栅极横向部与所述存储器件区a2的衬底之间，所述栅氧层132夹于所述栅极纵向部与所述ldmos区a1的衬底之间。
111.在形成所述隧穿氧化层131、所述栅氧层132和所述栅极层13之前，可以先形成一沟槽(未图示)于所述ldmos区a1中靠近衬底一侧的所述第一沟槽隔离结构12中，所述沟槽一侧的侧壁暴露出所述ldmos区a1的衬底，所述漂移区14与所述沟槽的侧壁接触。并且，所述沟槽可以在形成所述漂移区14之前或之后形成。
112.形成所述隧穿氧化层131、所述栅氧层132和所述栅极层13的步骤可以包括：首先，采用热氧化工艺形成所述隧穿氧化层131于所述存储器件区a2的部分衬底111上以及形成所述栅氧层132于所述沟槽暴露出所述ldmos区a1的衬底的侧壁上；然后，沉积栅极材料于所述衬底111上，且栅极材料将所述沟槽填满；然后，刻蚀去除部分栅极材料，保留所述沟槽中的栅极材料、所述隧穿氧化层131上的栅极材料以及所述沟槽与所述隧穿氧化层131之间区域上的栅极材料作为所述栅极层13，所述沟槽中的栅极材料作为所述栅极纵向部，所述隧穿氧化层131上的栅极材料以及所述沟槽与所述隧穿氧化层131之间区域上的栅极材料作为所述栅极横向部。在一实施例中，所述栅极材料为多晶硅。
113.当所述存储器件区a2用于形成eeprom器件时，由于所述存储器件区a2上仅形成了一层所述栅极横向部作为栅极，因此，所述存储器件区a2中形成的为单层栅极eeprom器件，进一步地，为单层多晶eeprom器件。
114.优选的，所述栅氧层132的厚度例如为根据ldmos工作电压的不同选择不同厚度的栅氧层132。
115.优选的，所述隧穿氧化层131的厚度为
116.另外，在形成所述漂移区14于所述ldmos区a1的衬底中之后且在形成所述隧穿氧化层131、所述栅氧层132和所述栅极层13之前，所述半导体器件的制造方法还包括：
117.采用离子注入工艺形成第一阱区154于所述漂移区14中以及形成第二阱区164于所述存储器件区a2的衬底中。其中，所述第一阱区154与所述沟槽的侧壁接触，所述第一阱区154与所述栅极纵向部之间夹有部分所述栅氧层132，所述第一阱区154的底面高于所述栅极纵向部的底面；并且，当所述衬底为soi衬底时，所述第二阱区164形成于所述存储器件区a2的上层半导体层113中。
118.按照步骤s4，采用离子注入工艺形成第一源极区151和第一漏极区152，以及形成第二源极区161和第二漏极区162。
119.在所述ldmos区a1中，所述第一源极区151形成于所述沟槽一侧的所述第一阱区154中，所述第一漏极区152形成于所述第一源极区151远离所述栅极纵向部一侧的所述漂
移区14中。其中，所述第一源极区151与所述沟槽的侧壁接触。
120.在所述存储器件区a2中，所述第二源极区161和所述第二漏极区162分别形成于所述存储器件区a2的所述栅极横向部两侧的衬底中，所述第二阱区164包围所述第二源极区161和所述第二漏极区162，且所述第二源极区161与所述栅极横向部之间以及所述第二漏极区162与所述栅极横向部之间均夹有部分所述隧穿氧化层131，即在垂直于所述衬底顶面的方向上所述第二源极区161与所述栅极横向部的部分区域重叠，且所述第二漏极区162与所述栅极横向部的部分区域重叠。
121.所述半导体器件的制造方法还包括：
122.形成第一体接触区153于所述第一源极区151远离所述栅极纵向部一侧的所述第一阱区154中。其中，所述第一源极区151与所述第一体接触区153之间接触(如图2a所示)或未接触，所述第一体接触区153与所述第一漏极区152之间未接触；与所述第一源极区151和所述第一体接触区153之间未接触相比，所述第一源极区151和所述第一体接触区153之间接触能够减小器件面积。并且，所述第一体接触区153远离所述栅极纵向部一侧的边界可以与所述第一阱区154远离所述栅极纵向部一侧的边界齐平；或者，所述第一体接触区153远离所述栅极纵向部一侧的边界比所述第一阱区154远离所述栅极纵向部一侧的边界更靠近所述栅极纵向部。
123.形成第二体接触区163于所述第二源极区161远离所述第二漏极区162一侧的第二阱区164中。
124.并且，所述第二体接触区163与所述第二源极区161之间形成有第二沟槽隔离结构17，使得所述第二体接触区163与所述第二源极区161隔离。并且，所述第二阱区164的顶部也形成有环绕所述第二源极区161、所述第二漏极区162和所述第二体接触区163的第二沟槽隔离结构17，此第二沟槽隔离结构17与所述第二体接触区163和所述第二源极区161之间的第二沟槽隔离结构17连接，所述第二沟槽隔离结构17的底面高于所述第一沟槽隔离结构12的底面。
125.并且，在ldmos区a1中，所述第一源极区151下方的所述第一阱区154区域为所述的沟道区，所述第一阱区154与栅极纵向部的交界区域形成ldmos的纵向沟道；在所述存储器件区a2中，所述栅极横向部下方的位于所述第二源极区161和所述第二漏极区162之间的区域为沟道区。
126.所述半导体器件的制造方法还包括：
127.形成金属硅化物层(未图示)于所述第一源极区151、所述第一漏极区152、所述第一体接触区153、所述第二源极区161、所述第二漏极区162和所述第二体接触区163上，且所述第一源极区151上的金属硅化物层与所述第一体接触区153上的金属硅化物层连接；所述金属硅化物层中的金属可以包括钨、铁、镍、钴、铂和钛中的一种或两种以上的组合；
128.形成层间介质层18于所述衬底上；
129.形成多个电极19于所述第一源极区151、所述第一漏极区152、所述第一体接触区153、所述第二源极区161、所述第二漏极区162和所述第二体接触区163上的层间介质层18中，且所述第一源极区151上的电极19与所述第一体接触区153上的电极19连接，所述层间介质层18的顶面暴露出各个所述电极19且暴露出所述栅极层13，各个所述电极19之间以及所述电极19与所述栅极层13之间通过所述层间介质层18绝缘隔离。
130.另外，当所述衬底为soi衬底时，所述下层衬底111的掺杂类型为p型，所述上层半导体层113的掺杂类型为n型。
131.所述第二阱区164和所述第二体接触区163的掺杂类型为n型，所述第二源极区161和所述第二漏极区162的掺杂类型为p型，此时，在所述存储器件区a2形成的存储器件相当于pmos器件。
132.所述漂移区14、所述第一源极区151和所述第一漏极区152的掺杂类型为p型时，所述第一阱区154和所述第一体接触区153的掺杂类型为n型，此时，在所述ldmos区a1形成的为pldmos器件；所述漂移区14、所述第一源极区151和所述第一漏极区152的掺杂类型为n型时，所述第一阱区154和所述第一体接触区153的掺杂类型为p型，此时，在所述ldmos区a1形成的为nldmos器件。
133.本发明的半导体器件的制造方法通过在所述衬底中设置相互隔离的ldmos区a1和存储器件区a2，在所述ldmos区a1形成ldmos器件以及在所述存储器件区a2形成存储器件，且ldmos器件与存储器件共用所述栅极层13，使得将存储器件与ldmos器件集成在一起，进而使得所述半导体器件具备存储器件的非易失性存储功能的同时，还能通过向所述第一源极区151、所述第一体接触区153和所述第二漏极区162施加电压使得电子穿过所述第二漏极区162与所述栅极层13中的栅极横向部之间所夹的部分所述隧穿氧化层131后进入所述栅极横向部中，从而进入所述栅极层13中的栅极纵向部来实现编程操作，且通过向所述第二漏极区162、所述第二源极区161和所述第二体接触区163施加电压使得电子从所述栅极层13中移走来实现擦除操作，从而使得通过控制半导体器件中的栅极层13中的电子数量即可实现对ldmos器件的开和关的控制，而无需在所述栅极层13上连接栅极驱动电路来控制ldmos器件的开和关，从而使得对ldmos器件的开和关操作的复杂度降低，且使得dc-dc转换器等中的电路设计的复杂度降低。
134.并且，由于在所述ldmos区a1和所述存储器件区a2中仅形成了一层所述栅极层13作为栅极即实现了编程操作和擦除操作，相比形成浮栅层和控制栅层作为栅极，使得工艺得到简化。
135.综上所述，本发明提供的半导体器件的制造方法，包括：提供一衬底，所述衬底具有隔离ldmos区和存储器件区的第一沟槽隔离结构；形成漂移区于所述ldmos区的衬底中；形成隧穿氧化层、栅氧层和栅极层，所述栅极层包括相连接的栅极横向部和栅极纵向部，所述栅极横向部从所述ldmos区经所述第一沟槽隔离结构延伸至所述存储器件区，所述栅极纵向部位于所述ldmos区的第一沟槽隔离结构中，所述隧穿氧化层夹于所述栅极横向部与所述存储器件区的衬底之间，所述栅氧层夹于所述栅极纵向部与所述ldmos区的衬底之间；形成第一源极区和第一漏极区，以及形成第二源极区和第二漏极区，所述第一源极区形成于所述漂移区中，所述第一漏极区形成于所述第一源极区远离所述栅极纵向部一侧的所述漂移区中；所述第二源极区和所述第二漏极区分别形成于所述存储器件区的所述栅极横向部两侧的衬底中，所述第二漏极区与所述栅极横向部之间夹有部分所述隧穿氧化层。本发明的半导体器件的制造方法使得无需在栅极上连接栅极驱动电路来控制ldmos器件的开和关，进而使得对ldmos器件的开和关操作的复杂度降低，且使得dc-dc转换器等中的电路设计的复杂度降低。
136.上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发
明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。