一种芯片封装结构及其制作方法与流程

1.本发明实施例涉及半导体封装技术领域，尤其涉及一种芯片封装结构及其制作方法。


背景技术：

2.芯片是一种把电路小型化的结构，芯片对外界电磁信号较为敏感，外界电磁信号可能导致芯片出现故障进而造成电子设备无法正常工作。一般的，在对芯片进行封装时，可以在芯片上设置屏蔽层以减小外界电磁信号的影响。现有电磁屏蔽封装多采用模组类封装结构或利用电磁屏蔽罩等实现，但上述两种封装方式屏蔽结构的覆盖位置有限，无法保证芯片完全不受电磁信号的干扰。


技术实现要素：

3.基于上述现有技术的缺陷，本发明提供一种芯片封装结构及其制作方法，以提升芯片封装结构的抗电磁干扰性能，保证芯片不受外界电磁信号影响。
4.第一方面，本发明实施例提供了一种芯片封装结构，包括：第一框架，所述第一框架包括多个管脚，所述管脚包括相对设置的第一表面和第二表面；芯片，固定于所述第一表面并与所述管脚电性连接；包封层，包覆所述芯片和部分所述第一框架；所述包封层包括第三表面和第四表面，所述第三表面覆盖所述芯片和所述第一框架朝向所述第一表面的一侧表面；所述第四表面与所述第二表面相接；屏蔽层，覆盖所述包封层的所述第三表面；第一绝缘层，覆盖所述包封层的所述第四表面和所述管脚的所述第二表面；所述第一绝缘层中包括多个第一通孔，所述管脚的至少部分所述第二表面从所述第一通孔处暴露；多个屏蔽结构，位于所述第一绝缘层背离所述包封层的一侧，所述屏蔽结构在所述第一绝缘层上的正投影与所述第一通孔在所述第一绝缘层上的正投影不交叠，且所述屏蔽结构在所述第一绝缘层上的正投影与所述管脚在所述第一绝缘层上的正投影相互交错重叠；多个引出端子，一一对应形成于所述第一通孔内，所述引出端子与所述第二表面电性连接，所述引出端子与所述屏蔽结构之间电绝缘。
5.第二方面，本发明实施例还提供了一种芯片封装结构的制作方法，用于制备本发明第一方面所述的芯片封装结构，所述制作方法包括：提供第一框架，所述第一框架包括多个管脚，所述管脚包括相对设置的第一表面和第二表面；将芯片固定于所述管脚的所述第一表面并与所述管脚电性连接；
对部分所述第一框架和所述芯片进行包封处理，形成包封层；所述包封层包括第三表面和第四表面，所述第三表面覆盖所述芯片和所述第一框架朝向所述第一表面的一侧表面；所述第四表面与所述第二表面相接；在所述包封层的所述第三表面制备屏蔽层；在所述包封层的所述第四表面和所述管脚的所述第二表面制备第一绝缘层；在所述第一绝缘层背离所述包封层的一侧制备多个屏蔽结构，所述屏蔽结构在所述第一绝缘层上的正投影与所述管脚在所述第一绝缘层上的正投影相互交错重叠；在所述第一绝缘层中制备多个第一通孔，所述第一通孔在所述第一绝缘层上的正投影与所述屏蔽结构在所述第一绝缘层上的正投影不交叠，所述管脚的至少部分所述第二表面从所述第一通孔处暴露；在所述第一通孔内制备引出端子，所述引出端子与所述第二表面电性连接，所述引出端子与所述屏蔽结构之间电绝缘。
6.本发明实施例提供的芯片封装结构中，屏蔽层和屏蔽结构的存在能够避免芯片封装结构受到任意方向电磁信号的干扰，全面提升芯片封装结构的电磁屏蔽效果，使产品质量更可靠，产品性能更加灵敏。此种设置方式下，管脚和屏蔽结构之间电绝缘的效果较好，有效避免管脚和屏蔽结构之间连通对芯片正常使用造成影响。除此之外，第一框架背面屏蔽结构和管脚的相对位置关系，能够保证芯片背面被屏蔽材料覆盖，进一步保证封装结构的电磁屏蔽效果。
附图说明
7.图1为本发明实施例提供的一种芯片封装结构的结构示意图；图2为本发明实施例提供的另一种芯片封装结构的结构示意图；图3为本发明实施例提供的又一种芯片封装结构的结构示意图；图4为本发明实施例提供的一种芯片封装结构的制作方法的流程图；图5~图12为图4所示制作方法的示意图；图13为本发明实施例提供的另一种芯片封装结构的制作方法的流程图；图14~图16为图13所示制作方法的示意图；图17为本发明实施例提供的一种引出端子的制作方法的示意图；图18~图23为本发明实施例提供的一种芯片封装结构的制作方法的示意图。
具体实施方式
8.下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
9.本发明实施例提供了一种芯片封装结构，用于提升芯片封装结构的电磁屏蔽效果。图1为本发明实施例提供的一种芯片封装结构的结构示意图，参考图1，该芯片封装结构包括：第一框架1，第一框架1包括多个管脚2，管脚2包括相对设置的第一表面3和第二表面4；芯片5，固定于第一表面3并与管脚2电性连接；包封层6，包覆芯片5和部分第一框架1；包封层6包括第三表面7和第四表面8，第三表面7覆盖芯片5和第一框架1朝向第一表面3的一
侧表面；第四表面8与第二表面4相接；屏蔽层10，覆盖包封层6的第三表面7；第一绝缘层9，覆盖包封层6的第四表面8和管脚2的第二表面4；第一绝缘层9中包括多个第一通孔11，管脚2的至少部分第二表面4从第一通孔11处暴露；多个屏蔽结构12，位于第一绝缘层9背离包封层6的一侧，屏蔽结构12在第一绝缘层9上的正投影与第一通孔11在第一绝缘层9上的正投影不交叠，且屏蔽结构12在第一绝缘层9上的正投影与管脚2在第一绝缘层9上的正投影相互交错重叠；多个引出端子13，一一对应形成于第一通孔11内，引出端子13与第二表面4电性连接，引出端子13与屏蔽结构12之间电绝缘。
10.如图1中所示，芯片封装结构包括第一框架1，其中，第一框架1由多个管脚2构成，每个管脚2可分为正面管脚和背面管脚两部分，正面管脚用于放置芯片5，背面管脚用于后续与引出端子13电连接。正面管脚用于放置芯片5的一侧表面即为管脚2的第一表面3，背面管脚用于和引出端子13电连接的一侧表面即为管脚2的第二表面4。可以理解的是，第一表面3和第二表面4相对设置。
11.继续参考图1，芯片5设置于管脚2的第一表面3并且和管脚2电性连接。芯片5表面和第一框架1的部分表面覆盖有包封层6。其中，包封层6包括第三表面7和第四表面8。本技术中，可定义第二表面4指向第一表面3的方向为封装结构正面所在方向（图中所示第一方向x），包封层6的第三表面7覆盖芯片5以及第一框架1朝向第一表面3的区域，也可以理解为，包封层6覆盖第一框架1的正面；并且，包封层6的第四表面8与管脚2的第二表面4相接，也即，包封层6的背面与管脚2的背面相接，如此，包封层6包覆第一框架1中除第二表面4的区域。以包封层6为图1中所示规则立体形状为例，包封层6的第三表面7可指包封层6的上表面和侧面，包封层6的下表面与管脚2的第二表面4相接。
12.继续参考图1，包封层6的第三表面7设置有屏蔽层10，屏蔽层10覆盖第三表面7，此种设置方式下，屏蔽层10包覆在第一框架1中除第二表面4的区域，屏蔽层10对芯片5除背面外的所有区域均能起到屏蔽电磁信号的作用。
13.进一步地，如图1中所示，芯片封装结构中还设置有第一绝缘层9和多个屏蔽结构12，第一绝缘层9形成于第一框架1的背面，并覆盖包封层6的第四表面8和管脚2的第二表面4。屏蔽结构12设置于第一绝缘层9背离包封层6的一侧，每个屏蔽结构12位于相邻两个管脚2之间，并且屏蔽结构12在第一绝缘层9上的正投影和管脚2在第一绝缘层9上的正投影交错重叠。如此，沿芯片封装结构的层叠方向（图中所示第一方向x），芯片5以及芯片5和管脚2之间的引线15完全被屏蔽结构12和管脚2覆盖。需要说明的一点是，本技术中提到的“多个”是两个及以上。由于管脚2一般为金属管脚（例如铜），管脚2和屏蔽结构12结合能够对芯片5背面（也即第一框架1背面）的电磁信号起到屏蔽作用。本技术中，正面屏蔽层10和背面屏蔽结构12能够避免芯片封装结构受到任意方向电磁信号的干扰，全面提升芯片封装结构的电磁屏蔽效果，使产品质量更可靠，产品性能更加灵敏。
14.其中，第一绝缘层9起到将管脚2和屏蔽结构12电绝缘的效果，避免管脚2和屏蔽结构12之间连通，影响芯片5正常使用。
15.第一绝缘层9中还设置有多个第一通孔11，第一通孔11贯穿第一绝缘层9。第一通孔11的数量和管脚2的数量相同，第一通孔11的设置位置与管脚2的第二表面4对应，第一通孔11用于后续制备管脚2的引出端子13。其中，沿第一绝缘层9的延伸方向（图中所示第二方向y），第一通孔11和屏蔽结构12交替排列，并且，第一通孔11在第一绝缘层9上的正投影与
屏蔽结构12在第一绝缘层9上的正投影不交叠。管脚2的至少部分第二表面4于第一通孔11处暴露。
16.第一通孔11内形成有引出端子13，引出端子13与管脚2暴露的第二表面4电性连接，并且，引出端子13和屏蔽结构12之间相互绝缘。
17.本发明实施例提供的芯片封装结构中，屏蔽层和屏蔽结构的存在能够避免芯片封装结构受到任意方向电磁信号的干扰，全面提升芯片封装结构的电磁屏蔽效果，使产品质量更可靠，产品性能更加灵敏。此种设置方式下，管脚和屏蔽结构之间电绝缘的效果较好，有效避免管脚和屏蔽结构之间连通对芯片正常使用造成影响。除此之外，第一框架背面屏蔽结构和管脚的相对位置关系，能够保证芯片背面被屏蔽材料覆盖，进一步保证封装结构的电磁屏蔽效果。
18.可选的，图2为本发明实施例提供的另一种芯片封装结构的结构示意图，图2所示芯片封装结构在上述实施例的基础上进一步细化，可参考图2，芯片封装结构还可包括第二绝缘层16，第二绝缘层16覆盖第一绝缘层9和屏蔽结构12；第二绝缘层16中包括第一通孔11；引出端子13与屏蔽结构12之间通过第二绝缘层16间隔。
19.具体地，如图2中所示，本技术实施例中，还可在第一绝缘层9和屏蔽结构12背离包封层6的一侧表面设置第二绝缘层16。屏蔽结构12位于第一绝缘层9和第二绝缘层16之间。其中，当芯片封装结构中设置有第二绝缘层16时，第一通孔11同样贯穿第二绝缘层16，此种设置方式下，设置于第一通孔11内的引出端子13和屏蔽结构12之间即通过第二绝缘层16实现电性绝缘。
20.如此，第二绝缘层16既能提升管脚2和屏蔽结构12之间的绝缘性，还能加强屏蔽结构12的固定牢固性，提升芯片封装结构的整体可靠性。
21.可选的，第一绝缘层9和第二绝缘层16均可为abf膜，abf膜为味之素堆积膜，abf膜作为一种绝缘薄膜广泛应用于芯片封装结构中。abf膜的绝缘性和耐热性能均比较优秀，并且其力学性能也比传统绝缘涂料要好。利用abf膜作为绝缘层，在保证绝缘层性能的同时，也能简化绝缘层的制备工艺，提升屏蔽结构12的固定效果。
22.可选的，可继续参考图1或图2，在可能的实施例中，引出端子13可包括一体成型的第一分部131和第二分部132，第一分部131填充于第一通孔11内，第二分部132覆盖第一分部131和部分第二绝缘层16。
23.可以理解的是，芯片封装结构成型之后还会经过一系列表面贴装技术（surface mounted technology，smt）工艺最终制成电子产品。为保证产品的smt焊接牢度，本发明实施例中，可设置引出端子13由一体成型的第一分部131和第二分部132构成。第一分部131即为填充于第一通孔11内的部分，第二分部132由第一通孔11外溢至第一通孔11外部的部分第二绝缘层16表面，第二分部132即为后续工艺中与其他元件焊接的区域。可以理解的是，第二分部132不仅覆盖第一通孔11，还覆盖与第一通孔11相接的部分第二绝缘层16，也即第二分部132在第二绝缘层16上投影的尺寸大于第一分部131在第二绝缘层16上投影的尺寸。如此，能够降低封装结构在smt焊接时出现焊接异常的概率，满足封装结构的封装可靠性要求，提高封装结构的封装易焊性。
24.其中，对于第二分部132的尺寸，本发明实施例不做限定，在实际应用过程中，本领域技术人员可根据实际焊接需求进行调整。
25.可选的，可仍参考图1或图2，在可能的实施例中，芯片封装结构还可包括镀锡层17，镀锡层17覆盖引出端子13背离管脚2的一侧表面。
26.具体地，在引出端子13形成后，可在引出端子13背离管脚2的一侧电镀锡，形成镀锡层17。镀锡层17可防止引出端子13氧化，同时提高产品的焊接牢度。其中，镀锡层17可覆盖引出端子13的第二分部132。
27.可选的，可仍参考图1或图2，在可能的实施例中，芯片封装结构还可包括蒸镀层18，包封层6和屏蔽层10之间通过蒸镀层18贴合固定。
28.具体地，本发明实施例中，在制备屏蔽层10之前，可先在包封层6的第三表面7制备一层蒸镀层18，蒸镀层18覆盖第三表面7，蒸镀层18起到提高屏蔽层10和包封层6结合效果的作用。屏蔽层10和包封层6之间通过蒸镀层18贴合固定。示例性的，可利用蒸镀工艺在第三表面7上蒸镀钛层，钛层能够起到较好的结合效果，保证后续屏蔽层10的覆盖牢固性。
29.可选的，可仍参考图1或图2，在可能的实施例中，芯片封装结构还可包括保护层19，保护层19覆盖屏蔽层10。
30.具体地，本发明实施例中，还可在屏蔽层10表面即屏蔽层10背离包封层6的一侧表面制备保护层19，保护层19均匀覆盖屏蔽层10表面。保护层19能够对屏蔽层10起到保护作用，避免屏蔽层10受外界环境影响被破坏，防止屏蔽层10的屏蔽效果受到影响。本发明实施例不限定保护层19的制备工艺和原材料等，本领域技术人员可各根据实际需求进行选择。示例性的，可利用蒸镀工艺在屏蔽层10表面蒸镀钛镍银钛保护层，但不限于此。
31.可选的，在可能的实施例中，屏蔽结构12包括屏蔽材料贴片。
32.具体地，本技术中，可采用屏蔽材料贴片形成屏蔽结构12。需要说明的是，屏蔽材料的尺寸与相邻管脚2之间的距离有关。沿图中所示第二方向y，屏蔽材料贴片的长度可大于相邻两个管脚2之间的最短距离，小于相邻两个管脚2之间的最长距离，如此，保证屏蔽结构12与管脚2在第一绝缘层9上的正投影交错重叠。
33.本领域技术人员可以理解，第一框架1整体应为多个管脚2连接构成的网格状结构。图1中仅示出了芯片封装结构沿第一绝缘层9的一个延伸方向的剖面图，在其他未示出的第一绝缘层9的延伸方向，屏蔽材料贴片的长度与该方向相邻的两个管脚2之间的距离也应满足上述关系。
34.可选的，图3为本发明实施例提供的又一种芯片封装结构的结构示意图，如图3所示，本实施例中，芯片封装结构可为单颗芯片封装结构，管脚2可包括第一管脚20和第二管脚21，芯片5固定于第一管脚20的第一表面3并通过引线15与第二管脚21电性连接；芯片封装结构还包括1第二框架22，第二框架22绝缘固定于第二管脚21的第一表面3；屏蔽层10覆盖第二框架22。
35.本技术实施例中，第一框架1可为母版框架，可先在第一框架1上封装多个芯片5，然后进行切割得到单颗芯片封装结构。其中，可将管脚2划分为第一管脚20和第二管脚21，第一管脚20用于放置芯片5，芯片5固定于第一管脚20的第一表面3后进行打线，使得芯片5通过引线15与第二管脚21电性连接。芯片封装结构还包括第二框架22，第二框架22，第二框架22可为芯片5外围的形状，也即第二框架22可为与芯片5形状相同的方形框架，并且第二框架22的尺寸大于芯片5的尺寸。第二框架22可通过不导电胶23固定于第二管脚21的第一表面3。
36.由于第二框架22与芯片5外围形状相同，可将第二框架22固定于放置芯片5的第一管脚20周围的第二管脚21上，第二框架22的存在可用于标定切割位置，也可以理解为，第二框架22对应后续切割区24的位置。引出端子13制备完成之后，可沿切割区24进行切割，形成单颗芯片封装结构，单颗芯片封装结构中第二框架22直接被屏蔽层10覆盖。
37.本实施例中，通过设置第二框架22，形成一个可以独立覆盖单个芯片5的屏蔽层10，通过先设置第二框架22结合后续包封层6和屏蔽层10等膜层的形成，有效保证了单个芯片封装结构的屏蔽效果。
38.可选的，图3所示芯片封装结构中也可设置第二绝缘层16、镀锡层17、蒸镀层18和保护层19等膜层结构。
39.基于同一构思，本发明实施例还提供了一种芯片封装结构的制作方法，用于制备本发明任意实施例提供的芯片封装结构。图4为本发明实施例提供的一种芯片封装结构的制作方法的流程图，图5~图12为图4所示制作方法的示意图。参考图4~图12，制作方法包括：s110、提供第一框架，第一框架包括多个管脚，管脚包括相对设置的第一表面和第二表面。
40.其中，第一框架1的结构可参考图5，第一框架1的制备过程可参考如下：首先取一块基板（例如铜基板），然后对基板进行刻蚀，经过蚀刻即形成包括正面管脚和背面管脚的第一框架1，正面管脚和背面管脚为一体结构。正面管脚和背面管脚的尺寸可由本领域技术人员根据实际需求进行设计，本发明实施例对此不做限制。另外，还可在管脚2上电镀银或金等金属便于打线作业。
41.其中，在将芯片5固定于管脚2之前，还可在第一框架1的背面贴附高温胶带14等保护膜层，保护膜层与管脚2的第二表面4贴合，能够在后续包封工艺中对芯片5起到保护作用。本领域技术人员可以理解，高温胶带14在包封工艺后会被去除，故最终的封装结构中不存在高温胶带14。
42.s120、将芯片固定于管脚的第一表面并与管脚电性连接。
43.进一步地，参考图6，其中，可利用导电胶26或不导电胶2623将芯片5固定于管脚2的第一表面3，具体可通过刷胶、安装芯片5后固化，使芯片5固定在第一框架1的管脚2上，并通过引线15将芯片5与管脚2电性连接。此工艺步骤可由本领域技术人员根据实际需求进行，本发明实施例对此不赘述也不限定。
44.s130、对部分第一框架和芯片进行包封处理，形成包封层；包封层包括第三表面和第四表面，第三表面覆盖芯片和第一框架朝向第一表面的一侧表面；第四表面与第二表面相接。
45.进一步地，参考图7，在第一框架1朝向第一表面3的一侧以及芯片5表面制备包封层6。其中，包封层6的形成工艺可由本领域技术人员根据实际需求进行调整，本发明实施例对此不赘述也不限定。例如可在将高温胶带14贴附于第一框架1后，利用注塑工艺在高温胶带14朝向第一框架1的一侧形成包封层6。包封层6固化后将高温胶带14撕除，得到包封后的第一框架1。后续所述第一框架1可指代包封后的第一框架1。
46.s140、在包封层的第三表面制备屏蔽层。
47.可选的，参考图8，屏蔽层10覆盖包封层6的第三表面7。其中，对于屏蔽层10的制备方式，本发明实施例不做限定，本领域技术人员可根据实际需求进行选择。例如，可利用热
浸镀屏蔽材料的方法将屏蔽材料制备在包封层6的第三表面7，形成屏蔽层10，热浸镀工艺能够将屏蔽材料均匀涂覆于包封层6表面，并且形成的屏蔽层10致密性较好，提升屏蔽层10的屏蔽效果。另外，本发明实施例不限定屏蔽材料的具体类型，可选用任意一种能够实现达到电磁屏蔽效果的材料，例如金属材料或导电聚合物材料等，但不限于此。
48.可选的，在制备屏蔽层10之前，可先在包封层6的第三表面7制备一层蒸镀层18，蒸镀层18覆盖第三表面7。示例性的，可利用蒸镀工艺在第三表面7上蒸镀钛层，钛层能够起到较好的结合效果，保证后续屏蔽层10的覆盖牢固性。
49.可选的，在形成屏蔽层10之后，还可在屏蔽层10表面即屏蔽层10背离包封层6的一侧表面制备保护层19。示例性的，可利用蒸镀工艺在屏蔽层10表面蒸镀钛镍银钛保护层，但不限于此。
50.s150、在包封层的第四表面和管脚的第二表面制备第一绝缘层。
51.可选的，参考图9，在包封层6的背面以及管脚2的背面制备第一绝缘层9，第一绝缘层9起到电绝缘的效果，避免管脚2和屏蔽结构12之间连通，影响芯片5正常使用。其中，对于第一绝缘层9的具体形成方式，本发明实施例不做限定，本领域技术人员可根据实际需求进行选择，例如可通过粘结或层压的方式制备第一绝缘层9，但不限于此。
52.作为一可选实施例，可利用层压工艺将一层abf膜贴合至包封层6的第四表面8和管脚2的第二表面4，形成第一绝缘层9。
53.s160、在第一绝缘层背离包封层的一侧制备多个屏蔽结构，屏蔽结构在第一绝缘层上的正投影与管脚在第一绝缘层上的正投影相互交错重叠。
54.可选的，参考图10，可在第一绝缘层9背离包封层6的一侧形成多个屏蔽结构12，每个屏蔽结构12位于相邻两个管脚2之间。并且屏蔽结构12在第一绝缘层9上的正投影和管脚2在第一绝缘层9上的正投影交错重叠。其中，对于屏蔽结构12的具体形成方式，本发明实施例不做限定，例如可通过蒸镀、溅射或贴片的方式制备屏蔽结构12，但不限于此。
55.s170、在第一绝缘层中制备多个第一通孔，第一通孔在第一绝缘层上的正投影与屏蔽结构在第一绝缘层上的正投影不交叠，管脚的至少部分第二表面从第一通孔处暴露。
56.可选的，参考图11，在第一绝缘层9中形成多个第一通孔11，第一通孔11贯穿第一绝缘层9。其中，沿第一绝缘层9的延伸方向（即第二方向y），第一通孔11和屏蔽结构12交替排列，并且，第一通孔11在第一绝缘层9上的正投影与屏蔽结构12在第一绝缘层9上的正投影不交叠。管脚2的至少部分第二表面4于第一通孔11处暴露。
57.s180、在第一通孔内制备引出端子，引出端子与第二表面电性连接，引出端子与屏蔽结构之间电绝缘。
58.可选的，参考图12，在第一通孔11内制备引出端子13，引出端子13的一端与第二表面4电性连接，引出端子13的另一端用于后续工艺中与其他元件焊接。其中，需保证引出端子13和屏蔽结构12之间电绝缘。
59.第一通孔11和引出端子13的制备工艺，本发明实施例均不作限定，本领域技术人员可根据实际需求进行选择。例如可采用激光开孔或刻蚀的方法形成第一通孔11，采用光刻方法制备引出端子13，但不限于此。上述方式的具体工艺流程，本发明不赘述也不限定，本领域技术人员可利用任意现有技术实现。
60.可选的，在引出端子13形成后，还可在引出端子13背离管脚2的一侧电镀锡，形成
镀锡层17，镀锡层17覆盖管脚2背离第二表面4的一侧。
61.本发明实施例提供的芯片封装结构的制作方法，包括本发明任意实施例提供的芯片封装结构的全部技术特征及相应有益效果，此处不再赘述。
62.可选的，在可能的实施例中，在上述实施例中s170、在第一绝缘层9中制备多个第一通孔11之前，还可包括：在第一绝缘层9背离包封层6的一侧制备第二绝缘层16，第二绝缘层16覆盖第一绝缘层9和屏蔽结构12；在第一绝缘层9中制备多个第一通孔11，包括：采用激光开孔的方式同时对第一绝缘层9和第二绝缘层16的部分区域进行处理，以在第一绝缘层9和第二绝缘层16中形成第一通孔11；在第一通孔11内制备引出端子13，引出端子13与第二表面4电性连接，引出端子13与屏蔽结构12之间电绝缘，包括：在第一通孔11内制备引出端子13，引出端子13与第二表面4电性连接，引出端子13与屏蔽结构12之间通过第二绝缘层16间隔。
63.相应的，图13为本发明实施例提供的另一种芯片封装结构的制作方法的流程图，参考图13，该制作方法包括：s210、提供第一框架，第一框架包括多个管脚，管脚包括相对设置的第一表面和第二表面。
64.s220、将芯片固定于管脚的第一表面并与管脚电性连接。
65.s230、对部分第一框架和芯片进行包封处理，形成包封层；包封层包括第三表面和第四表面，第三表面覆盖芯片和第一框架朝向第一表面的一侧表面；第四表面与第二表面相接。
66.s240、在包封层的第三表面制备屏蔽层。
67.s250、在包封层的第四表面和管脚的第二表面制备第一绝缘层。
68.s260、在第一绝缘层背离包封层的一侧制备多个屏蔽结构，屏蔽结构在第一绝缘层上的正投影与管脚在第一绝缘层上的正投影相互交错重叠。
69.上述s210~s260与图4所示实施例相同，示意图可参考图5~图10，此处不再赘述。
70.可选的，在可能的实施例中，屏蔽结构12包括屏蔽材料贴片；此步骤可细化为：将屏蔽材料贴片压合至第一绝缘层9背离包封层6的一侧。
71.屏蔽材料贴片的具体设置方式可参考上述实施例，此处不再赘述。可将屏蔽材料贴片直接压合至第一绝缘层9背离包封层6的一侧表面。采用上述贴片工艺形成屏蔽结构12，能够简化屏蔽结构12的制备工艺，进而简化芯片5封装成型的整体制备流程，提升产品生产效率。
72.s270、在第一绝缘层背离包封层的一侧制备第二绝缘层，第二绝缘层覆盖第一绝缘层和屏蔽结构。
73.图14~图16为图13所示制作方法的示意图，可参考图14，在第一绝缘层10和屏蔽结构12表面制备第二绝缘层16。其中，第二绝缘层16也可为abf膜，可利用二次层压将第二层abf膜贴合至第一绝缘层9和屏蔽结构12表面，保证第二绝缘层16同时覆盖第一绝缘层9和屏蔽结构12。
74.s280、采用激光开孔的方式同时对第一绝缘层和第二绝缘层的部分区域进行处理，以在第一绝缘层和第二绝缘层中形成第一通孔。
75.参考图15，具体地，可利用激光开孔工艺在第一绝缘层9和第二绝缘层16内形成第
一通孔11，第一通孔11贯穿第一绝缘层9和第二绝缘层16。其中，第一通孔11的设置位置可参考上述实施例，此处不再赘述。
76.s290、在第一通孔内制备引出端子，引出端子与第二表面电性连接，引出端子与屏蔽结构之间通过第二绝缘层间隔。
77.可参考图16，由于第二绝缘层16的存在，形成引出端子13后，在第一绝缘层9的延伸方向上，引出端子13与屏蔽结构12之间间隔有第二绝缘层16。
78.可选的，图17为本发明实施例提供的一种引出端子的制作方法的示意图，参考图17，在可能的实施例中，引出端子13包括一体成型的第一分部131和第二分部132，第一分部131填充于第一通孔11内，第二分部132覆盖第一分部131和部分第二绝缘层16；在第一通孔11内制备引出端子13，引出端子13与第二表面4电性连接，引出端子13与屏蔽结构12之间电绝缘，包括：在第二绝缘层16背离第一绝缘层9的一侧溅射金属层25；金属层25覆盖第二绝缘层16并填充第一通孔11；利用光刻工艺刻蚀掉部分金属层25，保留第一通孔11内以及覆盖第一通孔11和部分第二绝缘层16的部分金属层25，形成第一分部131和第二分部132。
79.具体地，本实施例中，如图17中(a)图~(e)图所示，可在第二绝缘层16背离第一绝缘层9的一侧沉积金属层25，例如在第二绝缘层16表面溅射铜层，沉积的金属层25均匀覆盖第二绝缘层16并填充于第一通孔11内；随后可利用光刻工艺将部分金属层25刻蚀，仅保留第一通孔11内以及覆盖第一通孔11和与第一通孔11相接的部分第二绝缘层16表面的金属层25，保留的金属层25即为引出端子13。其中，上述光刻工艺的具体实现方式可采用任意现有技术，本发明对此不做限定。例如，可首先在金属层25表面贴感光膜27，对感光膜27进行曝光和显影，以暴露部分金属层25；然后对暴露的金属层25进行蚀刻，以形成引出端子13的第一分部131和第二分部132，再进行显影工艺将第二分部132表面覆盖的感光膜27去除。等一系列工艺形成引出端子13，但不限于此。
80.可选的，图18~图23为本发明实施例提供的一种芯片封装结构的制作方法的示意图，可参考图18~图23，在可能的实施例中，芯片封装结构为单颗芯片封装结构，管脚2包括第一管脚20和第二管脚21；在对部分第一框架1和芯片5进行包封处理，形成包封层6之前，还包括：提供第二框架22，将第二框架22绝缘固定于第二管脚21的第一表面3；将芯片5固定于管脚2的第一表面3并与管脚2电性连接，包括：将芯片5固定于第一管脚20的第一表面3，并通过引线15将芯片5与第二管脚21电性连接；对部分第一框架1和芯片5进行包封处理，形成包封层6，包括：对第二框架22、部分第一框架1和芯片5进行包封处理，形成包封层6，包封层6覆盖第二框架22；在对部分第一框架1和芯片5进行包封处理，形成包封层6之后，还包括：将覆盖第二框架22的包封层6去除，露出第二框架22，形成切割区24；在包封层6的第三表面7制备屏蔽层10，包括：在包封层6的第三表面7和第二框架22的表面制备屏蔽层10；在第一通孔11内制备引出端子13之后，还包括：在切割区24进行切割，以形成单颗芯片封装结构。
81.具体地，本技术实施例中，第一框架1可为母版框架，可先在第一框架1上封装多个芯片5，然后进行切割得到单颗芯片封装结构。如图18和图19所示，第二框架22可由基板切割或刻蚀而成，可在制备包封层6之前利用不导电胶23将第二框架22粘合固定至第二管脚21，然后将芯片5固定至第一管脚20，并通过引线15将芯片与第二管脚21电性连接。进一步地，如图20所示，再对第二框架22、部分第一框架1和芯片5进行包封处理，形成包封层6。此
时，包封层6既覆盖芯片5、部分第一框架1，同时还覆盖第二框架22。
82.进一步地，参考图21，在制备屏蔽层10之前，可先将第二框架22表面覆盖的包封层6去除，露出第二框架22，暴露的第二框架22所在的区域即为切割区24，也即对芯片封装结构进行预切割。进一步地，如图22所示，本实施例中则是在包封层6的第三表面7和第二框架22露出的表面制备屏蔽层10、蒸镀层18、保护层19等结构。最后，参考图23，在包封层6和管脚2的背面制备第一绝缘层9、屏蔽结构12、第一通孔11和引出端子13。上述各膜层结构的具体制备方式均与上述实施例中相同，此处不再赘述。最后，沿切割区24进行切割，形成如图3所示的单颗芯片封装结构。
83.其中，第二框架22的形状、尺寸等已在上述实施例中说明，此处不再赘述。
84.可选的，上述步骤中，可利用机械切割的方式去除第二框架22表面的包封层6。并且可继续切割去除一定厚度的第二框架22，保留一定厚度的第二框架22。示例性的，切割深度可由第二框架22上方的包封层6至第二框架22的二分之一厚度处，但不限于此，保证第二框架22的强度以及连接性能即可。此种设置方式下，有利于后续单颗芯片封装结构的切割。
85.下面以一具体实施例对本发明实施例提供的芯片封装结构及其制作方法进行整体介绍。该具体实施例包括上述实施例中提到的任意制备流程。首先，提供第一框架1和第二框架22，并将第二框架22固定于第一框架1的第二管脚2上（参考图18）；将芯片5固定于第一管脚2的第一表面3，并通过引线15将芯片5与第二管脚2电性连接（参考图19）；进一步地，对第二框架22、部分第一框架1和芯片5进行包封处理，形成包封层6（参考图20）；随后将覆盖第二框架22的包封层6去除，露出第二框架22，形成切割区24（参考图21）；进一步地，在包封层6的第三表面7制备一层蒸镀层18，蒸镀层18覆盖第三表面7，随后在包封层6的第三表面7和第二框架22的表面制备屏蔽层10。进一步地，在屏蔽层10背离包封层6的一侧表面制备保护层19，保护层19均匀覆盖屏蔽层10表面（参考图22）。依次在包封层6的第四表面8和管脚2的第二表面4制备第一绝缘层9、屏蔽结构12和第二绝缘层16（参考图14），第一绝缘层9、屏蔽结构12和第二绝缘层16的相对位置关系如图14中所示。进一步地，利用激光开孔工艺在第一绝缘层9和第二绝缘层16内形成第一通孔11（参考图15）。随后在第二绝缘层16背离第一绝缘层9的一侧溅射金属层25，金属层25覆盖第二绝缘层16并填充第一通孔11；进一步地，通过贴感光膜-曝光、显影-蚀刻-显影等一系列工艺刻蚀掉部分金属层25，保留第一通孔11内以及覆盖第一通孔11和部分第二绝缘层16的部分金属层25，同时形成引出端子13的第一分部131和第二分部132（参考图17）。进一步地，在引出端子13的第二分部132表面电镀锡形成镀锡层17（参考图23），最后沿切割区24进行切割，形成如图3中所示的单颗芯片封装结构。
86.注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。